TW201403618A - 記憶體中的充電泵冗餘技術 - Google Patents

記憶體中的充電泵冗餘技術 Download PDF

Info

Publication number
TW201403618A
TW201403618A TW102106684A TW102106684A TW201403618A TW 201403618 A TW201403618 A TW 201403618A TW 102106684 A TW102106684 A TW 102106684A TW 102106684 A TW102106684 A TW 102106684A TW 201403618 A TW201403618 A TW 201403618A
Authority
TW
Taiwan
Prior art keywords
charge pump
arrays
coupled
array
pump arrays
Prior art date
Application number
TW102106684A
Other languages
English (en)
Other versions
TWI605465B (zh
Inventor
Toru Tanzawa
Tomoharu Tanaka
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201403618A publication Critical patent/TW201403618A/zh
Application granted granted Critical
Publication of TWI605465B publication Critical patent/TWI605465B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/702—Masking faults in memories by using spares or by reconfiguring by replacing auxiliary circuits, e.g. spare voltage generators, decoders or sense amplifiers, to be used instead of defective ones
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種積體電路包括一用以利用來自一電力輸入之在一負載電壓的一負載電流的電路區塊，及兩個或兩個以上的充電泵陣列。該等充電泵陣列之輸出耦接至該電路區塊之該電力輸入。該積體電路包括一或多個的可修改元件，其等用以停用該等兩個或兩個以上的充電泵陣列中之一或多者。

Description

記憶體中的充電泵冗餘技術 發明領域
本發明標的物大體而言係關於半導體積體電路，且更特定而言係關於利用三維電路技術之記憶體器件中的充電泵陣列。
發明背景
包括特定類型之記憶體器件的特定半導體積體電路(IC)可包括充電泵陣列以產生用於內部使用之電壓，該等電壓不同於在IC之電力輸入處所提供之電壓。針對充電泵之各種設計為此項技術中所熟知的，且包括電容器以將電荷儲存於充電泵陣列內之不同級處。可將額外電容器用作充電泵陣列之輸出上的旁路電容器以減小輸出上之雜訊。在一些情形下，多個充電泵陣列可成組地並聯，其中其輸出耦接在一起以提供較高電流能力，且亦可包括並聯的多個旁路電容器以增大成組之充電泵陣列輸出上的電容。較高電流可導致充電泵陣列中之電容器及/或旁路電容器之電容的較高值。
包括專用記憶體器件之一些IC包括記憶胞之區塊。雖然傳統記憶體器件以二維陣列來組織該等記憶胞，但一些器件可建置記憶胞之三維陣列。在一些三維快閃記憶體中，可垂直地建置一NAND串，進而將該串之個別場效電晶體(FET)堆疊在彼此頂部上，以使得該串自基板延伸出去。此等架構可提供快閃記憶體器件中之極高位元密度。此等大的三維結構之副作用在於控制線之電容可高於許多二維記憶體結構之控制線的電容。在一些情形下，控制線之較高電容可導致自IC中之充電泵陣列汲取的較高電流。
依據本發明之一實施例，係特地提出一種積體電路，其包含：一電路區塊，其用以利用來自一電力輸入之在一負載電壓的一負載電流；兩個或兩個以上的充電泵陣列，其等具有耦接至該電路區塊之該電力輸入的輸出；及一個或多個可修改元件，其等用以停用該等兩個或兩個以上的充電泵陣列中之一或多者。
100‧‧‧積體電路(IC)
110‧‧‧記憶體電路
111‧‧‧電力輸入
120‧‧‧充電泵控制電路
121A、121B、121C、421~425‧‧‧冗餘充電泵陣列
122‧‧‧測試點
126、135A、135B、135C、155A、155B、155C、235、271、275、320A、320B、320C、320D‧‧‧場效電晶體(FET)
127、310A‧‧‧電容器
128‧‧‧有缺陷電容器
131A、131B、131C‧‧‧可修改元件/熔絲鏈
132A、132B、132C、152A、152B、152C‧‧‧反轉器
133A、133B、133C、153A、153B、153C、233‧‧‧NAND閘
134A、134B、134C、142A、142B、142C、154A、154B、154C、301A‧‧‧測試襯墊
141A、141B、141C、441~443‧‧‧冗餘旁路電容器
151A、151B、151C‧‧‧可修改元件
200、250‧‧‧停用電路
220、260‧‧‧充電泵陣列
221‧‧‧輸入
222、262‧‧‧輸出
232、272‧‧‧輸入信號
234、274‧‧‧測試輸入
263‧‧‧其他充電泵陣列輸出
273‧‧‧AND閘
300A‧‧‧解耦電路
300B、300C、300D‧‧‧電路
301B、301C、301D‧‧‧金屬測試襯墊
302A‧‧‧閘極
302B、302C、303D‧‧‧金屬線
303A‧‧‧端子
303B、303C‧‧‧輸出線
305‧‧‧基板
310B、310C、310D‧‧‧多層電容器
311、313、315、317、319、331、333、335、337、339、351、353、357、359‧‧‧多晶矽層
312、314、316、318、332、334、336、338、352、354、356、358‧‧‧氧化物層
400‧‧‧電子系統/計算或儲存系統
401‧‧‧處理器
402‧‧‧外部連接
403‧‧‧控制/位址線/位址線及控制線
404‧‧‧資料線
410‧‧‧記憶體器件
411‧‧‧控制電路
412‧‧‧位址電路
413‧‧‧輸入/輸出(I/O)電路
414‧‧‧列電路
415‧‧‧行電路
416‧‧‧行電路/感測電路
417‧‧‧記憶胞之陣列/記憶體陣列
418‧‧‧寫入緩衝器
419‧‧‧讀取緩衝器
420‧‧‧充電泵啟用電路
426‧‧‧充電泵陣列之輸出
430‧‧‧電容器啟用電路
500‧‧‧流程圖
501~509‧‧‧區塊
併入於本說明書中且構成本說明書之部分的隨附圖式說明各種實施例。連同一般描述一起，圖式用以解釋不同原理。在圖式中：圖1為具有冗餘充電泵陣列及冗餘旁路電容器之積體電路之一實施例的方塊圖；圖2A及圖2B為具有停用電路之充電泵陣列之替代實 施例的方塊圖；圖3A為具有解耦電路之電容器之一替代實施例的電路圖；圖3B、圖3C及圖3D為圖3A之電容器及解耦電路之實施例的橫截面側視圖；圖4為包括具有冗餘充電泵陣列及冗餘旁路電容器之IC的電子系統之一實施例的方塊圖；及圖5為用以測試IC之方法的流程圖。
較佳實施例之詳細說明
在以下詳細描述中，藉由實例闡述眾多特定細節以便提供對相關教示的透徹理解。然而，熟習此項技術者應顯而易見，可在無該等細節之情況下實踐本發明教示。在其他情形下，已在無細節之情況下以相對較高之級別描述了熟知方法、程序及組件，以便避免不必要地使本發明概念之態樣模糊。眾多描述性術語及片語用於描述本發明之各種實施例。除非在本說明書中給出不同定義，否則此等描述性術語及片語用以將一般達成一致之意義傳達給熟習此項技術者。現詳細參考隨附圖式中所說明且在下文中論述的實例。
圖1為具有冗餘充電泵陣列121A至121C及冗餘旁路電容器141A至141C之積體電路100之一實施例的方塊圖。在一些實施例中，積體電路(IC)100可包括一記憶體電路110，其可利用記憶胞之二維或三維陣列。記憶體電 路110可具有一電力輸入111，其可用於記憶體電路110中之特定功能，諸如，寫入/程式化、抹除及/或讀取記憶體電路110中之記憶胞。電力輸入111可利用一不同於直接提供至IC 100之電壓的電壓，且可由兩個或兩個以上充電泵陣列121A至121C產生。
在一些實施例中，充電泵控制電路120可產生至充電泵陣列121A至121C之各種控制信號，儘管其他實施例可針對個別充電泵陣列121A至121C提供個別控制電路。在此項技術中熟知用於充電泵陣列之各種電路，且針對充電泵陣列121A至121C所展示之特定電路設計係出於例示性目的，且不應被解釋為以任何方式限制本發明。充電泵陣列121A至121C可包括諸如場效電晶體(FET)126之電晶體，及諸如電容器127之電容器。大於或等於兩個之任何數目之充電泵陣列121A至121C可使其輸出耦接在一起以使得充電泵陣列121A至121C可並聯地操作。此允許個別充電泵陣列121A至121C之電流在經耦接之輸出處進行組合，以使得記憶體電路110可利用來自電力輸入111之在負載電壓下之負載電流。經耦接之輸出亦可連接至測試點122。
個別充電泵陣列121A可具有提供在負載電壓下之至少一目標電流的設計能力。設計能力意謂若充電泵陣列121A之所有組件按其設計規格操作且如所設計互連，則充電泵陣列121A可提供在負載電壓下之至少該目標電流。若充電泵陣列121A之組件中的一或多者(諸如，FET 126或電容器127)歸因於由材料、製造程序、環境因素、靜電放電(ESD)或其他原因所引起之缺陷而不以其設計規格操作，則充電泵陣列121A可能不能夠提供在負載電壓下之目標電流。
可由包括三維記憶體陣列之現代電路(諸如，極大記憶體陣列)使用的較高電流位準可增大包括於IC 100中之充電泵陣列121A至121C的數目及/或增大針對個別充電泵陣列121A至121C之目標電流輸出。增大之目標電流可導致具有在充電泵陣列121A至121C中之具有較高電容之電容器(諸如，電容器127)的設計。在一些實施例中，具有導體(諸如，多晶矽)之多個層連同絕緣體(諸如，氧化矽)之交錯層的多層電容器可用以提供較小佔據面積中之較高電容。在圖3B至圖3D中可見多層電容器之實例。諸如用於三維記憶體陣列之彼等三維電路技術的三維電路技術可有用於建構多層電容器。
可起因於多層電容器之一個問題為由電容器之板之大的總面積引起的較高缺陷率。此較高缺陷級別可導致高於可接受百分比之充電泵陣列121A至121C有缺陷，或不能夠提供在負載電壓下之目標電流。為了減輕電容器之較高缺陷率的影響，在IC 100中包括冗餘充電泵陣列121A至121C。冗餘意謂著若一或多個充電泵陣列121B有缺陷，則剩餘無缺陷之充電泵陣列121A、121C具有將負載電壓下之負載電流提供至記憶體電路110之能力。作為一實例，若負載電流在10伏特(V)之負載電壓下為1毫安 (mA)且個別充電泵陣列121A具有提供在10V下之500微安(μA)之目標電流的設計能力，則兩個充電泵陣列將能夠提供為1mA之負載電流。在各種實施例中，可在IC 100中包括一或多個額外充電泵陣列，使得在IC 100中包括三個或三個以上充電泵陣列。視預期缺陷率及目標良率而定，實施例可包括一個以上冗餘充電泵陣列。藉由冗餘充電泵陣列，在一些實施例中可停用有缺陷充電泵陣列，以減小電力消耗或避免干擾其他充電泵陣列之適當操作。為了判定應啟用及/或可停用之充電泵陣列之數目，視實施例而定，可使用尖峰及/或平均目標電流及負載電流來執行計算。
在IC 100中包括可修改元件131A至131C以停用或啟用充電泵陣列121A至121C。可使用各種測試方法(諸如，稍後論述之在圖5中所展示之方法)以判定停用哪些充電泵陣列121A至121C及啟用哪些充電泵陣列121A至121C。可修改元件可為如圖1中所展示之熔絲鏈131A至131C，或在其他實施例中可為接合導線、微機電開關(MEMS)、雷射可蝕刻導體、非揮發性記憶胞，或任何其他類型之非揮發性元件。
在圖1中所展示之實例實施例中，充電泵陣列121B具有一有缺陷電容器128，其可使得充電泵陣列121B不能夠提供在負載電壓下之目標電流。一旦已判定充電泵陣列121B有缺陷，熔絲鏈131B便可熔斷，或變為開路，以停用充電泵陣列121B。可留下熔絲鏈131A及熔絲鏈 131C為完整無損的以啟用充電泵陣列121A及充電泵陣列121C。可基於可修改元件使用各種電路來停用或啟用充電泵陣列，但在所展示實施例中，熔絲鏈131A至131C可用以在各別熔絲鏈131A至131C完整無損時將反轉器132A至132C之輸入耦接至接地。反轉器132A至132C之設計可使得將開路輸入解釋為高輸入，因而反轉器132B之輸出為低而同時反轉器132A及132C之輸出為高。反轉器132A至132C連同測試襯墊134A至134C一起耦接至NAND閘133A至133C，該等測試襯墊134A至134C可有用於一些測試方法。NAND閘133A至133C之輸出可接著耦接至FET 135A至135C，該等FET 135A至135C可判定是否向充電泵陣列121A至121C提供了電力輸入。NAND閘133A之輸出為低，將FET 135A接通，且將電力提供至充電泵陣列121A，藉此啟用充電泵陣列121A。同樣，NAND閘133C之輸出為低，將FET 135C接通，且將電力提供至充電泵陣列121C，藉此啟用充電泵陣列121C。但因為熔絲鏈131B斷開，所以反轉器132B之輸出使得NAND閘133B之輸出為高，其關斷FET 135B，藉此自充電泵陣列121B奪去電力，且停用充電泵陣列121B。
IC 100之一些實施例可包括冗餘旁路電容器141A至141C。該等旁路電容器可為多層電容器，且可歸因於電容器141A至141C之板之總面積而具有較高缺陷率。可計算所要旁路電容器之總量，且在IC 100中包括足夠旁路電容器141A至141C以使得旁路電容器141A至 141C中之一或多者可自充電泵陣列121A至121C之經耦接輸出解耦，而同時仍留下足夠的旁路電容器141A至141C耦接至充電泵陣列121A至121C之經耦接輸出以提供所要之電容量。可在IC 100中包括額外可修改元件151A至151C以判定可使用哪些旁路電容器141A至141C。如圖所示，可修改元件151A至151C可為熔絲鏈，或可為諸如上文所描述之彼等可修改元件的任何其他類型之可修改元件，且可為與用於可修改元件131A至131C之彼等可修改元件相同類型或不同類型之可修改元件。一些實施例可使用用於可修改元件131A至131C及可修改元件151A至151C之各種類型之可修改元件的組合，且可甚至在可修改元件之一個群組內使用不同類型之可修改元件。
各種電路可在實施例中用以基於可修改元件151A至151C將旁路電容器141A至141C耦接至充電泵陣列121A至121C之經耦接輸出或自充電泵陣列121A至121C之經耦接輸出解耦。電路可包括用於測試之目的之電路，諸如，測試襯墊154A至154C及/或測試襯墊142A至142C。在IC 100中，旁路電容器141A有缺陷且熔絲鏈151A熔斷以自充電泵陣列121A至121C之經耦接輸出解耦旁路電容器141A。熔斷之熔絲鏈151A允許反轉器152A之輸入為高以使得反轉器152A之輸出驅動NAND閘153A之輸入為低。NAND閘153A之高輸出關斷FET 155A，進而自充電泵陣列121A至121C之經耦接輸出解耦旁路電容器141A。完整無損之熔絲鏈151B至151C將其各別反轉器 152B至152C之輸入耦接至接地，藉此驅動各別NAND閘153B至153C之輸入為高。因為測試襯墊142B至142C為浮動的(其可由NAND閘153B至153C解釋為高輸入)，所以NAND閘153B至153C之輸出接著為低，進而接通了FET 155B至155C且將旁路電容器141B至141C耦接至充電泵陣列121A至121C之經耦接輸出。
圖2A為具有停用電路200之充電泵陣列之一替代實施例的電路圖。充電泵陣列220具有用以在其輸出222處產生負電壓之設計。為了停用充電泵陣列220，可使得輸入221為浮動的。為了實現此情形，NAND閘233可耦接至FET 235以選擇性地將輸入221耦接至接地。NAND閘233之輸入可受測試輸入234及可自可修改元件導出之輸入信號232驅動以判定是否啟用充電泵陣列220。
圖2B為具有停用電路250之充電泵陣列之另一替代實施例的電路圖。在圖2B中，充電泵陣列260可具有在其輸出262處產生正電壓之任何設計。在圖2B之實施例中，充電泵陣列260之輸出262選擇性地耦接至其他充電泵陣列輸出263。若充電泵陣列260自其他充電泵陣列輸出263解耦，則充電泵陣列260可稱作被停用。為了停用充電泵陣列260，可使用傳遞電晶體(FET 271)。FET 271之閘極可耦接至FET 275之源極。AND閘273可耦接至FET 275以選擇性地將FET 271之閘極耦接至接地，藉此關斷FET 271且自其他輸出263解耦輸出262。AND閘273之輸入可受測試輸入274及可自可修改元件導出之輸入信號272 驅動以判定是否啟用充電泵陣列220。
其他實施例可使用其他電路來停用充電泵陣列。一些實施例可藉由替代於解耦輸入電力或解耦輸出或除解耦輸入電力或解耦輸出以外而不驅動充電泵陣列之控制線來停用充電泵陣列。一些充電泵陣列可具有一額外停用輸入，其可利用充電泵陣列之其他內部設計特徵以停用充電泵陣列。只要防止了充電泵陣列將電流貢獻至負載，該充電泵陣列便可稱作被停用，無論該充電泵陣列是否連接至負載，及該充電泵陣列是否正在操作。
圖3A為具有解耦電路300A之電容器之一替代實施例的電路圖。可為多層電容器之電容器310A具有一端子303A，該端子303A可耦接至至少一充電泵陣列之輸出。電容器310A之另一端子可耦接至測試襯墊310A且耦接至FET 320A。FET 320A可具有一閘極302A，其可被驅動為高以將電容器310A耦接至接地，藉此將電容器310A耦接至至少一充電泵陣列之輸出。若閘極302A被拉為低，則FET 320A關斷，進而允許電容器隨至少一充電泵陣列之輸出而浮動，藉此有效地自至少一充電泵陣列之輸出解耦電容器310A。
替代於圖1及圖3A中所展示之電路或除了圖1及圖3A中所展示之電路以外，實施例可使用各種電路以將旁路電容器耦接至充電泵陣列之至少一輸出。若一旁路電容器之一個端子耦接至至少一充電泵陣列之輸出且該電容器之另一端子耦接至接地或保持於某一其他相對恆定之電 壓位準之線，則該電容器可被稱作耦接至該輸出。若旁路電容器之一個端子為浮動的，則電容器可被視為經解耦，即使另一端子耦接至至少一充電泵陣列之一輸出。
圖3B為具有圖3A中所展示之解耦電路300A之電容器之一替代實施例的橫截面側視圖。該橫截面側視圖具有利用(諸如)可用於三維記憶體陣列結構中之三維電路技術之IC的一部分。電路300B可形成於基板305上，其中FET 320B按照慣例經建置具有一摻雜井、用於源極及汲極之多晶矽接觸件，及一藉由氧化物之薄層與該摻雜井隔離開之多晶矽閘極。FET 320B之閘極可達到可設定路線至其他控制電路之金屬線302B，且FET 320B之源極可耦接至金屬測試襯墊301B。
多層電容器310B可包括多晶矽及氧化物之多個層。在所展示之實施例中，多晶矽層311耦接至FET 320B之源極及測試襯墊301B以及多晶矽層315及多晶矽層319。輸出線303B耦接至多晶矽層313及多晶矽層317以構成電容器310B之另一端子。氧化物層312、314、316、318隔離了鄰近多晶矽層。其他實施例可將各種材料用於電容器。除了多晶矽以外或替代於多晶矽，一些實施例可使用金屬或其他導電材料，且除了氧化物以外或替代於氧化物，一些實施例可使用氮化物或其他絕緣材料。若在電容器中使用導電材料之至少三個堆疊層(由絕緣材料之至少兩個層分離開)，則該電容器可稱作多層電容器。
圖3C為具有圖3A中所展示之解耦電路300A之 電容器之另一替代實施例的橫截面側視圖。該橫截面側視圖具有利用(諸如)可用於三維記憶體陣列結構中之三維電路技術之IC的另一部分。電路300C可形成於基板305上，其中FET 320C係按照慣例建置且耦接至金屬線302C及金屬測試襯墊301C。
多層電容器310C可包括多晶矽及氧化物之多個層。在所展示之實施例中，多晶矽層331耦接至FET 320C之源極及測試襯墊301C以及多晶矽層339。輸出線303C耦接至多晶矽層335，進而構成電容器310C之另一端子。使得多晶矽層333及337浮動以藉由有效地增大電容器310C之介電質之厚度而增大時間相依介電質擊穿(TDDB)。氧化物層332、334、336、338隔離了鄰近多晶矽層。
圖3D為具有圖3A中所展示之解耦電路300A之電容器之又一替代實施例的橫截面側視圖。該橫截面側視圖具有利用(諸如)可用於三維記憶體陣列結構中之三維電路技術之IC的另一部分。電路300D可形成於基板305上，其中FET 320D係按照慣例建置且耦接至金屬線302D及金屬測試襯墊301D。
多層電容器310D可包括多晶矽及氧化物之多個層。在所展示之實施例中，多晶矽層351耦接至FET 320C之源極及測試襯墊301C。輸出線303D耦接至多晶矽層359，進而構成電容器310D之另一端子。使得多晶矽層333、337及339浮動以藉由有效地增大電容器310D之介 電質之厚度而增大時間相依介電質擊穿(TDDB)。氧化物層352、354、356、358隔離了鄰近多晶矽層。
圖4為包括IC(諸如，記憶體器件410)之電子系統400之一實施例的方塊圖，該IC具有冗餘充電泵陣列421至425及/或冗餘旁路電容器441至443。處理器401藉由控制/位址線403及資料線404耦接至記憶體器件410。在一些實施例中，資料及控制可利用相同之線。處理器401可為外部微處理器、微控制器或某一其他類型之外部控制電路。在一些實施例中，處理器401可整合於同一封裝中或甚至整合在與記憶體器件410相同之晶粒上。在一些實施例中，處理器401可與控制電路411整合在一起，進而允許同一電路之某部分用於兩種功能。處理器401可具有用於程式儲存及中間資料之外部記憶體(諸如，隨機存取記憶體(RAM)及唯讀記憶體(ROM))，或其可具有內部RAM或ROM。在一些實施例中，處理器可將記憶體器件410用於程式或資料儲存。在處理器401上執行之程式可實施許多不同功能，包括(但不限於)作業系統、檔案系統、不良記憶胞或區塊映射，及錯誤管理。計算或儲存系統400之方塊圖已經簡化以聚焦於有助於理解本發明之特徵上。
在一些實施例中，提供一外部連接402。外部連接402耦接至處理器401且允許處理器401通信至外部器件。若電子系統400為儲存系統，則外部連接402可用以向外部器件提供非揮發性儲存器。電子系統400可為固態驅動器(SSD)、USB隨身碟，或任何其他類型之儲存系統。 外部連接402可用以使用標準或專屬通信協定連接至電腦或其他智慧型器件(諸如，行動電話或數位攝影機)。外部連接可與之相容的電腦通信協定之實例包括(但不限於)以下協定之任何版本：通用串列匯流排(USB)、串列進階附接技術(SATA)、小電腦系統互連(SCSI)、光纖頻道、並列進階附接技術(PATA)、積體驅動電子器件(IDE)、乙太網路、IEEE-1394、安全數位卡介面(SD卡)、緊密快閃介面、記憶棒介面、周邊組件互連(PCI)或快速PCI。
若電子系統400為諸如行動電話、平板電腦、筆記型電腦、機上盒或某一其他類型之計算系統的計算系統，則外部連接402可為網路連接，諸如(但不限於)以下協定之任何版本：電機電子工程師學會(IEEE)802.3、IEEE 802.11、有線資料服務介面規範(DOCSIS)、諸如數位視訊廣播(DVB)-陸地、DVB-有線及進階電視委員會標準(ATSC)的數位電視標準，及諸如全球行動通信系統(GSM)、基於分碼多重存取(CDMA)之協定(諸如，CDMA2000)及長期演進(LTE)的行動電話通信協定。
記憶體器件410可包括記憶胞之陣列417。記憶體陣列417可以字線列及位元線行之組進行配置。亦可將記憶體陣列配置為記憶胞之堆疊，諸如，堆疊之NAND串。位址線及控制線403可由控制電路411、I/O電路413及位址電路412接收且解碼，位址電路412可控制用以控制至記憶體陣列417之字線的列電路414及針對位元線之行電路415、416。I/O電路413可耦接至資料線404，進而允許 自處理器401接收資料及將資料發送至處理器401。感測電路416可耦接至記憶體陣列417且判定選定記憶胞之邏輯狀態且自記憶體陣列417讀取之資料可臨時地儲存於讀取緩衝器419中。待寫入至記憶體陣列417之資料在被傳送至記憶體陣列417之前可臨時地儲存於寫入緩衝器418中。
多個充電泵陣列421至425可包括有用以提供比記憶體陣列417所使用之電流多的電流之設計能力。若充電泵陣列421至425中之一或多者有缺陷，則其可藉由充電泵啟用電路420停用。可包括多個旁路電容器441至443。若旁路電容器441至443中之一或多者有缺陷，則其可藉由電容器啟用電路430自充電泵陣列之輸出426解耦。
已簡化了圖4中所說明之系統以促進對記憶體之特徵的基本理解。許多不同實施例係可能的，包括使用單一處理器402來控制複數個記憶體器件410以提供更多儲存空間。在一些實施例中可包括額外功能，諸如，驅動顯示器之視訊圖形控制器及用於人類定向I/O之其他器件。
圖5為用以測試IC(諸如，圖1之IC 100)之方法的流程圖500。儘管該方法可有用於多種實施例，但IC 100在理解該方法方面可為指導性的且係出於說明性目的而使用。測試IC 100可開始於區塊501。該方法可使用硬體電路、測試機器、專用電腦系統、通用電腦、韌體、軟體或實施該方法之任何其他方式的任何組合來實施。實施例之態樣可採用內嵌於一電腦可讀媒體或多個電腦可讀媒體中之電腦程式產品的形式，該電腦程式產品具有儲存於其上 之電腦可讀程式碼或指令。可利用一或多個電腦可讀儲存媒體之任何組合。電腦可讀儲存媒體可體現為(例如)電子、磁性、光學、電磁或半導體系統、裝置或器件，或一般熟習此項技術者所已知之其他儲存器件，或電腦可讀儲存媒體之任何合適組合。在本文件之上下文中，電腦可讀儲存媒體可為可含有或儲存供指令執行系統、裝置或器件使用或結合指令執行系統、裝置或器件而使用之程式及/或資料的任何有形媒體。
在區塊502處可撤銷啟動除了一個以外之全部充電泵陣列121A至121C。各種實施例可撤銷啟動兩個或兩個以上充電泵陣列121A至121C之群組中的至少一充電泵陣列，只要留下至少一起作用之充電泵陣列起作用即可。撤銷啟動可被視為在測試程序期間而不是在測試程序之後影響充電泵陣列121A至121C的臨時動作。撤銷啟動可不同於停用，此係因為停用可在測試程序之後(諸如，在電子系統400中之正常操作期間)影響IC 100之操作。
可使用各種方法來撤銷啟動至少一充電泵陣列，但對於IC 100而言，測試者可在測試襯墊134A至134C處提供不同電壓。若將低位準施加至測試襯墊134A至134C，則撤銷啟動各別充電泵陣列121A至121C。若將高位準施加至測試襯墊134A至134C，則各別充電泵陣列121A至121C起作用，只要各別熔絲鏈131A至131C完整無損即可。
一旦充電泵陣列121A至121C中之至少一者被 撤銷啟動，則該方法判定起作用之充電泵陣列是否正適當地操作。在所展示之實施例中，在區塊503處，測試一個起作用之充電泵陣列121A至121C以瞭解其是否可提供在負載電壓下之目標電流。若一個以上充電泵陣列121A至121C起作用，則可檢查起作用之充電泵陣列以判定起作用之充電泵陣列是否可提供在負載電壓下的等於目標電流乘以起作用之充電泵陣列之數目的電流。測試者可探測耦接至充電泵陣列121A至121C之經耦接輸出的測試襯墊122，且在測試襯墊122處提供等於目標電流乘以起作用之充電泵陣列之數目的電流負載而同時量測測試襯墊122處之電壓。若該電壓為至少該負載電壓，則起作用之充電泵陣列可適當地操作且在區塊504中視起作用之充電泵陣列是否正適當地操作而進行關於採取之下一動作的判定。
若起作用之充電泵陣列正適當地操作，則在區塊506處可由測試者撤銷啟動起作用之充電泵陣列。若起作用之充電泵未適當地操作，則在區塊505處停用起作用之充電泵陣列中之至少一者。若僅一個充電泵陣列起作用，則停用彼充電泵陣列。若一個以上充電泵陣列起作用，則可在一充電泵陣列停用之前執行額外測試以判定哪一充電泵陣列有缺陷。
用以停用有缺陷之充電泵陣列121B的方法可視IC 100之實施例而變化，但在所展示之實例中，熔絲鏈131B可被熔斷，或使其為開路，此可稱作設定可修改元件。在其他實施例中，可針對啟用之彼等充電泵陣列121A至121C 修改可修改元件。可以各種方式熔斷熔絲鏈131B，包括(但不限於)，將過電流提供至熔絲鏈131B，熔絲鏈131B之雷射切除，熔絲鏈131B之機械分離，或使熔絲鏈131B斷開之任何其他方法。若使用其他類型之可修改元件，則可使用適用於彼可修改元件之技術來修改特定元件。對於一些類型之可修改元件而言，可對可修改元件採用不同動作，對於經啟用之充電泵陣列而言其不同於針對停用之充電泵陣列的彼等動作，諸如，執行兩種不同導線接合操作中之一者。
一旦在區塊506處撤銷啟動經測試之功能性充電泵陣列或在區塊505處停用有缺陷之充電泵陣列，則在區塊507處判定最末充電泵陣列是否已被測試。若仍存在未測試之充電泵陣列，則在區塊508處啟動另一充電泵陣列，且彼充電泵陣列在區塊503處經測試且在區塊505處被停用(若其有缺陷的話)。一旦在區塊507處判定最末充電泵陣列已被測試，則在區塊509處可執行額外測試以完成測試IC。
在一些實施例中，若停用之充電泵陣列的數目超過預定數目，則積體電路可由於測試程序而發生故障。此可歸因於在IC 100中不具有足夠工作之充電泵陣列以提供在負載電壓下之負載電流。一些實施例可包括測試耦接至未停用之充電泵陣列之經耦接輸出的記憶體陣列，且在一些實施例中該記憶體陣列可包括記憶胞之三維陣列。
IC 100之一些實施例可包括可為多層電容器之 冗餘旁路電容器141A至141C。在一些實施例中可藉由通過將低位準施加至測試襯墊154A至154C來關斷FET 155A至155C且接著量測接地與各別測試襯墊142A至142C之間的電容而測試個別電容器141A至141C之電容。若旁路電容器141A至141C中之一或多者有缺陷，諸如，旁路電容器141A，則可藉由熔斷各別熔絲鏈151A使有缺陷之旁路電容器141A自充電泵陣列之群組的經耦接輸出解耦，以解耦旁路電容器141A。若解耦之電容器之數目超過了預定數目，則IC 100可由於測試程序而發生故障。
流程圖500幫助說明各種實施例之可能實施之架構、功能性及操作。就此而言，流程圖或方塊圖中之每一區塊可表示程式碼之模組、區段或部分，程式碼之模組、區段或部分包含用於實施指定邏輯功能的一或多個可執行指令。亦應注意，在一些替代實施中，區塊中所提到之功能可不以諸圖中所提到之次序發生。舉例來說，視所涉及之功能性而定，連續展示之兩個區塊實際上可實質上同時執行，或該等區塊有時可以相反次序執行。亦應注意，可藉由執行指定功能或動作的基於專用硬體之系統或專用硬體與電腦指令之組合來實施流程圖500之每一區塊及/或區塊之組合。
在以下段落中描述各種實施例之實例：一種實例積體電路(IC)包括：一電路區塊，其用以利用來自一電力輸入之在一負載電壓下之一負載電流；兩個或兩個以上充電泵陣列，其具有耦接至該電路區塊之 該電力輸入的輸出；及一或多個可修改元件，其用以停用該等兩個或兩個以上的充電泵陣列中之一或多者。在該IC之一些實例中，該等兩個或兩個以上的充電泵陣列個別地可能夠提供在該負載電壓下之至少一目標電流，且該等兩個或兩個以上的充電泵陣列之一組合電流能力可超過該負載電流達至少該目標電流。在該IC之一些實例中，該等兩個或兩個以上的充電泵陣列中之至少一者可停用。在該IC之一些實例中，該電路區塊可包括記憶胞之三維陣列。在該IC之一些實例中，該等兩個或兩個以上的充電泵陣列可包括多層電容器。該IC之一些實例可包括兩個或兩個以上多層電容器；及一或多個額外可修改元件，其用以判定該兩個或兩個以上多層電容器中之一或多者是否耦接至該等兩個或兩個以上的充電泵陣列之該等輸出。可在實施例中使用此段落之實例的任何組合。
一種用以測試一IC之方法的一實例包括撤銷啟動兩個或兩個以上充電泵陣列之一群組中的至少一充電泵陣列進而留下至少一起作用之充電泵陣列。該等兩個或兩個以上的充電泵陣列使其輸出耦接在一起。該方法之該實例亦包括：判定在一第一電壓下之一第一電流是否可由該至少一起作用之充電泵陣列提供；及當在該第一電壓下之該第一電流無法由該至少一起作用之充電泵陣列提供時，停用該至少一起作用之充電泵陣列中的至少一者。在該方法之一些實例中，該撤銷啟動可留下一單一充電泵陣列被啟用，且該撤銷啟動及該判定可針對兩個或兩個以上充電 泵陣列之該群組中的一或多個充電泵陣列進行重複。該方法之一些實例可包括在停用之充電泵陣列之一數目超過一預定數目時使該IC發生故障。該方法之一些實例可包括測試耦接至兩個或兩個以上充電泵陣列之該群組之該等經耦接輸出的記憶胞之三維陣列。在該方法之一些實例中，該判定可包括：使兩個或兩個以上充電泵陣列之該群組之該等經耦接輸出負載有該第一電流；及量測兩個或兩個以上充電泵陣列之該群組之該等經耦接輸出處的一輸出電壓以檢查該輸出電壓是否至少與該第一電壓一樣大。在該方法之一些實例中，該停用可包括設定該積體電路之一可修改元件。在該方法之一些實例中，該設定該可修改元件可包括熔斷一熔絲鏈。該方法之一些實例可包括：測試兩個或兩個以上多層電容器；及當該兩個或兩個以上多層電容器中之一電容器有缺陷時自充電泵陣列之該群組的該等經耦接輸出解耦該電容器。該方法之一些實例可包括在經解耦之電容器之一數目超過一預定數目時使該積體電路發生故障。可在實施例中使用此段落之實例的任何組合。
一種電子系統之一實例包括：一處理器，其用以產生記憶體控制命令；及耦接至該處理器之至少一記憶體，其用以回應該等記憶體控制命令。該至少一記憶體包括：一記憶體電路，其用以利用來自一電力輸入之在一負載電壓下之一負載電流；兩個或兩個以上充電泵陣列，其具有耦接至該記憶體電路之該電力輸入的輸出；及一或多個可修改元件，其用以停用該等兩個或兩個以上的充電泵 陣列中之一或多者。在該電子系統之一些實例中，該記憶體電路可包括記憶胞之三維陣列。在該電子系統之一些實例中，該等兩個或兩個以上的充電泵陣列個別地可能夠提供在該負載電壓下之至少一目標電流，且該等兩個或兩個以上的充電泵陣列之一組合電流能力可超過該負載電流達至少該目標電流。在該電子系統之一些實例中，該等兩個或兩個以上的充電泵陣列中之至少一者可停用。在該電子系統之一些實例中，該等兩個或兩個以上的充電泵陣列可包括多層電容器。在該電子系統之一些實例中，該記憶體可包括兩個或兩個以上多層電容器；及一或多個額外可修改元件，其用以判定該兩個或兩個以上多層電容器中之一或多者是否耦接至該等兩個或兩個的以上充電泵陣列之該等經耦接輸出。可在實施例中使用此段落之實例的任何組合。
一種積體電路的一實例包括用於撤銷啟動兩個或兩個以上充電泵陣列之一群組中的至少一充電泵陣列進而留下至少一起作用之充電泵陣列的構件。該等兩個或兩個以上的充電泵陣列使其輸出耦接在一起。該IC之該實例亦包括：用於判定在一第一電壓下之一第一電流是否可由該至少一起作用之充電泵陣列提供的構件；及用於當在該第一電壓下之該第一電流無法由該至少一起作用之充電泵陣列提供時停用該至少一起作用之充電泵陣列中之至少一者的構件。該IC之一些實例可包括耦接至兩個或兩個以上充電泵陣列之該群組之該等經耦接輸出的記憶胞之三維陣 列。在該IC之一些實例中，該用於判定之構件可包括：用於使兩個或兩個以上充電泵陣列之該群組之該等經耦接輸出負載有該第一電流的構件；及用於量測兩個或兩個以上充電泵陣列之該群組之該等經耦接輸出處的一輸出電壓以檢查該輸出電壓是否至少與該第一電壓一樣大的構件。該IC之一些實例可包括：兩個或兩個以上多層電容器；及用於當該兩個或兩個以上多層電容器中之一電容器有缺陷時自充電泵陣列之該群組之該等經耦接輸出解耦該電容器的構件。可在實施例中使用此段落之實例的任何組合。
一實施例之一實例包括具有儲存於其中之指令的至少一電腦可讀媒體。當在一機器上執行時，該等指令使得該機器撤銷啟動兩個或兩個以上充電泵陣列之一群組中的至少一充電泵陣列進而留下至少一起作用之充電泵陣列。該等兩個或兩個以上的充電泵陣列使其輸出耦接在一起。在此實例中，該等指令亦使得該機器：判定在一第一電壓下之一第一電流是否可由該至少一起作用之充電泵陣列提供；及當在該第一電壓下之該第一電流無法由該至少一起作用之充電泵陣列提供時，停用該至少一起作用之充電泵陣列中的至少一者。在該至少一電腦可讀媒體之一些實例中，使得該機器撤銷啟動該至少一充電泵陣列的該等指令可留下一單一充電泵陣列被啟用。在該至少一電腦可讀媒體之一些實例中，使得該機器撤銷啟動該至少一充電泵陣列且判定在該第一電壓下之該第一電流是否可被提供的該等指令可針對兩個或兩個以上充電泵陣列之該群組中 的一或多個充電泵陣列進行重複。該至少一電腦可讀媒體之一些實例可包括當在一機器上執行時使得該機器在停用之充電泵陣列之一數目超過一預定數目時使該積體電路發生故障的指令。該至少一電腦可讀媒體之一些實例可包括當在一機器上執行時使得該機器測試耦接至兩個或兩個以上充電泵陣列之該群組之該等經耦接輸出的記憶胞之三維陣列的指令。在該至少一電腦可讀媒體之一些實例中，使得該機器判定在該第一電壓下之該第一電流是否可被提供的該等指令可包括當在一機器上執行時使得該機器進行如下操作的指令：使兩個或兩個以上充電泵陣列之該群組之該等經耦接輸出負載有該第一電流；及量測兩個或兩個以上充電泵陣列之該群組之該等經耦接輸出處的一輸出電壓以檢查該輸出電壓是否至少與該第一電壓一樣大。在該至少一電腦可讀媒體之一些實例中，使得該機器停用該至少一起作用之充電泵陣列中之至少一者的該等指令可包括當在一機器上執行時使得該機器設定該積體電路之一可修改元件的指令。在該至少一電腦可讀媒體之一些實例中，使得該機器停用該至少一起作用之充電泵陣列中之至少一者的該等指令可包括當在一機器上執行時使得該機器熔斷一熔絲鏈的指令。該至少一電腦可讀媒體之一些實例可包括當在一機器上執行時使得該機器進行如下操作的指令：測試兩個或兩個以上多層電容器；及當該兩個或兩個以上多層電容器中之一電容器有缺陷時自充電泵陣列之該群組的該等經耦接輸出解耦該電容器。該至少一電腦可讀媒體之 一些實例可包括當在一機器上執行時使得該機器在經解耦之電容器之一數目超過一預定數目時使該積體電路發生故障的指令。可在實施例中使用此段落之實例的任何組合。
如在本說明書及附加申請專利範圍中所使用，除非內容另外清楚地指示，否則單數形式「一」及「該」包括複數指示物。另外，如在本說明書及附加申請專利範圍中所使用，除非內容另外清楚地指示，否則術語「或」通常在其包括「及/或」的意義上使用。如本文中所使用，術語「耦接」包括直接及間接連接。此外，在第一及第二器件耦接的情況下，包括主動器件之介入器件可位於其間。
所提供之各種實施例的描述本質上為說明性的且並不意欲限制本發明、其應用或用途。因此，超過本文中所描述之彼等實施例的不同變體預期在實施例之範疇內。不應將該等變體視為脫離本發明之預期範疇。因而，本發明之廣度及範疇不應受上文所描述之例示性實施例限制，而應僅根據以下申請專利範圍及其等效物來界定。
100‧‧‧積體電路(IC)
110‧‧‧記憶體電路
111‧‧‧電力輸入
120‧‧‧充電泵控制電路
121A、121B、121C‧‧‧冗餘充電泵陣列
122‧‧‧測試點
126、135A、135B、135C、155A、155B、155C‧‧‧場效電晶體(FET)
127‧‧‧電容器
128‧‧‧有缺陷電容器
131A、131B、131C‧‧‧可修改元件/熔絲鏈
132A、132B、132C、152A、152B、152C‧‧‧反轉器
133A、133B、133C、153A、153B、153C‧‧‧NAND閘
134A、134B、134C、142A、142B、142C、154A、154B、154C‧‧‧測試襯墊
141A、141B、141C‧‧‧冗餘旁路電容器
151A、151B、151C‧‧‧可修改元件

Claims (25)

  1. 一種積體電路，其包含：一電路區塊，其用以利用來自一電力輸入之在一負載電壓的一負載電流；兩個或兩個以上的充電泵陣列，其等具有耦接至該電路區塊之該電力輸入的輸出；及一個或多個可修改元件，其等用以停用該等兩個或兩個以上的充電泵陣列中之一或多者。
  2. 如申請專利範圍第1項之積體電路，其中該等兩個或兩個以上的充電泵陣列個別地能夠至少提供在該負載電壓下之一目標電流，及其中該等兩個或兩個以上充電泵陣列之一組合電流能力超過該負載電流至少達該目標電流。
  3. 如申請專利範圍第1項之積體電路，其中該等兩個或兩個以上的充電泵陣列中之至少一者係被停用。
  4. 如申請專利範圍第1項之積體電路，其中該電路區塊包含一記憶胞之三維陣列。
  5. 如申請專利範圍第1項之積體電路，其中該等兩個或兩個以上的充電泵陣列包含多層電容器。
  6. 如申請專利範圍第1項之積體電路，其進一步包含：兩個或兩個以上的多層電容器；及一個或多個額外可修改元件，其等用以判定該等兩個或兩個以上的多層電容器中之一者或多者是否耦接 至該等兩個或兩個以上的充電泵陣列之輸出。
  7. 一種用以測試一積體電路之方法，其包含下列步驟：撤銷啟動兩個或兩個以上的充電泵陣列之一群組中的至少一充電泵陣列，留下至少一作用中的充電泵陣列，其中該等兩個或兩個以上的充電泵陣列之該群組具有耦接在一起之輸出；判定在一第一電壓之一第一電流是否可由該至少一作用中的充電泵陣列所提供；及若在該第一電壓之該第一電流無法由該至少一作用中的充電泵陣列所提供，則停用該至少一作用中的充電泵陣列中的至少一者。
  8. 如申請專利範圍第7項之方法，其中該撤銷啟動的步驟留下一單一充電泵陣列被啟用，且該撤銷啟動的步驟及該判定的步驟針對兩個或兩個以上的充電泵陣列之該群組中的一個或多個充電泵陣列而重複進行。
  9. 如申請專利範圍第8項之方法，其進一步包含若停用之充電泵陣列的一數目超過一預定數目時則使該積體電路失效的步驟。
  10. 如申請專利範圍第8項之方法，其進一步包含：測試一記憶胞之三維陣列的步驟，該記憶體胞之三維陣列係耦接至兩個或兩個以上的充電泵陣列之該群組的該等經耦接之輸出。
  11. 如申請專利範圍第7項之方法，其中該判定的步驟包含：使兩個或兩個以上的充電泵陣列之該群組的該等 經耦接之輸出負載該第一電流；及量測兩個或兩個以上的充電泵陣列之該群組的該等經耦接之輸出處的一輸出電壓以檢查該輸出電壓是否至少與該第一電壓一樣大。
  12. 如申請專利範圍第7項之方法，其中該停用的步驟包含設定該積體電路之一可修改元件的步驟。
  13. 如申請專利範圍第12項之方法，其中該設定該可修改元件的步驟包含熔斷一熔絲鏈。
  14. 如申請專利範圍第7項之方法，其進一步包含下列步驟：測試兩個或兩個以上多層電容器；及若該等兩個或兩個以上的多層電容器中之一電容器有缺陷，則自充電泵陣列之該群組的該等經耦接之輸出解除耦接該電容器。
  15. 如申請專利範圍第14項之方法，其進一步包含在經解除耦接之電容器的一數目超過一預定數目時則使該積體電路失效的步驟。
  16. 一種電子系統，其包含：一處理器，其用以產生記憶體控制命令；及耦接至該處理器之至少一記憶體，其用以回應該等記憶體控制命令，該至少一記憶體包含：一記憶體電路，其用以利用來自一電力輸入之在一負載電壓的一負載電流；兩個或兩個以上的充電泵陣列，其等具有耦接至該記憶體電路之該電力輸入的輸出；及 一個或多個可修改元件，其等用以停用該等兩個或兩個以上的充電泵陣列中之一者或多者。
  17. 如申請專利範圍第16項之電子系統，其中該記憶體電路包含一記憶胞之三維陣列。
  18. 如申請專利範圍第16項之電子系統，其中該等兩個或兩個以上的充電泵陣列個別地能夠至少提供在該負載電壓下之一目標電流，及其中該等兩個或兩個以上的充電泵陣列之一組合電流能力超過該負載電流至少達該目標電流。
  19. 如申請專利範圍第16項之電子系統，其中該等兩個或兩個以上的充電泵陣列中之至少一者係被停用。
  20. 如申請專利範圍第16項之電子系統，其中該等兩個或兩個以上的充電泵陣列包含多層電容器。
  21. 如申請專利範圍第16項之電子系統，該記憶體進一步包含：兩個或兩個以上的多層電容器；及一個或多個額外可修改元件，其等用以判定該等兩個或兩個以上的多層電容器中之一者或多者是否耦接至該等兩個或兩個以上的充電泵陣列之該等輸出。
  22. 一種積體電路，其包含：用於撤銷啟動兩個或兩個以上的充電泵陣列之一群組中的至少一充電泵陣列而留下至少一作用中的充電泵陣列的構件，其中該等兩個或兩個以上的充電泵陣列之該群組具有耦接在一起之輸出； 用於判定在一第一電壓之一第一電流是否可由該至少一作用中的充電泵陣列所提供的構件；及用於若在該第一電壓之該第一電流無法由該至少一作用中的充電泵陣列所提供則停用該至少一作用中的充電泵陣列中之至少一者的構件。
  23. 如申請專利範圍第22項之積體電路，其進一步包含：一記憶胞之三維陣列，其耦接至兩個或兩個以上的充電泵陣列之該群組的該等經耦接之輸出。
  24. 如申請專利範圍第22項之積體電路，其中該用於判定之構件包含：用於使兩個或兩個以上的充電泵陣列之該群組的該等經耦接之輸出負載該第一電流的構件；及用於量測兩個或兩個以上的充電泵陣列之該群組的該等經耦接之輸出處的一輸出電壓以檢查該輸出電壓是否至少與該第一電壓一樣大的構件。
  25. 如申請專利範圍第22項之積體電路，其進一步包含：兩個或兩個以上的多層電容器；及用於若該等兩個或兩個以上的多層電容器中之一電容器有缺陷則自充電泵陣列之該群組的該等經耦接之輸出解除耦接該電容器的構件。
TW102106684A 2012-03-25 2013-02-26 記憶體中的充電泵冗餘技術 TWI605465B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2012/030489 WO2013147727A1 (en) 2012-03-25 2012-03-25 Charge pump redundancy in a memory

Publications (2)

Publication Number Publication Date
TW201403618A true TW201403618A (zh) 2014-01-16
TWI605465B TWI605465B (zh) 2017-11-11

Family

ID=49260805

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102106684A TWI605465B (zh) 2012-03-25 2013-02-26 記憶體中的充電泵冗餘技術

Country Status (4)

Country Link
US (1) US9042180B2 (zh)
KR (1) KR101652295B1 (zh)
TW (1) TWI605465B (zh)
WO (1) WO2013147727A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI692927B (zh) * 2019-05-03 2020-05-01 台達電子工業股份有限公司 電力電路以及驅動電路
US11756633B2 (en) 2021-01-26 2023-09-12 Kioxia Corporation Semiconductor storage device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013147727A1 (en) 2012-03-25 2013-10-03 Intel Corporation Charge pump redundancy in a memory
US9929642B2 (en) * 2015-03-24 2018-03-27 Commissariat à l'Energie Atomique et aux Energies Alternatives DC/DC converter
US9825627B2 (en) 2015-08-07 2017-11-21 Mediatek Inc. Apparatus for performing signal driving in an electronic device with aid of different types of decoupling capacitors for pre-driver and post-driver
US9898059B2 (en) * 2016-03-13 2018-02-20 Apple Inc. Dynamic control of power consumption based on memory device activity
US10672453B2 (en) * 2017-12-22 2020-06-02 Nanya Technology Corporation Voltage system providing pump voltage for memory device and method for operating the same
US10872644B2 (en) * 2018-07-13 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Boost bypass circuitry in a memory storage device
US10957364B2 (en) 2018-09-26 2021-03-23 Micron Technology, Inc. Charge pump supply optimization and noise reduction method for logic systems
US11218019B2 (en) 2019-07-29 2022-01-04 Micron Technology, Inc. Power backup architecture using capacitor
US11409348B2 (en) 2019-07-29 2022-08-09 Micron Technology, Inc. Power backup architecture to manage capacitor health

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4527074A (en) 1982-10-07 1985-07-02 Ncr Corporation High voltage pass circuit
US4685197A (en) * 1986-01-07 1987-08-11 Texas Instruments Incorporated Fabricating a stacked capacitor
US5740111A (en) * 1996-01-24 1998-04-14 Micron Technology, Inc. Charge pump disablement apparatus
JP3850016B2 (ja) 2001-06-29 2006-11-29 シャープ株式会社 不揮発性半導体記憶装置
US6774667B1 (en) * 2002-05-09 2004-08-10 Actel Corporation Method and apparatus for a flexible chargepump scheme for field-programmable gate arrays
ITMI20021902A1 (it) * 2002-09-06 2004-03-07 Atmel Corp Architettura di pompa di carica modulare
US6980045B1 (en) 2003-12-05 2005-12-27 Xilinx, Inc. Merged charge pump
US8031549B2 (en) * 2008-09-19 2011-10-04 Freescale Semiconductor, Inc. Integrated circuit having boosted array voltage and method therefor
WO2013147727A1 (en) 2012-03-25 2013-10-03 Intel Corporation Charge pump redundancy in a memory

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI692927B (zh) * 2019-05-03 2020-05-01 台達電子工業股份有限公司 電力電路以及驅動電路
US11756633B2 (en) 2021-01-26 2023-09-12 Kioxia Corporation Semiconductor storage device
TWI816154B (zh) * 2021-01-26 2023-09-21 日商鎧俠股份有限公司 半導體記憶裝置

Also Published As

Publication number Publication date
KR20140129314A (ko) 2014-11-06
KR101652295B1 (ko) 2016-08-30
US9042180B2 (en) 2015-05-26
TWI605465B (zh) 2017-11-11
WO2013147727A1 (en) 2013-10-03
US20140029346A1 (en) 2014-01-30

Similar Documents

Publication Publication Date Title
TWI605465B (zh) 記憶體中的充電泵冗餘技術
US10580493B2 (en) Nonvolatile semiconductor memory device with a plurality of memory blocks and a shared block decoder
TWI634555B (zh) 操作具有抹除去偏壓之記憶體之裝置與方法
US9490018B2 (en) Extended select gate lifetime
US9570446B1 (en) Semiconductor device
TWI618076B (zh) 用於記憶體之塊狀冗餘架構
US9490021B2 (en) Semiconductor device
US11657874B2 (en) Semiconductor storage device
US8675385B2 (en) Semiconductor device having memory unit, method of writing to or reading from memory unit, and semiconductor device manufacturing method
US20200110645A1 (en) Passive input/output expansion
JP6568227B2 (ja) メモリ装置におけるプログラム禁止
US10359961B2 (en) Storage device
US20090080261A1 (en) Nonvolatile semiconductor memory
KR102372750B1 (ko) 전력 손실에 대한 응답
US11557341B2 (en) Memory array structures and methods for determination of resistive characteristics of access lines
CN115148265A (zh) 包含校准操作和具有可调整阈值电压的晶体管的存储器装置
US9117525B2 (en) Nonvolatile semiconductor memory device and method of manufacturing the same
US20160065217A1 (en) Semiconductor device and control method thereof
KR102335251B1 (ko) 관통 비아를 갖는 스택 칩
CN112447243B (zh) 存储器及操作存储器的方法
CN117877565A (zh) 存储器装置和测试该存储器装置的故障的方法
JP2009004087A (ja) 半導体集積回路装置
JP2004326962A (ja) 不揮発性半導体メモリ