CN115148265A - 包含校准操作和具有可调整阈值电压的晶体管的存储器装置 - Google Patents

包含校准操作和具有可调整阈值电压的晶体管的存储器装置 Download PDF

Info

Publication number
CN115148265A
CN115148265A CN202210311580.0A CN202210311580A CN115148265A CN 115148265 A CN115148265 A CN 115148265A CN 202210311580 A CN202210311580 A CN 202210311580A CN 115148265 A CN115148265 A CN 115148265A
Authority
CN
China
Prior art keywords
transistor
memory
memory cell
dielectric
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210311580.0A
Other languages
English (en)
Inventor
A·J·卡阿古
J·古哈
S·普卢居尔塔
杉浦聡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN115148265A publication Critical patent/CN115148265A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/36—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using diodes, e.g. as threshold elements, i.e. diodes assuming a stable ON-stage when driven above their threshold (S- or N-characteristic)
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/54—Arrangements for designing test circuits, e.g. design for test [DFT] tools
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4099—Dummy cell treatment; Reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本申请涉及一种包含校准操作和具有可调整阈值电压的晶体管的存储器装置。一些实施例包含设备和使用所述设备的方法。其中一个实施例包含：电容器；耦合到所述电容器的晶体管，所述晶体管和所述电容器包含在存储器单元中，所述晶体管包含沟道结构、包含位于所述沟道结构的一侧上的部分的栅极及位于所述沟道结构和所述栅极之间的介电结构；以及裸片上电路***，其配置成向所述晶体管选择性地施加应力条件以调节所述晶体管的阈值电压。

Description

包含校准操作和具有可调整阈值电压的晶体管的存储器装置
技术领域
本申请涉及包含校准操作和具有可调整阈值电压的晶体管的存储器装置。
背景技术
存储器装置广泛应用于计算机和许多其它电子产品中来存储信息。存储器装置通常 分为两类：易失性存储器装置(例如，快闪存储器装置)和非易失性存储器装置(例如，动态随机存取存储器(DRAM)装置)。存储器装置通常具有许多存储器单元，其中可以存储 信息。在易失性存储器装置中，如果电源与存储器装置断开连接，那么存储于存储器单 元中的信息将丢失。在非易失性存储器装置中，存储于存储器单元中的信息被保留，即 使电源与存储器装置断开连接。本文的描述涉及易失性存储器装置。常规的易失性存储 器装置中的存储器单元具有电容器来存储电荷。存储的电荷量代表存储于存储器单元中 的信息值。存储器单元还具有晶体管，以允许存取存储器单元。随着时间的推移，存储 在电容器中的电荷容易泄漏。因此，常规的易失性存储器装置具有周期性刷新操作，以 定期维持存储在电容器中的电荷量，从而可以保留存储于存储器单元中的信息的原始 值。在一些情形中，晶体管结构和材料的变化可能会导致电容器的电荷过度泄漏。这可 能会导致存储器单元无法正确地存储信息，或在执行刷新操作时无法保留先前存储的信 息。一些常规存储器装置可能会舍弃发生故障的存储器单元，从而降低产量。此外，未 检测到的发生故障的存储器单元会增加存储于存储器装置中的信息的错误。
发明内容
在一个方面中，本申请提供一种设备，其包括：电容器；耦合到所述电容器的晶体管，所述晶体管和所述电容器包含在存储器单元中，所述晶体管包含沟道结构、包含位 于所述沟道结构的一侧上的部分的栅极及位于所述沟道结构和所述栅极之间的介电结 构；以及裸片上电路***，其配置成向所述晶体管选择性地施加应力条件以调节所述晶 体管的阈值电压。
在另一方面中，本申请提供一种设备，其包括：包含存储器单元的存储器阵列，所述存储器单元中的每一个包含晶体管和耦合到所述晶体管的电容器；以及包含电路***的存储器控制单元，所述存储器控制单元配置成执行包括以下的操作：检测所述存储器 单元当中的一存储器单元的所述晶体管的阈值电压是否在特定范围之外；以及响应于所 述检测所述存储器单元当中的一存储器单元的所述晶体管的所述阈值电压是否在所述 特定范围之外，调整所述晶体管的所述阈值电压。
在又一方面中，本申请提供一种方法，其包括：检测存储器装置的存储器单元的所述晶体管的阈值电压是否在特定范围之外，所述存储器单元包含耦合到所述晶体管的电容器；以及响应于所述检测所述晶体管的所述阈值电压是否在所述特定范围之外，调整 所述晶体管的所述阈值电压。
在又一方面中，本申请提供一种方法，其包括：在第一操作中将信息存储在存储器装置的存储器单元中，所述信息具有第一值，所述存储器单元包含晶体管和耦合到所述 晶体管的电容器，所述存储包含向所述晶体管的栅极施加第一电压；在第二操作中从所 述存储器单元感测信息，所述感测包含向所述晶体管的所述栅极施加第二电压；以及响 应于从所述存储器单元感测的信息具有不同于所述第一值的第二值，在第三操作中向所 述晶体管的所述栅极施加第三电压，其中所述第三电压的值大于所述第一电压的值且大 于所述第二电压的值。
附图说明
图1示出根据本文中描述的一些实施例的呈包含存储器单元的存储器装置形式的设 备的框图。
图2示出根据本文中描述的一些实施例的包含存储器阵列、存取线、数据线和感测电路的存储器装置的一部分的示意图。
图3示出根据本文中描述的一些实施例的图2的存储器装置，包含在存储器装置的写入操作期间相应存取线和数据线上的实例电压。
图4示出根据本文中描述的一些实施例的图2的存储器装置，包含在存储器装置的读取操作期间相应存取线和数据线上的实例电压。
图5示出根据本文中描述的一些实施例的图2的存储器装置，包含在校准操作中修复存储器装置的单个发生故障的存储器单元的修复阶段期间相应存取线和数据线上的 实例电压。
图6示出根据本文中描述的一些实施例的图2的存储器装置，包含在校准操作中修复存储器装置的多个发生故障的存储器单元的修复阶段期间相应存取线和数据线上的 实例电压。
图7是根据本文中描述的一些实施例的用于执行校准操作的方法的流程图。
图8A、图8B和图8C示出根据本文中描述的一些实施例的包含存储器单元的晶体管和电容器的结构、存取线及数据线的图2的存储器装置的一部分的结构的不同视图。
图9A、图9B和图9C示出根据本文中描述的一些实施例的包含图8A、图8B和图 8C的存储器装置的存储器单元的晶体管T的替代结构的另一存储器装置的一部分的结 构。
图10A到图10E示出根据本文中描述的一些实施例的图8A、图8B和图8C的存储 器装置的存储器阵列、存取线和数据线的结构的不同视图。
图11A、图11B和图11C示出根据本文中描述的一些实施例的图9A、图9B和图 9C的存储器装置的存储器阵列、存取线和数据线的结构的不同视图。
图12示出根据本文中描述的一些实施例的呈***(例如，电子***)形式的设备。
具体实施方式
本文中所描述的技术包含具有结构和操作的存储器装置，这些结构和操作允许存储 器装置检测和修复存储器装置中发生故障的存储器单元。存储器装置的每一存储器单元 包含电容器和晶体管。电容器可存储电荷以表示存储于存储器单元中的信息。晶体管可接通或断开以选择性地存取存储器单元。晶体管具有可调节以允许其阈值电压进行调整(例如，调节)的结构。晶体管结构和材料的变化可能会导致晶体管的阈值电压值偏离其 目标值，使得晶体管的阈值电压可在特定范围(例如，预定目标范围)之外。这一偏离可 使电容器的电荷过度泄漏，从而导致存储器单元的潜在故障。本文所述的存储器装置包 含裸片上电路***，并且可配置成执行校准操作以检测发生故障的存储器单元，也就是 未能正确地存储或保留信息的存储器单元。校准操作还可包含修复发生故障的存储器单 元，使得发生故障的存储器单元可以再次成为正常(良好)存储器单元。修复发生故障的 存储器单元可包含有意地加应力于晶体管以调整(例如，调节)晶体管的阈值电压值。本 文所述的存储器装置可配置成周期性地或非周期性地执行校准操作(使用裸片上电路系 统)。存储器装置可包含错误校正码(ECC)引擎，其可提供存储器装置可以使用的信息， 作为校准操作的部分。本文中所描述的技术可提高产量并改进存储器装置或具有存储器 装置的***中的错误校正码(ECC)操作(例如，减少位错误率)。所述存储器装置及其变化 的其它改进和益处在下文参考图1到图12论述。
图1示出根据本文中描述的一些实施例的呈包含存储器单元的存储器装置100形式 的设备的框图。存储器装置100包含存储器阵列101，其可含有存储器单元102。存储 器装置100可包含易失性存储器装置，使得存储器单元102可以是易失性存储器单元。 存储器装置100的实例包含DRAM装置。如果供电(例如，供应电压Vcc)与存储器装置 100断开连接，那么存储在存储器装置100的存储器单元102中的信息可能会丢失(例如， 无效)。
每个存储器单元102可包含晶体管和电容器。在存储器装置100的物理结构中，晶体管的结构可竖直地形成在存储器装置的半导体衬底之上。每个存储器单元102可配置 成存储可表示信息位(例如，具有值二进制0(“0”)或二进制1(“1”)的位)的信息。每 个存储器单元102中的电容器可配置成存储电荷。特定存储器单元的电容器中的电荷量 可表示存储在所述特定存储器单元中的信息值(例如，“0”或“1”)。存储器装置100的 存储器单元102可包含正常存储器单元和备用(冗余)存储器单元。正常存储器单元可用 于在存储器装置100的正常操作期间存储信息。备用存储器单元是预留存储器单元。如 果确定正常存储器单元为发生故障的存储器单元，那么存储器装置100可用备用存储器 单元替换所述正常存储器单元。
如图1所示，存储器装置100可包含存取线104和数据线105。存取线104和数据 线105可分别包含存储器装置100的字线和位线。存储器装置100可使用存取线104存 取存储器单元102和数据线105以提供(例如，载送)要存储(例如，写入)在存储器单元 102中或从存储器单元102读取(例如，感测)的信息(例如，数据)。
存储器装置100可包含地址寄存器106，用于在线(例如，地址线)107上接收地址信息ADDR(例如，行地址信号和列地址信号)。存储器装置100可包含可用于对来自地址 寄存器106的地址信息ADDR解码的行存取电路***(例如，X解码器)108和列存取电 路***(例如，Y解码器)109。基于经解码地址信息，存储器装置100可确定在存储器装 置100的操作期间要存取哪一存储器单元102。
存储器装置100可执行将信息存储在存储器单元102中的写入操作及读取(例如，感 测)存储器单元102中的信息(例如，先前存储的信息)的读取操作。存储器装置100可执行刷新操作，以刷新存储在存储器单元102中的信息值(例如，使其保持有效)。
存储器装置100还可执行校准操作，以检测(例如，识别)存储器单元102当中发生故障的存储器单元并修复(例如，修理)发生故障的存储器单元。发生故障的存储器单元 是未能正确地存储信息或未能保留先前存储在其中的信息的存储器单元。例如，如果从 一个存储器单元读取的信息值不同于(例如，不匹配)先前存储于所述存储器单元中的信 息值，那么所述存储器单元被确定为(或被视为)发生故障的存储器单元。由存储器装置100执行的校准操作可修复发生故障的存储器单元，使其再次成为正常(例如，良好)存 储器单元。存储器装置100还可执行存储器单元替换操作(其不同于校准操作)，以在校 准操作无法修复发生故障的存储器单元的情况下永久性地用备用存储器单元替换所述 发生故障的存储器单元。存储器装置100的校准操作可类似于下文参考图2到图12详 细描述的存储器装置(例如，存储器装置200)的校准操作。
如图1所示，存储器装置100可分别在线130和132上接收供应电压，包含供应电 压Vcc和Vss。供应电压Vss可在地电位(例如，具有大致零伏特的值)下操作。供应电 压Vcc可包含从电池或交流-直流(AC-DC)转换器电路***等外部电源供应到存储器装 置100的外部电压。
存储器装置100可包含电压产生器140，其可用于产生可用于存储器装置100的操作(例如，读取、写入、刷新和校准操作)的电压。电压产生器140可包含电压泵，用于 产生具有比供应电压Vcc高的电压值的电压(例如，升压电压)。由电压产生器140产生 的电压的实例包含电压(例如，升压电压)Vadj_WL和Vadj_DL，它们的值可大于供应电 压Vcc的值并且大于在存储器装置100的读取或写入操作期间使用的电压。在校准操作 期间，存储器装置100可向存储器装置100的相应存取线和数据线施加电压Vadj_WL 和Vadj_DL，如更详细地描述(例如，参考图5、图6和图7)。
存储器控制单元118可用于基于线120上的信号控制存储器装置100的操作(例如，写入、读取、刷新和校准操作)。线120上的信号的实例包含行存取选通信号RAS*、列 存取选通信号CAS*、写入启用信号WE*、芯片选择信号CS*、时钟信号CK和时钟启 用信号CKE。这些信号的组合可形成命令，并且可为从不同于存储器装置100的外部装 置(例如，处理器或者存储器控制器)提供到DRAM装置的信号的部分。
如图1所示，存储器装置100可包含可载送信号DQ0到DQN的线(例如，全局数 据线或输入/输出线)112。在写入操作中，提供给数据线105(以存储在存储器单元102中) 的信息值(例如，“0”或“1”)可基于线112上信号DQ0到DQN的值。在读取操作中， 提供给线112的信息(从存储器单元102读取)(呈信号DQ0到DQN形式)的值可基于数据 线105上信号的值。在校准操作中，提供给数据线105以存储在存储器单元102当中的 选定存储器单元中的信息(例如，测试信息)可由存储器装置100在内部提供。替代地， 在校准操作期间提供给数据线105以存储在存储器单元102当中的选定存储器单元中的 信息(例如，测试信息)可由外部装置(例如，处理器或存储器控制器)通过线112提供。
如图1所示，存储器装置100可包含感测电路***103、选择电路***115和输入/输出(I/O)电路***116。列存取电路***109可基于地址信号ADDR选择性地激活线(例 如，选择线)114上的信号。选择电路***115可响应线114上的信号以选择数据线105 上的信号。数据线105上的信号可表示要存储在存储器单元102中(例如，在写入操作期 间)的信息值(例如，“0”或“1”)或从存储器单元102读取(例如，感测)(例如，在读取 操作期间)的信息值。
I/O电路***116可用于向线112提供从存储器单元102读取的信息(例如，在读取操作期间)并向数据线105提供来自线112(例如，由外部装置提供)的信息以存储在存储 器单元102中(例如，在写入操作或校准操作期间)。线112可包含存储器装置100内的 节点或存储器装置100可驻留其中的封装上的引脚(或焊球)。存储器装置100外部的其 它装置(例如，硬件存储器控制器或硬件处理器)可通过线107、112和120与存储器装置 100通信。
如图1所示，存储器控制单元118可包含裸片上电路***，其包含校准引擎150、 内置式自测试(BIST)引擎152和ECC引擎154。裸片上电路***可配置成执行本文所述 的校准操作。存储器控制单元118可配置成使存储器装置100执行本文所述的操作(例如， 读取、写入、刷新和校准操作)。配置存储器控制单元118可包含向存储器控制单元118 提供特定组件以使存储器控制单元118执行(例如，控制)所描述的操作。此类特定组件 可包含固件、硬件或软件，或固件、硬件和软件的任何组合。尽管在图1中未示出，但 是存储器控制单元118可包含额外组件，例如状态机(例如，有限状态机)、寄存器电路、 只读存储器(ROM)，及可配置成控制存储器装置100的存储器操作(例如，读取、写入、 刷新和校准操作)的其它组件。
校准引擎150可经配置(例如，可包含固件、硬件和软件的任何组合)以执行校准操作。如上文所描述，校准操作可检测和修复存储器单元102当中发生故障的存储器单元。 校准操作可周期性地或非周期性地执行。校准引擎150可配置成提供测试信息(例如，测 试位)以用于校准操作。存储器装置100可配置成执行一些操作而无需从外部装置(例如， 处理器或存储器控制器)接收命令(或命令)。例如，存储器控制单元118可经配置(例如， 配置有软件、固件、硬件，或软件、固件、硬件的任何组合)以使存储器装置100执行校 准操作，从而检测和修复发生故障的存储器单元(在存储器单元102当中)而无需从外部 装置(例如，处理器或存储器控制器)接收命令。替代地，存储器装置100可配置成响应 于来自外部装置(例如，处理器或存储器控制器)的命令而执行校准操作以检测和修复发 生故障的存储器单元(在存储器单元102当中)。
BIST引擎152可用于执行存储器装置100中的自测试操作(例如，DRAM装置中的BIST操作)。BIST引擎152还可执行存储器单元替换操作(其不同于校准操作)以用备用 存储器单元替换(例如，永久性地替换)发生故障的存储器单元。尽管本文所述的校准操 作可由校准引擎150执行，但是本文所述的校准操作可替代地由BIST引擎152执行。 因此，在存储器装置100的一些结构中，校准引擎150可以是BIST引擎152的部分， 使得BIST引擎152可经配置(例如，可包含固件、硬件和软件的任何组合)以执行本文所 述的校准操作。
ECC引擎154可包含配置成执行本文所述的ECC操作的ECC逻辑。在实例中，ECC 引擎154可用于修复从存储器单元102读取(或者要存储在存储器单元102中)的信息的 错误。在另一实例中，ECC引擎154还可产生记录(例如，列表)，其包含识别存储器阵 列101内存在相对较高的错误率的特定位置(例如，存储器单元块的物理地址)的信息。 存储器装置100可基于ECC引擎154所记录(例如，列出)的错误率信息而执行(例如， 非周期性地执行)校准操作，以检测和修复特定位置(例如，特定存储器单元块)处发生故 障的存储器单元。例如，存储器装置100可响应于与存储器单元块达到预定值(例如，预 定错误率)相关联的错误率信息(由ECC引擎154记录)(例如，作为其响应)而在所述存储 器单元块中执行校准操作。
图1示出存储器控制单元118的作为实例彼此分隔开的组件(例如，校准引擎150、BIST引擎152和ECC引擎154)。然而，存储器控制单元118的两个或更多个组件可以 组合为单个组件。例如，校准引擎150可以是BIST引擎152的部分(例如，子组件)。
此外，图1示出校准引擎150、BIST引擎152和ECC引擎154位于存储器控制单 元118中。然而，校准引擎150、BIST引擎152和ECC引擎154中的一些或全部可以 位于存储器装置100中但于存储器控制单元118分隔开。此外，校准引擎150、BIST引 擎152和ECC引擎154中的一些或全部可位于存储器装置100外部。例如，校准引擎 150、BIST引擎152和ECC引擎154中的一些或全部可位于耦合到存储器装置100的外 部装置(例如，处理器或存储器控制器)中。在此实例中，存储器装置100可配置成与外 部装置通信(例如，交换命令)以执行本文所述的校准操作。
存储器装置100可包含其它组件，其在图1中未示出以免模糊本文中所描述的实例实施例。存储器装置100的至少一部分(例如，存储器阵列101的一部分)可包含与下文 参考图2到图12描述的任一个存储器装置类似或相同的结构和操作。
图2示出根据本文中描述的一些实施例的包含存储器阵列(存储器单元阵列)201、存 取线240、241、242和243、数据线270、271和272及感测电路280、281和282的存 储器装置200的一部分的示意图。存储器装置200可对应于图1的存储器装置100。例 如，存储器阵列201可形成图1的存储器阵列101的部分。存储器装置200可包含可与 存储器装置100的存储器控制单元118(包含校准引擎150、BIST引擎152和ECC引擎 154)类似或相同的存储器控制单元。存储器装置200的存储器控制单元可配置成执行操 作(例如，读取、写入、刷新和校准操作)，就像存储器装置100的存储器控制单元一样。
如图2所示，存储器装置200可包含存储器单元210到213、220到223和230到 233。为简单起见，存储器装置200的存储器单元210到213、220到223和230到233(及 未示出的其它存储器单元)有时被统称为存储器装置200的“存储器单元”。图2所示的 存储器单元是易失性存储器单元(例如，DRAM单元)。为简单起见，图2的存储器单元 当中类似或相同的元件具有相同标签纸。
如同图1的存储器装置100，存储器装置200可执行写入、读取和校准操作。存储 器装置200可执行将信息存储在选定存储器单元中(在图2的存储器单元当中)的写入操 作、从选定存储器单元(在图2的存储器单元当中)读取信息的读取操作。存储器装置200 可执行校准操作以修复(例如，修理)发生故障的存储器单元。如上文所描述，发生故障 的存储器单元是未能正确地存储信息或未能保留先前存储在其中的信息的存储器单元。 如下文更详细地描述，校准操作可包含检测阶段(例如，检测过程)、修复阶段(例如，修 复过程)和验证阶段(例如，校验过程)，它们可在校准操作内相继执行(例如，顺序地执行)。
如图2所示，图2中的每个存储器单元可包含晶体管T和耦合(例如，直接耦合)到晶体管T的电容器C。晶体管T可以是场效应晶体管(FET)。例如，晶体管T可以是n 沟道FET(NFET)。晶体管T的部分可包含n沟道金属-氧化物半导体(NMOS)的结构。因 此，晶体管T可包含类似于NMOS晶体管的操作的操作。
晶体管T可具有在特定范围(例如，预定目标范围)内的阈值电压Vt。在存储器装置的读取或写入操作期间，晶体管T可通过向耦合到晶体管T的相应存取线(例如，存取 线240-243中的一个)上的信号WL0、WL1、WL2或WL3提供适当电压来控制(例如， 接通或断开)。晶体管T可具有可调整阈值电压(例如，可调整阈值电压Vt)。特定存储器 单元的晶体管T的阈值电压Vt的值可在存储器装置200的校准操作期间调整。
如果存储器装置200的特定存储器单元的晶体管T的阈值电压在特定范围(例如，预定目标范围)之外，那么所述特定存储器单元可被视为发生故障的存储器单元。检测发生故障的存储器单元可包含检测特定存储器单元的晶体管T的阈值电压是否在特定范围之外。如果特定存储器单元的晶体管T的阈值电压在所述特定范围之外，那么所述存储 器单元可被视为发生故障的存储器单元。如果特定存储器单元的晶体管T的阈值电压在 所述特定范围内(不在其之外)，那么所述存储器单元可被视为未发生故障的存储器单元 (例如，良好存储器单元)。
如图2所示，晶体管T可具有栅极250。特定存储器单元的晶体管T的沟道区(未标记)可电耦合到(例如，直接耦合到)所述特定存储器单元的电容器C。在存储器装置200 的操作(例如，读取或写入操作)中，特定存储器单元的晶体管T可接通并在所述特定存 储器单元的电容器C和相应数据线(例如，数据线270、271和272中的一个)之间形成电 路路径(例如，电流路径)。
电容器C可配置成包含电荷存储结构(例如，存储节点)，其可形成存储器装置200的存储器单元中的相应存储器单元的存储器元件。电容器C的电荷存储结构可包含可存 储电荷的电极(例如，板)。存储在特定存储器单元中的信息值(例如，“0”或“1”)可基 于所述特定存储器单元的电荷存储结构中的电荷量。
存储器装置200可包含可耦合到每个存储器单元的电容器C的电极的地连接295。在存储器装置200的结构中，耦合到每个存储器单元的电容器C的地连接295可以是可 包含导电板(例如，共同接地板或共同接地区)的导电结构的部分。
如图2所示，存取线(例如，字线)240、241、242和243可载送相应信号(例如，字 线信号)WL0、WL1、WL2和WL3。存取线240、241、242和243中的每一个可构造为 导电线(或多个导电线的组合)。晶体管T的栅极250可以是相应存取线(例如，相应字线) 的部分。例如，存储器单元210的晶体管T的栅极250可以是存取线240的部分。在另 一实例中，存储器单元211的晶体管T的栅极250可以是存取线241的部分。
数据线(例如，位线)270、271和272可载送相应信号(例如，位线信号)DL0、DL1 和DL2。数据线270、271和272中的每一个可构造为导电线。数据线270、271和272 可用于在存储器装置200的操作(例如，读取或写入)期间提供信息(分别呈信号DL0、 DL1、DL2的形式)。在写入操作期间数据线270、271和272上的信息可表示要存储在 存储器装置200的存储器单元当中的选定存储器单元中的信息。在读取操作期间数据线 270、271和272上的信息可表示从存储器装置200的存储器单元当中的选定存储器单元 读取(例如，感测)的信息。
感测电路280、281和282可以是存储器装置200的感测电路***的部分，所述感 测电路***可类似于图1的存储器装置100的感测电路***103。感测电路280、281和 282可包含可用于在存储器装置200的写入或读取操作期间分别确定数据线270、271和 272上的信息值(例如，“0”或“1”)的组件。感测电路280、281和282中的每一个中 的组件可包含感测放大器、锁存器和晶体管。在写入操作期间，感测电路280、281和 282可分别用于感测信号DL0、DL1和DL2的值(例如，电压或电流的模拟值)，以确定 要存储在耦合到相应数据线270、271和272的选定存储器单元中的信息值(例如，“0” 或“1”)。在读取操作期间，感测电路280、281和282可分别用于感测信号DL0、DL1 和DL2的值(例如，电压或电流的模拟值)，以确定从耦合到相应数据线270、271和272 的选定存储器单元读取的信息值(例如，“0”或“1”)。
如图2所示，存储器装置200的单元存储器单元可布置成与存取线240、240、241、242和243及数据线270、271和272相关联的群组(例如，行和列)。图2示出存储器装 置200的四个行和相关联的四个存取线(例如，存取线240、241、242和243)及三个列 和相关联的三个数据线(例如，数据线270、271和272)的实例。然而，存储器装置200 可具有许多存储器单元行和列及许多相关联存取线和数据线。此外，为简单起见，图2 示出每一行包含三个存储器单元。然而，每一行存储器单元可具有许多存储器单元。术 语“行”和“列”在本文的使用只是为了便于描述存储器装置200的存储器单元群组。 术语“行”和“列”并不意图为存储器装置200的存储器单元的布置指定特定方向(例如， 水平或竖直方向)。
存取线240、241、242和243中的每一个可用于存取相应行的存储器单元。例如， 存取线240可用于存取存储器单元210、220和230。存取线241可用于存取存储器单元 211、221和231。存取线242可用于存取存储器单元212、222和232。存取线243可用 于存取存储器单元213、223和233。
存取线240、241、242和243可在存储器装置200的操作(例如，读取或写入操作) 期间选择性地激活(例如，一次一个地激活)。耦合到相同存取线的存储器单元可以并行 存取。耦合到不同存取线的存储器单元可以在存储器装置200的操作(例如，读取或写入 操作)期间在不同时间存取(例如，按顺序存取)。在操作期间存取的存储器单元可称为选 定存储器单元。在写入操作中，耦合到存取线的选定存储器单元可存储提供于数据线 270、271和272上的信息。在读取操作中，耦合到存取线的选定存储器单元可向数据线 270、271和272提供信息(例如，先前存储的信息)。
图3示出根据本文中描述的一些实施例的图2的存储器装置200，包含在存储器装置200的写入操作期间相应存取线240、241、242和243及数据线270、271和272上 的实例电压Vwrite和V1。图3的实例假设在将信息存储在存储器单元211、221和231 中的写入操作期间存储器单元211、221和231(耦合到存取线241)是选定存储器单元。 假设其它存储器单元(例如，耦合到相应存取线240、242和243的存储器单元)为非选定 存储器单元，它们在图3的实例中未被选定用于存储信息。在写入操作期间存储在选定 存储器单元中的信息可包含用户信息(例如，用户数据)。替代地，如果写入操作是校准 操作(如下文参考图5和图6所描述)的部分，那么要存储在存储器单元211、221和231 中的信息可包含测试信息。
在存储器装置200的写入操作中，电压Vwrite可施加到耦合到选定存储器单元(例如，在此实例中为存储器单元211、221和231)的存取线。因此，在图4中，电压Vwrite 可以提供给存取线241(其耦合到选定存储器单元211、221和231)上的信号WL1。电压 V1可分别提供给存取线240、242和243上的信号WL0、WL2和WL3。电压Vwrite可 具有接通每个选定存储器单元(例如，在此实例中为存储器单元211、221和213)的晶体 管T的值。例如，电压Vwrite可具有值3V。
电压V1可具有断开非选定存储器单元的晶体管T(或使其保持断开)的值。例如，电压V1可具有值0V或负值(例如，-0.2V)。这些电压值是实例值。可以使用不同值。
相应数据线270、271和272上的信号DL0、DL1和DL2可分别具有电压VDL0、VDL1和VDL2。电压VDL0的值可改变，并且可基于要存储在存储器单元211中的信息值(例如， “0”或“1”)。例如，如果要存储在存储器单元211中的信息具有对应于“0”(二进制 0)的值，那么电压VDL0可具有一个值(例如，0V)，如果要存储在存储器单元211中的信 息具有对应于“1”(二进制1)的另一值，那么电压VDL0可具有另一值(例如，Vx)。值 Vx可以是电压Vcc(例如，存储器装置200的供应电压)的值。类似地，电压VDL1可基于 要存储在存储器单元221中的信息值(例如，“0”或“1”)而具有不同值(例如，0V或 Vx)。电压VDL2可基于要存储在存储器单元231中的信息值(例如，“0”或“1”)而具有 不同值(例如，0V或Vx)。
因此，在写入操作中，如果要存储在选定存储器单元(例如，在此实例中为存储器单 元211、221和213)中的信息具有相同值(例如，全部为值“0”或全部为值“1”)，那么 电压VDL0、VDL1和VDL2可具有相同值(例如，0V或Vx)。如果要存储在选定存储器单元 中的信息具有不同值(例如，“0”和“1”的组合)，那么电压VDL0、VDL1和VDL2可具有 不同值(例如，0V和Vx的组合)。
图4示出根据本文中描述的一些实施例的图2的存储器装置200，包含在存储器装置200的读取操作期间相应存取线240、241、242和243及数据线270、271和272上 的实例电压Vread和V2。图4的实例假设存储器单元211、221和231(耦合到存取线241) 在从存储器单元211、221和231读取信息的读取操作期间是选定存储器单元。假设其 它存储器单元(例如，耦合到相应存取线240、242和243的存储器单元)是非选定存储器 单元，它们在图3的实例中未被选定用于从中读取信息。在读取操作期间从选定存储器 单元读取的信息可包含用户信息(例如，用户数据)。替代地，当读取操作是校准操作(如 下文参考图5和图6所描述)的部分时，在读取操作期间从选定存储器单元读取的信息可 包含测试信息。
在存储器装置200的读取操作中，电压Vread可施加到耦合到选定存储器单元(例如， 在此实例中为存储器单元211、221和231)的存取线。因此，在图4中，电压Vread可 提供给存取线241(其耦合到选定存储器单元211、221和231)上的信号WL1。电压V2 可分别提供给存取线240、242和243上的信号WL0、WL2和WL3。电压Vread可具有 接通每个选定存储器单元(例如，在此实例中为存储器单元211、221和213)的晶体管T 的值。电压Vread的值可与电压Vwrite的值相同(相等)。例如，电压Vread可具有值3V。
电压V2可具有断开非选定存储器单元的晶体管T(或使其保持断开)的值。例如，电压V2可具有值0V或负值(例如，-0.2V)。这些电压值是实例值。可以使用不同值。
电压VDL0、VDL1和VDL2可以是分别由相应数据线270、271和272上的信号DL0、 DL1和DL2提供的电压。
电压VDL0可基于从相应选定存储器单元读取的不同信息值而具有不同值。例如，如果从存储器单元211读取的信息具有对应于“0”的值，那么电压VDL0可具有一个值(例 如，0V)，如果从存储器单元211读取的信息具有对应于“1”的值，那么电压VDL0可具 有另一值(例如，Vy)。值Vy可以是电压Vcc的值。类似地，电压VDL1可基于从存储器 单元221读取的信息值(例如，“0”或“1”)而具有不同值(例如，0V或Vy)。电压VDL2可基于从存储器单元231读取的信息值(例如，“0”或“1”)而具有不同值(例如，0V或 Vy)。
因此，如果从选定存储器单元(例如，在此实例中为存储器单元211、221和213)读取的信息具有相同值(例如，全部为值“0”或全部为值“1”)，那么电压VDL0、VDL1和 VDL2可具有相同值(例如，0V或Vcc)。如果从选定存储器单元读取的信息具有不同值(例 如，“0”和“1”的组合)，那么电压VDL0、VDL1和VDL2可具有不同值(例如，0V和Vcc 的组合)。
图5示出根据本文中描述的一些实施例的图2的存储器装置200，包含在校准操作中修复存储器装置200的单个发生故障的存储器单元的修复阶段期间相应存取线240、241、242和243及数据线270、271和272上的实例电压Vadj_WL、Vadj_DL、V3和 V4。如上文参考图2所描述，存储器装置200的校准操作可修复存储器装置200中发生 故障的存储器单元。校准过程可包含检测阶段、修复阶段和验证阶段。检测阶段可经执 行以检测(例如，识别)发生故障的存储器单元。修复阶段可经执行以修复发生故障的存 储器单元。验证阶段可经执行以验证(例如，确定)发生故障的存储器单元(或一组发生故 障的存储器单元)是否被修复。校准操作的详细操作在下文参考图7描述。
图5示出在校准操作的修复阶段期间施加到相应存取线240、241、242和243及数据线270、271和272的实例电压Vadj_WL、Vadj_DL、V3和V4。在图5的实例中，假 设存储器单元221为发生故障的存储器单元。假设其它存储器单元为正常存储器单元(良 好存储器单元)。图5实例中的修复阶段可经执行以修复存储器单元221(其被假设为所 述发生故障的存储器单元)，使得它可以在修复之后成为正常存储器单元。修复阶段可包 含向晶体管T施加应力条件(例如，偏置温度不稳定性(BTI)应力)以调整(例如，调节)存 储器单元221的晶体管T的阈值电压Vt的值(例如，使值增加)。例如，如图5所示，存 储器单元221的晶体管T的阈值电压Vt的值可从校准操作之前的值Vt221(以伏为单位) 调整到校准操作之后的值Vt221_ADJ(以伏为单位)。值Vt221_ADJ可大于值Vt221。因此，修 复阶段可增加发生故障的存储器单元(例如，在此实例中为存储器单元221)的晶体管T 的阈值电压Vt的值。
在与图5相关联的修复阶段期间，可选择电压Vadj_WL和Vadj_DL(分别施加到存取线241和数据线271)的值以有意地向晶体管T加应力(施加应力条件)以调整(例如，增加)存储器单元221的晶体管T的阈值电压Vt的值，而不损坏存储器单元221的结构(例 如，晶体管T的栅极氧化物)。如下文参考图8A、图8B、图8C、图9A、图9B和图9C 所描述，在校准操作期间，晶体管T的结构(例如，可调节结构)可承受此类应力(例如， BTI应力)而不被损坏。向晶体管T施加应力条件(例如，BTI应力条件)可包含选择电压 Vadj_WL和Vadj_DL的值(在下文详细描述)并将它们施加到晶体管T的相应端子(例如， 栅极250和漏极)达一持续时间(例如，时间量)，此持续时间足以迫使(例如，胁迫)电子 进入晶体管T的可调节结构。
在图5中，可选择电压Vadj_WL，使得它可具有大于存储器装置200的供应电压(例如，Vcc)的值且大于电压Vwrite(图3)和Vread(图4)中的每一个的值的值。电压Vadj_WL 的实例值可在4V到6V的范围内，其可为存储器装置200的供应电压Vcc(例如，Vcc＝1V) 的至少四倍(例如，四倍到六倍)。电压Vadj_DL可不大于0V(例如，为0V或负值(例如， -0.5V))。
电压V3可具有断开非选定存储器单元的晶体管T(或使其保持断开)使得它们在修复 阶段期间不被选定的值。例如，电压V3可具有值0V或负值(例如，-0.2V)。
如图5所示，电压V4可施加到数据线270和272，它们是分别耦合到存储器单元 211和231的数据线。存储器单元211和231未被选定用于修复(例如，存储器单元211 和231是正常存储器单元)，如与图5相关联的实例修复阶段中所假设。因此，电压V4 可具有某一值，使得存储器单元211和231中的每一个的阈值电压Vt的值可保持不变(因 为存储器单元211和231是正常存储器单元)。例如，电压V4可具有大于存储器装置200 的供应电压(例如，Vcc)的值(例如，是其1.5倍)的正值(例如，1.5V)。
在图5中所示且在本文中描述的电压的值是实例值。可以使用不同值。例如，可以使用电压Vadj_WL和Vadj_DL的不同值，只要阈值电压Vt的值可以调整(例如，增加) 以修复发生故障的存储器单元而不损坏所述发生故障的存储器单元的结构即可。存储器 装置200的存储器单元的实例结构在下文参考图8A、图8B、图8C、图9A、图9B和 图9C示出并描述。
存储器单元中电荷(例如，存储在电容器中的电荷)的过度泄漏可使存储器单元变为 发生故障的存储器单元。电荷的过度泄漏可通过泄漏路径(例如，通过晶体管T的沟道结构)发生。如果晶体管T的阈值电压的值偏离其目标值，那么可以形成此类泄漏路径。 例如，晶体管T的阈值电压的值可相对较低(例如，由于过程变化和其它因素)。通过调 整(例如，增加)发生故障的存储器单元的晶体管T的阈值电压值，可以防止形成泄漏路 径(例如，穿过晶体管T)。因此，在修复之后，存储在经修复存储器单元的电容器C中 的电荷不会过度泄漏，由此可以保留存储在经修复存储器单元中的信息。
图6示出根据本文中描述的一些实施例的图2的存储器装置200，包含在校准操作中修复存储器装置200的多个发生故障的存储器单元的修复阶段期间相应存取线240、241、242和243及数据线270、271和272上的实例电压Vadj_WL、Vadj_DL、V3和 V4。与图6相关联的校准操作的修复阶段可与用于存储器装置200的单个发生故障的存 储器单元的校准操作的修复阶段相同，但在与图6相关联的实例中是修复多个发生故障 的存储器单元。
在与图6相关联的实例中假设存储器单元221和231为发生故障的存储器单元。假设其它存储器单元为正常存储器单元。在此实例中，施加到相应存取线240、241、242 和243及数据线270和271的电压可与图5中的那些相同。耦合到发生故障的存储器单 元的数据线可被施加相同电压Vadj_DL。因此，如图6所示，电压Vadj_DL可施加到分 别耦合到发生故障的存储器单元221和231的数据线271和272。
如图6所示，修复阶段可使存储器单元221的晶体管T的阈值电压Vt的值从值Vt221变成值Vt221_ADJ(如同与图5相关联的实例)。图6中的修复阶段还可使存储器单元231 的晶体管T的阈值电压Vt的值从值Vt231_ADJ变成值Vt231_ADJ。值Vt231可大于值Vt231_ADJ。
上文参考图5和图6的描述涉及校准操作中修复发生故障的存储器单元的修复阶段。如上文参考图2所描述，校准操作可包含检测发生故障的存储器单元的检测阶段、 修复发生故障的存储器单元的修复阶段(例如，图5和图6)，及确定(例如，检查)发生故 障的存储器单元是否被修复的验证阶段。下文参考图7的描述描述了校准操作的更多细 节。
图7是根据本文中描述的一些实施例的用于执行校准操作的方法700的流程图。方法700可由例如图1的存储器装置100或图2的存储器装置200的存储器装置执行。方 法700的至少部分(整个方法700或不到全部的方法700)可由用于方法700的存储器装 置的存储器控制单元执行(例如，控制)。此类存储器控制单元可与图1的存储器控制单 元118类似(或相同)。方法700中的存储器装置的存储器控制单元可配置成包含特定固 件、硬件或软件，或固件、硬件和软件的任何组合，以执行方法700。在方法700中描 述的存储器装置可包含存储器装置100或存储器装置200或不同于存储器装置100和200 的另一存储器装置。为简单起见，在方法700中描述的存储器装置是指存储器装置200(图 2到图6)。
如图7中所示，方法700可包含活动(例如，操作)705、710、712、714、716、718、 720和722，它们可以是存储器装置200的校准操作的部分。这些活动可由存储器装置 200执行。
活动705可包含开始校准操作。存储器装置200可周期性地或非周期性地开始校准操作。
活动710可包含执行检测阶段以在存储器装置200的存储器单元当中检测(例如，识 别或确定)发生故障的存储器单元。检测阶段可包含执行写入操作以将信息(例如，测试信息或测试图案)位存储在存储器装置200的存储器单元当中的相应选定存储器单元中。测试信息可在内部由存储器装置200提供。例如，存储器装置200的校准引擎(其可类似 于图1的校准引擎150)可在存储器装置的校准操作期间提供测试信息。替代地，测试信 息可在存储器装置200的校准操作期间在外部通过外部装置(例如，处理器或存储器控制 器)提供给存储器装置200。测试信息可包含具有已知值(二进制值)的位(测试位)以存储 在存储器装置200的选定存储器单元中。测试信息中的位可具有相同值。例如，测试信 息中的所有位可具有值“1”(二进制1)。
活动710中的检测阶段中的写入操作可以和与图3相关联的写入操作类似(或相同)。 例如，在活动710中，测试信息的三个位(例如，测试位)可存储在相应存储器单元211、221和231(图3)中，使得存储器单元211、221和231中的每一个可存储所述三个位当 中的相应位(一个位)。测试信息的位(在此实例中为三个位)可具有相同值(二进制值)。例 如，测试信息的位可具有值“1”、“1”和“1”。因此，在活动710中的写入操作之后， 存储器单元211、221和231中的每一个存储具有值“1”的位(例如，测试位)。
为简单起见，在活动710中的检测阶段中仅选择三个存储器单元211、221和231 来存储测试信息。然而，作为校准操作的部分，可选择许多存储器单元(例如，整个存储 器单元块中的存储器单元)来存储测试信息。
在校准操作中选定的存储器单元(例如，在方法700的实例中为存储器单元211、221 和231)的物理地址可基于存储在存储器装置200的校准引擎(如同图1的校准引擎150)中的信息(例如，地址信息)或者基于由存储器装置200的ECC引擎(如同图1的ECC引 擎154)记录的错误率。
活动710中的检测阶段可包含在写入操作之后(在将具有值“1”的位存储在存储器单元211、221和231中之后)执行读取操作。存储器装置可在写入操作之后暂停一持续 时间(例如，时间量)，使得所存储的信息在执行读取操作之前稳定。活动710中的检测 阶段中的读取操作可经执行以读取通过写入操作(在上文所描述的活动710中)存储在存 储器单元211、221和231中的测试信息。在读取操作中，存储器装置可迭代通过阵列 空间的行地址(例如，相关联存取线240、241、242和243)以从存储器单元感测信息。 活动710中的检测阶段中的读取操作可以和与图4相关联的读取操作类似(或相同)。例 如，在活动710中，可从相应存储器单元211、221和231(图4)读取(例如，感测)三个信 息位，使得存储器单元211、221和231中的每一个可以提供所述三个位当中的相应位(一 个位)。
活动710可基于从相应存储器单元211、221和231读取的位的值在存储器单元211、221和231当中检测发生故障的存储器单元(如果存在)。例如，如果从特定存储器单元 读取的信息位具有值“0”，不同于先前存储的(测试位的)预期值“1”，那么所述特定存 储器单元可被确定为(例如，被视为)发生故障的存储器单元。在另一实例中，如果从特 定存储器单元读取的信息位具有值“1”，与先前存储的(测试位的)值“1”相同，那么所 述特定存储器单元可被确定为(例如，被视为)未发生故障的存储器单元(例如，良好存储 器单元)。
例如，假设存储器单元221为发生故障的存储器单元(例如，它未能正确地存储测试 位)，并且假设存储器单元211和231为良好存储器单元(它们正确地存储测试位)。因此，从存储器单元221读取的信息位将具有值“0”，不同于先前存储于存储器单元221中的 预期值“1”。从存储器单元211和231中的每一个读取的信息位将具有值“1”，与先前 存储于存储器单元211和231中的每一个中的(测试位的)预期值“1”相同(匹配)。
感测电路280、281和282(图4)可用于确定从存储器单元211、221和231读取的位的值(例如，“0”或“1”)。由感测电路280、281和282确定(例如，由其输出)的值可用 于检测哪些选定存储器单元发生故障。例如，与具有输出“0”的感测电路相关联的存 储器单元可被确定为(例如，被视为)发生故障的存储器单元。在此实例中，感测电路280、 281和282的输出可分别为“1”、“0”和“1”，这指示存储器单元221(与感测电路281 相关联)发生故障，存储器单元211和231不发生故障，如在用于方法700的以上实例中 所假设。
因此，上文所描述的活动710中的检测阶段可包含执行写入操作以将测试信息存储 在选定存储器单元中。然后，检测阶段可包含在写入操作之后执行读取操作。在读取操作期间来自与选定存储器单元相关联(例如，与其耦合)的感测电路的值(“0”或“1”) 可用于检测发生故障的存储器单元。
如上文参考图2到图6所描述，每个存储器单元可包含电容器和晶体管(晶体管T)。晶体管可配置成具有在特定范围内的阈值电压。在活动710中的检测阶段中检测发生故 障的存储器单元可对应于检测存储器单元的晶体管的阈值电压是否在特定范围之外。例 如，如果在读取操作中从特定存储器单元(例如，活动710中的存储器单元221)感测的 信息的值不同于写入操作中存储在所述特定存储器单元中的信息的值，那么所述特定存 储器单元的晶体管T的阈值电压可被视为在特定范围之外。在另一实例中，如果在读取 操作中从特定存储器单元(例如，活动710中的存储器单元211或231)感测的信息的值 与在写入操作中存储在所述特定存储器单元中的信息的值相同，那么所述特定存储器单 元的晶体管T的阈值电压可被视为在特定范围内(不在其之外)。
方法700的活动712可包含执行修复阶段以修复发生故障的存储器单元。因为存储器单元221被确定为(或假设为)发生故障的存储器单元(基于活动710)，所以活动712中 的修复阶段可向存储器单元221(在此实例中为发生故障的存储器单元)的晶体管T施加 应力条件。应力条件经施加以调整存储器单元221的晶体管T的阈值电压Vt。活动712 中的修复阶段可以和与图5相关联的修复阶段类似或相同。例如，图7中的活动712可 包含在相应存取线240、241、242和243上施加电压V3、Vadj_WL、V3和V3，并且在 相应数据线270、271和272上施加电压V4、Vadj_DL和V4。这些电压可与图5中所示 的电压类似或相同。
活动712中的修复阶段经执行以修复发生故障的单个存储器单元(例如，存储器单元 221)。然而，如果有多个存储器单元被确定为发生故障的存储器单元，那么活动712中的修复阶段可经执行以修复多个发生故障的存储器单元，类似于与图6相关联的修复阶段。
活动712中的电压Vadj_DL可为负电压(例如，-0.5V或另一负电压)。在修复阶段期间，耦合到发生故障的存储器单元(例如，存储器单元221)的数据线(例如，以上实例 中的数据线271)可被施加电压Vadj_DL。例如，可通过将数据线271耦合到负电压源(例 如，负电压泵)而将具有负值的电压Vadj_DL施加到数据线271。
替代地，活动712中的电压Vadj_DL可以是0V。例如，在活动712中的修复阶段 期间可将0V(而不是负电压)的电压Vadj_DL施加到数据线271。在此实例中，在活动710 中的检测阶段中的读取操作期间，当感测电路281输出“0”时，数据线271可保持耦 合到地。
如上文所描述，活动712中的修复阶段可调整(例如，增加)发生故障的存储器单元的晶体管T的阈值电压的值。发生故障的存储器单元可在修复阶段之后成为正常存储器 单元。
因此，如上文所描述，活动710可检测存储器单元的发生故障的存储器单元。活动712可包含响应于在活动710中执行的检测到发生故障的存储器单元，调整发生故障的 存储器单元的晶体管的阈值电压的值。
方法700的活动714可包含执行验证阶段以确定发生故障的存储器单元是否被修复。验证阶段可包含重复活动710中的检测阶段，然后如果在重复检测阶段时检测到发 生故障的存储器单元，那么重复活动712中的修复阶段。
在活动710的经重复检测阶段中，可再次选择相同的存储器单元(例如，存储器单元 211、221和231)来存储测试信息，不管选定存储器单元当中发生故障的存储器单元的数目是多少。替代地，在重复的检测阶段中仅选择发生故障的存储器单元(例如，以上实例 中的存储器单元221)来存储测试信息。
在重复的修复阶段(若执行)中，可增加电压Vadj_WL的值，或者可增加电压Vadj_WL 施加到存取线的持续时间(例如，时间量，以毫秒为单位)。因此，用于活动712中的经 重复修复阶段的电压Vadj_WL的值可大于用于活动712中的先前修复阶段的电压 Vadj_WL的值。电压Vadj_WL施加到存取线的持续时间在经重复修复阶段和先前修复 阶段之间可保持不变，但电压Vadj_WL的值增加。
在替代操作中，用于活动712中的经重复修复阶段的电压Vadj_WL的值可与用于活动712中的先前修复阶段的电压Vadj_WL的值相同。在替代操作中，电压Vadj_WL施 加到存取线的持续时间可以增加。
活动716可包含基于活动714中的验证阶段而确定所有发生故障的存储器单元是否 被修复。例如，存储器单元221确定为发生故障的存储器单元，如上文所描述。如果在 经重复检测阶段的读取操作中从存储器单元213读取的信息的值(例如，“1”)匹配在经 重复检测阶段中存储在存储器单元231中的测试位的值(例如，“1”)，那么活动716可 确定存储器单元231被修复。相反，如果在经重复检测阶段的读取操作中从存储器单元 213读取的信息的值(例如，“0”)(例如，如果读取值是“0”)不匹配在经重复检测阶段 中存储在存储器单元231中的测试位的值(例如，“1”)，那么活动716可确定存储器单 元231仍然为发生故障的存储器单元。
如果所有发生故障的存储器单元都被修复，如由活动716的“是”指示，那么方法700可从活动716去往活动718以完成(结束)校准操作。如果活动718经执行，那么方 法700的其余活动(例如，活动720和222)可以省略(不执行)。
如果发生故障的存储器单元保持未被修复，如由活动716的“否”指示，那么方法700可从活动716去往活动720。
活动720可包含确定是否符合(满足)准则(例如，预定条件)。活动720中的准则可包 含(方法700已经执行的)活动710中的检测阶段和活动712中的修复阶段的次数是否达到选定次数(例如，预定次数)。例如，如果选定次数被设置为三，那么当检测阶段和修 复阶段中的每一个都执行三次时，符合活动720中的准则。在此实例中，如果检测阶段 和修复阶段中的每一个执行不到三次，那么不符合活动720中的准则。
如果不符合准则，如由活动720的“否”指示，那么方法700可至少再一次地继续(例如，重复)进行活动710、712、714和716。
如果符合条件，如由活动720的“是”指示，那么方法700可从活动720去往活动722。在此情形下符合条件可指示至少一个发生故障的存储器单元不可通过活动714修 复(例如，无法修复)。
活动722可包含执行存储器单元替换操作以用备用(例如，冗余)存储器单元替换发 生故障的存储器单元。存储器单元替换操作可由存储器装置200的BIST引擎(其可与图1的存储器装置100的BIST引擎152类似或相同)或存储器装置200的存储器控制单元 中的另一组件执行。
上文所描述的方法700可在存储器装置200的制造期间(例如，在探针测试期间)执行。替代地或另外，方法700可在存储器装置200包含在电子装置或***(例如，计算机 或其它装置或***)中之后由其执行。
方法700可以非周期性地、周期性地或非周期性地及周期性地执行。例如，在非周期性的实例中，存储器装置200可配置成在电子装置或***的初始化周期期间(例如，在 通电阶段或启动阶段)在每次所述电子装置或***接通时执行方法700的校准操作。在另 一实例中，存储器装置200可配置成响应于由ECC引擎(如上文所描述)提供的信息(例 如，错误率信息)而非周期性地执行方法700的校准操作。在周期性的实例中，存储器装 置200可配置成每隔X个间隔执行一次方法700的校准操作，其中X可以是表示时间 量(例如，以毫秒或秒或其它时间单位为单位的时间量)的数字。例如，存储器装置200 可包含可存储X的值的存储器元件(例如，寄存器电路)，然后存储器装置200可每隔绝 对的X个间隔执行一次校准操作。存储器元件(例如，寄存器电路)可包含在存储器装置 200的存储器控制单元(例如，如同图1的存储器控制单元118)中。
如上文所描述，存储器装置200可对应于图1的存储器装置100。因此，存储器装 置200可包含BIST引擎，如同存储器装置100的BIST引擎152。存储器装置200可配 置成执行方法700的校准操作作为存储器装置200的BIST操作的部分(作为其中一个步 骤)。
图8A、图8B和图8C示出根据本文中描述的一些实施例的包含存储器单元221的 晶体管T和电容器C的结构、存取线241、数据线271的存储器装置200的一部分的结 构的不同视图。存储器装置200的其它存储器单元的结构可与图8A、图8B和图8C中 所示的存储器单元221的结构类似或相同。在图8A、图8B和图8C中，方向X、Y及 Z对应于存储器装置200的结构的3维方向。
为简单起见，图8A、图8B和图8C以及本文所述的附图中的其它图(例如，图9A 到图11C)中所示的大部分元件中省略了横截面线(例如，影线)。附图中的特定图可省略 存储器装置200的一些元件，以免模糊在所述特定图中描述的元件的描述。本文所述的 附图中示出的元件的尺寸(例如，物理结构)未按比例缩放。
图8A示出X-Z方向上的存储器装置200的一部分的结构的侧视图(例如，横截面)。图8B示出沿着图8A的线8B-8B截得的电容器C的一部分的横截面(例如，X-Y平面中 的俯视图)。图8C示出沿着图8A的线8C-8C截得的存储器装置200的一部分在Y-Z方 向上的横截面。
如图8A和图8C中所示，存储器装置200可包含衬底899，存储器装置200的存储 器单元221的晶体管T和电容器C可形成在所述衬底之上。电容器C可形成于衬底899 之上的晶体管T之上，使得电容器C可堆叠在晶体管T之上。衬底899可以是半导体衬 底(例如，硅基衬底)或其它类型的衬底。
数据线271可位于存储器单元221下面(在Z方向上)及存储器单元221和衬底899之间。数据线271可包含导电材料(例如，氮化钛(TiN)或其它导电材料(例如，金属))。 数据线271可耦合到(例如，直接耦合到)存储器单元221的晶体管T的结构820。
存取线241可包含可通过导电连接(未示出)彼此电耦合的部分241A和241B。例如，存储器装置200可包含可接触(例如，电耦合到)部分241A和241B的导电材料(例如， 未示出)，使得部分241A和241B(其为存取线241的部分)可通过相同信号(例如，图2 中的信号WL1)并行施加。存取线241可包含导电材料(例如，氮化钛或其它导电材料(例 如，金属))。存取线241和数据线271可具有相同导电材料或不同导电材料。
如图8A、图8B和图8C中所示，晶体管T可包含：部分250A和250B，其为栅极 250的部分；结构820，其为存取线241的部分241A之间的介电结构(例如，栅极介电 结构)822A；及介电结构(例如，栅极介电结构)822B，其在存取线241的部分241B和结 构820之间。介电结构822A和822B的材料和结构可被视为可调节结构，因为它们可允 许晶体管T的阈值电压的值进行调整(例如，调节)。
栅极250可由存取线241的部分形成(例如，可包含存取线241的一部分)，使得栅极250的部分250A和250B可分别包含部分241A和241B的部分。部分250A和250B 可在X方向上彼此相对。如图8A中所示，结构820可具有在X方向上相对的侧(例如， 左侧和右侧)。部分250A可位于结构820的一侧(例如，左侧)上。部分250B可位于结 构820的另一侧(例如，右侧)上。介电结构822A可位于部分250A(存取线241的部分 241A的部分)和结构820之间并接触部分250A和结构820。介电结构822A可将结构820 与部分250A电气地分隔开。类似地，介电结构822B可位于部分250B(存取线241的部 分241B的部分)和结构820之间并接触结构820与部分250B。介电结构822A可将结构 820与部分250B电气地分隔开。
结构820可接触(例如，可直接耦合到)数据线271。结构820可包含可导电的材料，并且可形成可以是数据线271和电容器C之间的导电路径的部分的导电沟道(例如，读 取或写入操作中的电流路径)。沟道结构820的实例材料包含硅(例如，未掺杂多晶硅或 导电掺杂多晶硅)。结构820的其它实例包含半传导氧化物材料、透明导电氧化物材料和 其它导电氧化物材料。
例如，结构820可包含以下中的至少一种：氧化锌锡(ZTO)、氧化铟锌(IZO)、氧化锌(ZnOx)、氧化铟镓锌(IGZO)、氧化铟镓硅(IGSO)、氧化铟(InOx、In2O3)、氧化锡(SnO2)、 氧化钛(TiOx)、氮氧化锌(ZnxOyNz)、氧化镁锌(MgxZnyOz)、氧化铟锌(InxZnyOz)、氧化铟 镓锌(InxGayZnzOa)、氧化锆铟锌(ZrxInyZnzOa)、氧化铪铟锌(HfxInyZnzOa)、氧化锡铟锌(SnxInyZnzOa)、氧化铝锡铟锌(AlxSnyInzZnaOd)、氧化硅铟锌(SixInyZnzOa)、氧化锌锡(ZnxSnyOz)、氧化铝锌锡(AlxZnySnzOa)、氧化镓锌锡(GaxZnySnzOa)、氧化锆锌锡(ZrxZnySnzOa)、氧化铟镓硅(InGaSiO)和磷化镓(GaP)。
在存储器装置200中使用上文所列的材料为存储器装置200提供了改进和益处。例如，上文所列的材料减少或防止电荷从存储器单元泄漏。这提高了从选定存储器单元读 取的信息的准确性，并且改进了存储于本文所述的存储器装置(例如，存储器装置200) 的存储器单元中的信息的保留。
上文所列的材料是材料520的实例。然而，可使用不同于上文所列的材料的其它材料(例如，带隙相对较高的材料)。
在图8A、图8B和图8C中，结构820可形成晶体管T的源极(例如，源极端子)、 漏极(例如，漏极端子)和沟道区(例如，晶体管沟道)。因此，如图8A、图8B和图8C中 所示，存储器单元221的晶体管T的源极、漏极和沟道区可由相同材料的单个结构(例 如，单一件)(或者，相同材料组合的单一件)形成。因此，存储器单元221的晶体管T的 源极、漏极和沟道区可由相同导电类型(例如，n型或p型)的相同材料形成。因为结构 820可形成晶体管T的导电沟道，所以结构820可以称为晶体管T的沟道结构。
介电结构822A和822B可具有相同介电材料。例如，介电结构822A和822B可包 含二氧化硅(SiO2)。替代地，介电结构822A和822B可包含氧化铝(Al2O3)或其它高k介 电材料。高k介电材料是一种介电常数大于二氧化硅的介电常数的介电材料。在图8A 和图8B中，尽管结构822A和822B中的每一个示出为单个结构(例如，单一件(例如， 层))，但是结构822A和822B中的每一个可包含不同介电材料的多个介电部分(例如，X 方向上的介电材料的多个层)。
电容器C可包含导电触点852、电极(例如，电容器板)854、电极(例如，电容器板)856 和位于电极854和856之间的介电材料(电容器介电结构)855。电容器C可配置成存储电荷(例如，在电极856中存储电荷)。电荷量可表示存储在存储器单元221中的信息的值(例如，“0”或“1”)。
电极854和856可包含导电材料(例如，钨或其它金属)。介电材料855可包含高k 介电材料或其它介电材料。介电材料855的实例材料包含氧化铝(Al2O3)、氧化铪(HfO2) 和二氧化锆(ZrO2)。使用此类高k介电材料(例如，而不是二氧化硅)可改进存储器装置 200的性能(例如，减少电流泄漏、增加晶体管T的驱动能力或这两者)。
尽管在图8A、图8B和图8C中未示出，存储器装置200可包含可电耦合到电容器 C的电极854的额外结构(例如，金属结构、导电掺杂多晶硅或其它导电材料)。所述额 外结构可以是地连接295(图2)的部分。
存储器装置200可包含可将存储器单元221的组件(例如，存取线241、导电触点852和电极854)与其它存储器单元(未示出)隔离的介电材料832。介电材料832可包含二氧 化硅或氮化硅(Si3N4)。
如上文参考图5、图6和图7所描述，存储器装置200可执行校准操作，以调整(例如，改变)晶体管T的阈值电压的值，作为修复发生故障的存储器单元的部分。在图8A、 图8B和图8C中，介电材料882A和882B可经配置(例如，通过选择适当的介电材料) 以捕获电荷(例如，电子)。如上文所描述，在校准操作的修复阶段期间，相比于在读取 或写入操作期间施加到晶体管T的栅极250的电压，晶体管T的栅极250(相应存取线的 部分)可被施加(有意地施加)相对较高的电压。在图8A、图8B和图8C中，在晶体管T 的栅极250处(在部分250A和250B处)施加的较高电压可诱发电荷捕获事件(例如，诱 发对晶体管T的应力)，其中电荷(例如，电子)可被捕获在介电材料882A和882B中。 捕获的电荷可使晶体管T的阈值电压的值改变(例如，增加)。可选择介电材料882A和 882B，使得晶体管T可以避免因为电荷捕获事件而损坏。如上文所描述，介电结构822A 和822B可包含氧化物材料(例如，氧化铝(Al2O3)，或其它高k介电材料)，所述材料可 配置成允许晶体管T承受来自电荷捕获事件的应力，使得晶体管T的阈值电压的值可在 不导致晶体管T损坏(例如，对氧化物材料造成物理损坏)的情况下调整。
因此，如上文参考图8A、图8B和图8C所描述，存储器单元221的晶体管T可包 含允许晶体管T的阈值电压Vt的值进行调整(例如，调节)的结构。这可允许在存储器单 元221被检测为发生故障的存储器单元时存储器装置200通过上文所描述的校准操作(例 如，通过调整存储器单元221的晶体管T的阈值电压Vt的值)修复存储器单元221。如 上文所提及，存储器装置200的其它存储器单元可包含与存储器单元221类似或相同的 结构。因此，如果其它存储器单元被检测为发生故障的存储器单元，那么其它存储器单 元也可通过上文所描述的校准操作(例如，通过调整其它存储器单元的晶体管T的阈值 电压Vt的值)修复。
图9A、图9B和图9C示出根据本文中描述的一些实施例的包含图8A、图8B和图 8C的存储器装置200的存储器单元的晶体管T的替代结构的存储器装置200'的一部分 的结构。存储器装置200'是存储器装置200的变体，并且可包含与存储器装置200类似 或相同的元件和操作。如图9A、图9B和图9C中所示，存储器装置200'可包含与图8A、 图8B和图8C中所示的存储器装置200类似或相同的元件，但存储器装置200'中的晶体 管T的结构不同。因此，为简单起见，此处的描述不再重复详细描述存储器装置200和 200'之间类似或相同的元件。
图9A、图9B和图9C示出存储器装置200'的一个存储器单元(例如，存储器单元221)的结构。存储器装置200'的其它存储器单元可具有类似或相同结构。存储器装置200(图 2)的每个存储器单元(例如，图2的存储器单元210到213、220到223和230到233)也 可具有图9A、图9B和图9C的存储器单元221的结构。
如图9A、图9B和图9C中所示，存储器单元221的晶体管T可包含额外介电部分(例如，介电结构)922A和922B。介电部分922A的至少部分(例如，顶部部分)可位于介电 结构822A和栅极250的部分250A之间且接触介电结构822A和部分250A。介电部分 922B的至少部分(例如，顶部部分)可位于介电结构822B和栅极250的部分250B之间 且接触介电结构822B和部分250B。
如图9A中所示，介电部分822A可包含接触沟道结构820的侧(例如，X方向上的 右侧)及接触栅极250的部分250A和介电部分922A的侧(例如，X方向上的左侧)。介 电部分822B可包含接触沟道结构820的侧(例如，X方向上的左侧)及接触栅极250的部 分250BA和介电部分922B的侧(例如，X方向上的右侧)。介电结构922A和922B的材 料和结构可被视为可调节结构，因为它们可允许晶体管T的阈值电压的值进行调整(例 如，调节)，如下文更详细地描述。
因此，如图9A、图9B和图9C中所示，介电结构822A和介电部分922A的组合形 成介电结构(具有由相应介电结构822A和介电部分922A形成的介电部分的组合介电结 构)，其位于栅极250的部分250A和结构820之间且将结构820与栅极250的部分250A 电气地分隔开。类似地，介电结构822B和介电部分922B的组合形成介电结构(具有由 相应介电结构822B和介电部分922B形成的介电部分的组合介电结构)，其位于栅极250 的部分250A和结构820之间且将结构820与栅极250的部分250A电气地分隔开。
介电部分922A和922B可具有相同介电材料。介电部分922A和922B可包含可不 同于介电结构822A和822B的介电材料的电荷捕获材料。例如，介电部分922A和922B 可包含氮化硅(Si3N4)，介电结构822A和822B可包含不同于氮化硅的材料。在另一实例 中，介电部分922A和922B可包含氧化铝(Al2O3)，介电结构822A和822B可包含不同 于氧化铝的材料。在另一实例中，介电部分922A和922B包含含有铪(例如，氧化铪(HfO2) 或硅酸铪(HfSiO2))的材料，介电结构822A和822B可包含不同于含铪材料的材料。
如上文参考图5、图6和图7所描述，存储器装置200可执行校准操作以调整(例如，改变)晶体管T的阈值电压的值，作为修复发生故障的存储器单元的部分。存储器装置 200'可具有类似或相同的校准操作。例如，在图9A、图9B和图9C中，介电部分922A 和922B可经配置(例如，通过选择适当的介电材料)以捕获电荷(例如，电子)。如上文所 描述，在校准操作的修复阶段期间，相比于在读取或写入操作期间施加到晶体管T的栅 极250的电压，晶体管T的栅极250(相应存取线的部分)可被施加相对较高的电压。在 图9A、图9B和图9C中，在晶体管T的栅极250处(在部分250A和250B处)施加的较 高电压可诱发电荷捕获事件(例如，诱发对晶体管T的应力)，其中电荷(例如，电子)可 被捕获在介电部分922A和922B中。捕获的电荷可使晶体管T的阈值电压的值改变(例 如，增加)。可选择介电部分922A和922B，使得晶体管T可以避免因为电荷捕获事件 而损坏。如上文所描述，介电部分922A和922B可包含氧化物材料(例如，氧化铝(Al2O3)， 或其它高k介电材料)，所述材料可配置成允许晶体管T承受来自电荷捕获事件的应力， 使得晶体管T的阈值电压的值可在不导致晶体管T损坏(例如，对氧化物材料造成物理 损坏)的情况下调整。
图10A、图10B、图10C、图10D和图10E示出根据本文中描述的一些实施例的存 储器装置200的存储器阵列201及存取线240、241、242和243与数据线270、271和 272的结构的不同视图。图10A示出存储器单元220、221、222和223、数据线271及 存取线(未标记)相关联的信号WL0、WL1、WL2和WL3的结构的侧视图(例如，横截面)。 在图10B、图10C和图10D中分别示出沿着线10B-10B、10C-10C和10D-10D(在图10A 中)截得的存储器装置200的其它视图(例如，侧视图和俯视图。在图10E中示出沿着线 10E-10E(在图10D中)截得的存储器装置200的另一视图(例如，侧视图)。
图10A到图10E中所示的存储器阵列201的存储器单元、存取线240、241、242 和243及数据线270、271和272的结构与图8A、图8B和图8C的存储器单元221、存 取线241和数据线271的相应结构类似或相同。因此，为简单起见，此类结构的描述不 再重复。
如图10B和图10E中所示，每个存取线在Y方向上可具有长度，并且可跨越相应 行中的存储器单元的结构820。例如，如图10A和图10E中所示，存取线241的部分241A 和241B可跨越存储器单元211、221和231的结构820的相应侧。存取线241跨越存储 器单元211、221和231的结构820允许存取线241控制(例如，接通或断开)存储器单元 211、221和231的晶体管T。类似地，存取线240(图10B)可具有跨越存储器单元210、 220和230的结构820的相应侧以允许控制存储器单元210、220和230的晶体管T的部 分。存取线241(图10B)可具有跨越存储器单元212、222和232的结构820的相应侧以 允许控制存储器单元212、222和232的晶体管T的部分。存取线243(图10B)可具有跨 越存储器单元213、223和233的结构820的相应侧以允许控制存储器单元213、223和 233的晶体管T的部分。
如图10B中所示，数据线270、271和272中的每一个在X方向(其垂直于Y方向) 上可具有一长度，并且可位于衬底899之上及存储器装置200的存储器单元下面。例如， 如图10A和图10B中所示，数据线271可位于衬底899之上及存储器单元220、221、222和223下面，且耦合到(例如，直接耦合到)存储器单元220、221、222和223的结 构820。其它数据线(图10B)可具有类似结构。如图10B中所示，数据线270可位于衬 底899之上及存储器单元210、211、212和213下面，且耦合到(例如，直接耦合到)存 储器单元210、211、212和213的结构820。如图10B中所示，数据线272可位于衬底 899之上及存储器单元230、231、232和233下面，且耦合到(例如，直接耦合到)存储 器单元230、231、232和233的结构820。
图11A、图11B和图11C示出根据本文中描述的一些实施例的存储器装置200'的存储器阵列201、存取线240、241、242和243及数据线270、271和272的结构的不同视 图。图11A示出存储器单元220、221、222和223、数据线271及存取线(未标记)相关 联的信号WL0、WL1、WL2和WL3的结构的侧视图(例如，横截面)。在图11B和图11C 中分别示出沿着线11B-11B(在图11A中)和11C-11C(在图11B中)截得的存储器装置200' 的其它视图(例如，侧视图和俯视图)。
图11A、图11B和图11C所示的存储器阵列201的存储器单元、存取线240、241、 242和243及数据线270、271和272的结构与图9A、图9B和图9C的存储器单元221、 存取线241和数据线271的相应结构类似或相同。因此，为简单起见，此类结构的描述 不再重复。
存储器单元的结构和本文所述的存储器装置(例如，存储器装置100、200或200')的校准操作可允许存储器装置具有优于一些常规存储器装置的改进和益处。例如，所述 存储器装置(例如，存储器装置100、200或200')的存储器单元的结构(例如，晶体管T 的结构)可相对较小。由于晶体管T的沟道中的变化(例如，结构820的材料的变化)和所 述存储器单元的结构的变化，此类结构对于控制晶体管T的阈值电压来说可能是挑战。 然而，通过在存储器装置的每个存储器单元中包含位级可调节结构(例如，介电结构822A 和822B及介电部分922A和922B)以及裸片上电路***(例如，校准引擎150)来执行校 准操作，每一存储器单元的晶体管T的阈值电压可以进行控制和调整。可以通过减少阈 值电压的变化以减少测试中的保留和写回失败来提高良率。通过检测和修复发生故障的 存储器单元，可以降低存储器装置中的ECC位错误率。
关于图8A到图11C的存储器装置200和200'的以上描述示出了其中每一存取线(例如，每个字线)(例如图8A到图9C中的存取线241)在结构(例如，导电沟道)820的相对 侧上包含两个部分241A和241B的实例。因此，如上文所描述，晶体管T的栅极250 可在结构820的相对侧上包含部分250A和250B，其中部分250A和250B可分别为部 分241A和241B的部分。然而，在替代结构中，部分241A和241B中的一个可以省略(不 在存储器装置中形成)，使得每一存取线(例如，存取线241)可在结构820中的一个侧(在 X方向上的侧)上仅包含一个部分(例如，部分241A或部分241B)。因此，在替代结构中， 晶体管T的栅极250可在结构820中的一个侧(在X方向上的侧)上仅包含一个部分(例如， 部分250A或部分250B)。
关于图8A到图11C的存储器装置200和200'的以上描述示出了其中电容器C位于(例如，形成于)晶体管T之上的实例。然而，在替代结构中，电容器C可位于晶体管T 下面。此外，图8A到图11C示出了其中电容器C直接位于晶体管T之上(例如，在Z 方向上彼此竖直对准)的实例。然而，电容器C和晶体管T可彼此偏移(例如，在X方向 上偏移)，使得电容器C可以不与晶体管T竖直对准(例如，可以不直接位于晶体管T之 上(或下面))。
图12示出根据本文中描述的一些实施例的呈***(例如，电子***)1200的形式的设备。***1200可包含计算机、平板计算机、蜂窝电话或其它电子***或包含在计算 机、平板计算机、蜂窝电话或其它电子***中。如图12中所示，***1200可包含位于 电路板(例如，印刷电路板(PCB))1202上的组件，包含处理器1210、存储器装置1220、 存储器控制器1230、图形控制器1240、I/O控制器1250、显示器1252、键盘1254、指 向装置1256、至少一个天线1258、连接器1255和总线1260。总线1260可包含导电线(例 如，***1200的组件所处电路板上的金属基迹线)。
在一些布置中，***1200不必包含显示器。因此，显示器1252可在***1200中 省略。在一些布置中，***1200不必包含任何天线。因此，天线1258可在***1200 中省略。在一些布置中，***1200不必包含连接器。因此，连接器1255可在***1200 中省略。
处理器1210可包含通用处理器、专用集成电路(ASIC)或其它种类的处理器。处理器1210可包含CPU。
存储器装置1220可包含DRAM装置。例如，存储器装置1220可包含存储器装置 100、存储器装置200或存储器装置200'。因此，存储器装置1220所包含的结构和操作 (例如，读取、写入、刷新和校准操作)可与存储器装置100的那些类似，包含上文参考 图1到图11C所描述的存储器装置100、存储器装置200、存储器装置200'。
在***1200的替代性布置中，存储器装置1220可包含静态随机存取存储器(SRAM)装置、快闪存储器装置、相变存储器装置或这些存储器装置的组合，或其它类型的存储 器装置。图12示出存储器装置1220是与处理器1210分隔开的单独存储器装置的实例。 在替代性布置中，存储器装置1220和处理器1210可位于相同裸片上。在此类替代性布 置中，存储器装置1220是处理器1210中的嵌入式存储器，例如嵌入式DRAM(eDRAM)、 嵌入式SRAM(eSRAM)、嵌入式快闪存储器或另一类型的嵌入式存储器。
显示器1252可包含液晶显示器(LCD)、触摸屏(例如，电容式或电阻式触摸屏)或另一类型的显示器。指向装置1256可包含鼠标、触笔或另一类型的指向装置。
I/O控制器1250可包含用于有线或无线通信(例如，通过一或多个天线1258进行的通信)的通信模块。此类无线通信可包含根据WiFi通信技术、长期演进高级(LTE-A)通信 技术或其它通信技术的通信。
I/O控制器1250还可包含允许***1200根据以下标准或规范(例如，I/O标准或规范)中的一或多个与其它装置或***通信的模块，所述标准或规范包含通用串行总线(USB)、显示端口(DP)、高清多媒体接口(HDMI)、Thunderbolt、***组件互连高速(PCIe)、以太网和其它规范。
连接器1255可经构造(例如，可包含端子，例如引脚)以允许***1200耦合到外部装置(或***)。这可允许***1200通过连接器1255与此类装置(或***)通信(例如，交 换信息)。连接器1255和总线1260的至少一部分可包含符合USB、DP、HDMI、 Thunderbolt、PCIe、以太网和其它规范中的至少一个的导电线。
图12示出作为实例彼此分开布置的***1200的组件。例如，处理器1210、存储器装置1220、存储器控制器1230、图形控制器1240和I/O控制器1250中的每一个可位于 单独IC(例如，半导体裸片或IC芯片)上。在一些布置中，***1200的两个或更多个组 件(例如，处理器1210、存储器装置1220、图形控制器1240和I/O控制器1250)可位于 相同裸片(例如，相同IC芯片)上，所述裸片可以是片上***、***级封装或其它电子装 置或***的部分。例如，在替代性布置中，存储器装置1220和处理器1210可位于相同 裸片或相同封装(例如，相同IC封装)上。
设备(例如，存储器装置100、200和200'及***1200)和方法(例如，方法700以及存储器装置100、200及200'和***1200的操作)的说明意图提供对各种实施例的结构的 一般理解，而并不意图提供可能利用本文所述结构的设备的所有元件和特征的完整描 述。这里的设备是指例如装置(例如，存储器装置100、200和200'中的任何一个)或*** (例如，可包含存储器装置100、200和200'中的任何一个的电子产品)。
上文参考图1到图12描述的任何组件可以多种方式实施，包含经由软件进行模拟。因此，设备(例如，存储器装置100、200和200'及***1200)或上述这些存储器装置中的 每一个的一部分都可以在本文中被表征为“模块”。此类模块可包含硬件电路***、单 处理器和/或多处理器电路、存储器电路、软件程序模块和对象和/或固件及其组合，如 各种实施例的特定实施方案所需和/或所适用。例如，此类模块可包含在***操作模拟包 中，例如软件电信号模拟包、功率使用和范围模拟包、电容-电感模拟包、功率/热耗散 模拟包、信号传输-接收模拟包，和/或用于操作或模拟各种潜在实施例的操作的软件和 硬件的组合。
本文所述的存储器装置(例如，存储器装置100、200和200'及***1200)可包含在设 备(例如，电子电路***)中，所述设备例如高速计算机、通信和信号处理电路***、单处理器或多处理器模块、单个或多个嵌入式处理器、多核处理器、消息信息开关和包含 多层多芯片模块的专用模块。此类设备可进一步被包含为各种其它设备(例如，电子***) 内的子组件，所述其它设备例如电视、蜂窝式电话、个人计算机(例如，膝上型计算机、 台式计算机、手持式计算机、平板计算机等)、工作站、收音机、视频播放器、音频播放 器(例如，MP3(动画专家组音频层3)播放器)、车辆、医疗装置(例如，心脏监视器、血压 监视器等)、机顶盒、物联网(IoT)装置等。
上文参考图1到图12描述的实施例包含设备和使用所述设备的方法。其中一个实施例包含：电容器；耦合到所述电容器的晶体管，所述晶体管和所述电容器包含在存储 器单元中，所述晶体管包含沟道结构、包含位于所述沟道结构的一侧上的部分的栅极及 在所述沟道结构和所述栅极之间的介电结构；以及裸片上电路***，其配置成向所述晶 体管选择性地施加应力条件以调节所述晶体管的阈值电压。描述了包含额外设备和方法 的其它实施例。
在具体实施方式和权利要求书中，相对于两个或更多个元件(例如，材料)使用的术 语“在…上”、一个“在”另一个“上”意味着元件之间(例如，材料之间)存在至少一些 接触。术语“在…之上”意味着元件(例如，材料)极为接近，但可能具有一或多个额外 介入元件(例如，材料)而使得接触是可能的但不是必需的。“在…上”或“在…之上”都 不暗示如本文所使用的任何方向性，除非如此陈述。
在具体实施方式和权利要求书中，通过术语“…中的至少一个”连接的项列表可意味着所列项的任何组合。例如，如果列举项A和B，那么短语“A和B中的至少一个” 意味着仅A、仅B；或A和B。在另一实例中，如果列举项A、B和C，那么短语“A、 B和C中的至少一个”意味着仅A、仅B、仅C、A和B(不包含c)、A和C(不包含B)、 B和C(不包含A)；或所有A、B和C。项A可包含单个要素或多个要素。项B可包含 单个要素或多个要素。项C可包含单个要素或多个要素。
在具体实施方式和权利要求书中，通过术语“…中的一个”连接的项列表可意味着所列项中的仅一者。例如，如果列举项A和B，那么短语“A和B中的一个”意味着仅A(不包含B)或仅B(不包含A)。在另一实例中，如果列举项A、B和C，那么短语“A、 B和C中的一个”意味着仅A、仅B或仅C。项A可包含单个要素或多个要素。项B 可包含单个要素或多个要素。项C可包含单个要素或多个要素。
以上描述和图式说明本发明主题的一些实施例，以使所属领域的技术人员能够实践 本发明主题的实施例。其它实施例可并有结构性、逻辑、电气、过程以及其它变化。实 例仅代表可能的变化。一些实施例的部分和特征可包含在其它实施例的那些部分和特征 中，或代替那些部分和特征。在阅读和理解以上描述后，所属领域的技术人员将明白许 多其它实施例。

Claims (30)

1.一种设备，其包括：
电容器；
耦合到所述电容器的晶体管，所述晶体管和所述电容器包含在存储器单元中，所述晶体管包含沟道结构、包含位于所述沟道结构的一侧上的部分的栅极及位于所述沟道结构和所述栅极之间的介电结构；以及
裸片上电路***，其配置成向所述晶体管选择性地施加应力条件以调节所述晶体管的阈值电压。
2.根据权利要求1所述的设备，其中所述裸片上电路***包含内置式自测试BIST，用于检测所述晶体管的所述阈值电压是否在特定范围之外。
3.根据权利要求1所述的设备，其中所述介电结构包含第一介电部分和第二介电部分，所述第一介电部分和所述第二介电部分具有不同介电材料。
4.根据权利要求3所述的设备，其中所述第二介电部分具有大于二氧化硅的介电常数的介电常数。
5.根据权利要求3所述的设备，其中所述第二介电部分包含氮化硅。
6.根据权利要求3所述的设备，其中所述第二介电部分包含含有二氧化铝的材料。
7.根据权利要求3所述的设备，其中所述第二介电部分包含含有铪的材料。
8.根据权利要求1所述的设备，其中：
所述介电结构包含第一介电部分和第二介电部分；
所述第一介电部分包含接触所述沟道结构的第一侧，及接触所述栅极和所述第二介电部分的第二侧；以及
所述第二介电部分的部分位于所述第一介电部分和所述栅极之间且接触所述第一介电部分和所述栅极。
9.根据权利要求1所述的设备，其中所述沟道结构包含半传导氧化物材料。
10.根据权利要求1所述的设备，其中所述介电结构是第一介电结构，所述晶体管的所述部分是第一部分，所述沟道结构的所述侧是第一侧，并且其中：
所述晶体管进一步包含位于所述栅极的第二部分和所述沟道结构的第二侧之间的第二介电结构。
11.根据权利要求10所述的设备，其中：
所述第一介电结构包含多个部分；且
所述第二介电结构包含多个部分。
12.根据权利要求1所述的设备，其中所述电容器包含位于所述晶体管的所述沟道结构之上且与其耦合的电极。
13.根据权利要求12所述的设备，其中所述电容器包含位于所述晶体管的所述沟道结构之上的额外电极。
14.根据权利要求1所述的设备，其进一步包括位于所述存储器单元下面且耦合到所述晶体管的所述沟道结构的数据线。
15.一种设备，其包括：
包含存储器单元的存储器阵列，所述存储器单元中的每一个包含晶体管和耦合到所述晶体管的电容器；以及
包含电路***的存储器控制单元，所述存储器控制单元配置成执行包括以下的操作：
检测所述存储器单元当中的一存储器单元的所述晶体管的阈值电压是否在特定范围之外；以及
响应于所述检测所述存储器单元当中的一存储器单元的所述晶体管的所述阈值电压是否在所述特定范围之外，调整所述晶体管的所述阈值电压。
16.根据权利要求15所述的设备，其中所述调整包含增加所述晶体管的所述阈值电压。
17.根据权利要求15所述的设备，其中所述晶体管包含：
沟道结构；
包含第一部分和第二部分的栅极，所述第一部分位于所述沟道结构的第一侧上，且所述第二部分位于所述沟道结构的第二侧上；
第一介电结构，其位于所述栅极的所述第一部分和所述沟道结构之间且将所述沟道结构与所述栅极的所述第一部分电气地分隔开；以及
第二介电结构，其位于所述栅极的所述第二部分和所述沟道结构之间且将所述沟道结构与所述栅极的所述第二部分电气地分隔开。
18.根据权利要求17所述的设备，其中：
所述第一介电结构包含第一介电部分和第二介电部分，所述第一和第二介电部分具有不同介电材料；且
所述第二介电结构包含第一额外介电部分和第二额外介电部分，所述第一和第二额外介电部分具有不同介电材料。
19.根据权利要求18所述的设备，其中所述第二介电部分和所述第二额外介电部分具有大于二氧化硅的介电常数的介电常数。
20.一种方法，其包括：
检测存储器装置的存储器单元的所述晶体管的阈值电压是否在特定范围之外，所述存储器单元包含耦合到所述晶体管的电容器；以及
响应于所述检测所述晶体管的所述阈值电压是否在所述特定范围之外，调整所述晶体管的所述阈值电压。
21.根据权利要求20所述的方法，其中所述检测周期性地执行。
22.根据权利要求20所述的方法，其中所述检测响应于由错误校正码ECC引擎提供的错误率信息而执行。
23.根据权利要求20所述的方法，其中所述存储器单元是所述存储器装置中的一个存储器单元，并且其中：
所述调整包含在写入操作中将信息存储在所述存储器单元中，并且在将信息存储在所述存储器单元中之后在读取操作中从所述存储器单元感测信息；以及
所述调整响应于在所述读取操作中从所述存储器单元感测的信息的值不同于在所述写入操作中存储在所述存储器单元中的信息的值而执行。
24.根据权利要求23所述的方法，其中所述调整包含向所述晶体管的栅极施加电压，所述电压的值大于在所述写入操作期间施加到所述晶体管的所述栅极的电压的值。
25.根据权利要求23所述的方法，其中所述调整包含向所述晶体管的栅极施加电压，所述电压的值大于在所述读取操作期间施加到所述晶体管的所述栅极的电压的值。
26.根据权利要求23所述的方法，其中所述调整包含：
向所述晶体管的栅极施加第一电压，所述电压的值大于所述存储器装置的供应电压的值；以及
向耦合到所述存储器单元的数据线施加第二电压，所述第二电压的值不大于零。
27.一种方法，其包括：
在第一操作中将信息存储在存储器装置的存储器单元中，所述信息具有第一值，所述存储器单元包含晶体管和耦合到所述晶体管的电容器，所述存储包含向所述晶体管的栅极施加第一电压；
在第二操作中从所述存储器单元感测信息，所述感测包含向所述晶体管的所述栅极施加第二电压；以及
响应于从所述存储器单元感测的信息具有不同于所述第一值的第二值，在第三操作中向所述晶体管的所述栅极施加第三电压，其中所述第三电压的值大于所述第一电压的值且大于所述第二电压的值。
28.根据权利要求27所述的方法，其进一步包括：
向耦合到所述存储器单元的数据线施加第四电压，所述第四电压的值小于在所述第一操作期间所述数据线上的电压的值且小于在所述第二操作期间所述数据线上的电压的值。
29.根据权利要求27所述的方法，其进一步包括：
在所述第三操作期间向耦合到所述存储器单元的数据线施加具有负值的电压。
30.根据权利要求27所述的方法，其中所述第一操作、所述第二操作和所述第三操作是所述存储器装置的内置式自测试BIST的部分。
CN202210311580.0A 2021-03-29 2022-03-28 包含校准操作和具有可调整阈值电压的晶体管的存储器装置 Pending CN115148265A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/215,904 US20220310620A1 (en) 2021-03-29 2021-03-29 Memory device including calibration operation and transistor having adjustable threshold voltage
US17/215,904 2021-03-29

Publications (1)

Publication Number Publication Date
CN115148265A true CN115148265A (zh) 2022-10-04

Family

ID=83363697

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210311580.0A Pending CN115148265A (zh) 2021-03-29 2022-03-28 包含校准操作和具有可调整阈值电压的晶体管的存储器装置

Country Status (2)

Country Link
US (1) US20220310620A1 (zh)
CN (1) CN115148265A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12014768B2 (en) * 2021-07-29 2024-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. DRAM computation circuit and method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7313033B2 (en) * 2005-09-28 2007-12-25 Infineon Technologies Ag Random access memory including first and second voltage sources
US8023348B2 (en) * 2007-10-29 2011-09-20 Agere Systems Inc. Method and apparatus for testing a memory device
US10366983B2 (en) * 2017-12-29 2019-07-30 Micron Technology, Inc. Semiconductor devices including control logic structures, electronic systems, and related methods
JP7051511B2 (ja) * 2018-03-21 2022-04-11 キオクシア株式会社 半導体装置及びその製造方法
JP2021153082A (ja) * 2020-03-24 2021-09-30 キオクシア株式会社 半導体装置及び半導体記憶装置

Also Published As

Publication number Publication date
US20220310620A1 (en) 2022-09-29

Similar Documents

Publication Publication Date Title
US9036441B2 (en) Anti-fuse circuit in which anti-fuse cell data is monitored, and semiconductor device including the same
KR102496506B1 (ko) 복수의 퓨즈 비트들을 독출하는 오티피 메모리 장치
US11222690B2 (en) Vertical 3D single word line gain cell with shared read/write bit line
US11250926B2 (en) Positive feedback and parallel searching enhanced optimal read method for non-volatile memory
CN113728432B (zh) 具有用于2晶体管垂直存储器单元的共享读取/写入存取线的存储器装置
CN110739011A (zh) 半导体存储装置
US11830561B2 (en) Storage devices and methods of operating storage devices
US9754666B2 (en) Resistive ratio-based memory cell
CN115148265A (zh) 包含校准操作和具有可调整阈值电压的晶体管的存储器装置
US7123501B2 (en) Semiconductor memory device using ferroelectric capacitor, and semiconductor device with the same
US11579796B2 (en) Memory system
US20140115373A1 (en) Apparatuses and methods and for providing power responsive to a power loss
US11594298B2 (en) Word line characteristics monitors for memory devices and associated methods and systems
US11538535B2 (en) Apparatus for rapid data destruction
US11915773B2 (en) Nonvolatile memory device and method of detecting wordline defect of the same
US20240087654A1 (en) 3d nand memory device and control method thereof
US20240242745A1 (en) Memory device including page buffer, memory system including page buffer, and operating method thereof
US20210202024A1 (en) Memory redundancy repair
KR20240023995A (ko) 3d nand 메모리의 판독 성능 및 안정성을 향상시키기 위한 판독 재시도 방법
CN115136238A (zh) 存储器及其擦除验证方法、操作方法、存储器***
CN115295067A (zh) 记忆体***、记忆体控制器及延长记忆体单元寿命的方法
JP2018195359A (ja) メモリセル、メモリモジュール、情報処理装置およびメモリセルのエラー訂正方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination