TW201349429A - 積體電路封裝 - Google Patents

積體電路封裝 Download PDF

Info

Publication number
TW201349429A
TW201349429A TW102118900A TW102118900A TW201349429A TW 201349429 A TW201349429 A TW 201349429A TW 102118900 A TW102118900 A TW 102118900A TW 102118900 A TW102118900 A TW 102118900A TW 201349429 A TW201349429 A TW 201349429A
Authority
TW
Taiwan
Prior art keywords
wiring
layer
interposer
integrated circuit
line segments
Prior art date
Application number
TW102118900A
Other languages
English (en)
Other versions
TWI483371B (zh
Inventor
Feng-Wei Kuo
Huan-Neng Chen
Chewn-Pu Jou
Der-Chyang Yeh
Chuei-Tang Wang
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW201349429A publication Critical patent/TW201349429A/zh
Application granted granted Critical
Publication of TWI483371B publication Critical patent/TWI483371B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

一種積體電路封裝，包括：一多層中介層，其上裝設有一個或一個以上積體裝置該中介層包括一多層佈線結構；以及一個或一個以上金屬佈線磁珠，位於該中介層之中，各該金屬佈線磁珠包括：一迴旋佈線圖案，其建構於該中介層中該等多層佈線結構中之一者；以及兩終端部位，連接至該積體電路封裝中的電源線，其中該一個或一個以上金屬佈線磁珠係作為電源雜訊濾波器之用。

Description

積體電路封裝
本發明大體係關於積體電路封裝所使用的磁珠元件，更係關於多層中介層結構的2.5D/3D應用，可用以消除相異的電源雜訊以及抑制電磁干擾。
本發明係關於一阻抗元件，更係關於可當作一磁珠濾波器或一雜訊濾波器的元件，其可消除積體電路(積體電路)中電源雜訊，並抑制積體電路的電磁干擾。
本發明提供一種積體電路封裝，包括：一多層中介層，其上裝設有一個或一個以上積體裝置該中介層包括一多層佈線結構；以及一個或一個以上金屬佈線磁珠，位於該中介層之中，各該金屬佈線磁珠包括：一迴旋佈線圖案，其建構於該中介層中該等多層佈線結構中之一者；以及兩終端部位，連接至該積體電路封裝中的電源線，其中該一個或一個以上金屬佈線磁珠係作為電源雜訊濾波器之用。
本發明另提供一種積體電路封裝，包括：一多層中介層，其上具有一個或一個以上積體裝置，該中介層包括一多層佈線結構；以及一個或一個以上金屬佈線磁珠，位於該中介層之中，各該金屬佈線磁珠包括：一迴旋佈線圖案，其建構於該中介層中該等多層佈線結構中之一者；以及兩終端部位， 連接至該積體電路封裝中的電源線，其中該一個或一個以上金屬佈線磁珠係作為電源雜訊濾波器之用，其中該迴旋佈線圖案包括兩迴旋部位，該兩迴旋部位係位於該中介層中的一第一層佈線結構上，而該兩迴旋部位係透過該中介層中一第二層佈線結構中的一連結部位而彼此串聯，其中，位於該第一與該第二層佈線結構之間的一導孔層中的複數個導孔可使該兩迴旋部位彼此電性連接。
本發明另提供一種積體電路封裝，包括：一多層中介層，其上裝設有一個或一個以上積體裝置，該中介層包括一多層佈線結構；以及一個或一個以上金屬佈線磁珠，位於該中介層之中，各該金屬佈線磁珠包括：一迴旋佈線圖案，其建構於該中介層中該等多層佈線結構中之一者；以及兩終端部位，連接至該積體電路封裝中的電源線，其中該一個或一個以上金屬佈線磁珠係作為電源雜訊濾波器之用，其中該迴旋佈線圖案包括：一第一佈線層上的一第一組線段；一第二佈線層上的一第二組線段，其中該第一組線段與該第二組線段係呈交錯排列；以及該第一與該第二佈線層間的該導孔層中的複數個導孔係用以連接該第一組線段與第二組線段，藉此形成蛇狀迴旋圖案。
100‧‧‧積體電路封裝
110‧‧‧體電路裝置
120‧‧‧中介層
121‧‧‧導孔層
122‧‧‧佈線層
123‧‧‧導孔層
124‧‧‧佈線層
125‧‧‧導孔層
126‧‧‧佈線層
130‧‧‧封裝材料
M1‧‧‧導電材料
M2‧‧‧導電材料
M3‧‧‧導電材料
VIA1‧‧‧導孔
VIA2‧‧‧導孔
VIA-a‧‧‧導孔
VIA-b‧‧‧導孔
Polymer-1a‧‧‧聚合物-1a
Polymer-1b‧‧‧聚合物-1b
Polymer-2‧‧‧聚合物-2
200‧‧‧積體電路封裝
201‧‧‧積體電路裝置
202‧‧‧積體電路裝置
203‧‧‧積體電路裝置
204‧‧‧積體電路裝置
205‧‧‧積體電路裝置
220‧‧‧中介層
A‧‧‧金屬佈線磁珠
A1‧‧‧蛇狀部
A2‧‧‧第一終端部
A3‧‧‧第二終端部
B‧‧‧金屬佈線磁珠
B1‧‧‧曲折環狀部
B2‧‧‧第一終端部
B3‧‧‧第二終端部
C‧‧‧金屬佈線磁珠
C1‧‧‧迴旋部位
C2‧‧‧迴旋部位
C3‧‧‧連結部位
C4‧‧‧終端部
C5‧‧‧終端部
CC‧‧‧金屬佈線磁珠
CC1‧‧‧迴旋部
CC2‧‧‧迴旋部
CC3‧‧‧連結部位
CC4‧‧‧終端部
CC5‧‧‧終端部
D‧‧‧金屬佈線磁珠
D1‧‧‧第一組線段
D2‧‧‧第二組線段
D3‧‧‧終端部
D4‧‧‧終端部
d‧‧‧距離
D-via‧‧‧導孔
10‧‧‧線段
21‧‧‧導孔
22‧‧‧導孔
31‧‧‧線段
32‧‧‧線段
E‧‧‧金屬佈線磁珠
E1‧‧‧第一組線段
E2‧‧‧第二組線段
E3‧‧‧終端部
E4‧‧‧終端部
E-via‧‧‧導孔
F‧‧‧金屬佈線磁珠
F1‧‧‧第一蛇狀部
F2‧‧‧第二蛇狀部
F3‧‧‧第三蛇狀部
F4‧‧‧終端部
F5‧‧‧終端部
F-via1‧‧‧導孔
F-via2‧‧‧導孔
G‧‧‧金屬佈線磁珠
G1‧‧‧第一迴旋佈線圖案
G2‧‧‧第二迴旋佈線圖案
G3‧‧‧第三迴旋佈線圖案
G4‧‧‧終端部
G5‧‧‧終端部
G-via1‧‧‧導孔
G-via2‧‧‧導孔
第1圖係2.5D/3D積體電路封裝100的剖面圖；第2圖為本發明一實施例之2.5D積體電路封裝200示意圖；第3圖為依據本發明一實施例之金屬佈線磁珠之一層； 第4圖另一實施例中一金屬佈線磁珠B中的一層；第5A圖及第5B圖為雙層金屬佈線磁珠實施例C與CC示意圖；第6A圖及第6B圖為雙層金屬佈線磁珠之另一實施例D；第7A圖及第7B圖為雙層金屬佈線磁珠之另一實施例E；第8圖為本發明之三層金屬佈線磁珠之實施例F；第9圖係依據本發明之三層金屬佈線磁珠實施例G；第10圖為依據本發明一實施例用以提供金屬佈線磁珠之方法流程圖；第11圖為依據本發明金屬佈線磁珠在頻率102.5MHz時阻抗值Z、電阻值R及電抗值XL之模擬曲線圖。
附圖為本發明的一部分，本文將參照附圖說明本發明的各個實施例。在下文中，用以表達空間相對關係的術語，例如“下”、“上”、“水平”、“垂直”、“以上”、“以下”、“上”、“向下”、“頂部”和“底部”以及作為它們的衍生用語等，係用以指圖中所討論的空間關係。這些用語僅為方便說明，實際上，所描述的裝置不必非要以特定方向操作。連接關係術語，包括“連接”、“相互連接”等，除非特別說明，皆係用以表示兩結構直接固著於彼此，或透過其他中間結構間接相連，兩者間可相對移動或相對固定。
本發明提供一種用以消除相異電源雜訊並抑制電磁干擾(EMI)的方法，其可應用於通訊系統中的2.5D/3D積體電路封裝上。依據一實施例，一個或一個以上迴旋的金屬佈線磁 珠係呈迴旋形狀，配置於2.5D/3D積體電路封裝中多層中介層的佈線結構中。迴旋的金屬佈線磁珠可與積體電路封裝中的電源線整合，並作為磁珠濾波器或雜訊濾波器之用，達到消除電源雜訊的目的。金屬佈線磁珠可提供適當的阻抗，藉以使得特定的積體電路封裝能夠符合中降低電源雜訊之需求。與傳統的阻抗元件不同的是，傳統的阻抗元件作為鐵芯磁珠或離散表面黏著型裝置(discrete surface-mount devices)如鐵磁絕緣晶片等之用，本發明可將阻抗元件整合於多層中介層結構之中，實踐更精巧的解決方案，並降低製造成本。
第1圖係2.5D/3D積體電路封裝100的剖面圖，本發明的金屬佈線磁珠可整合顧其中。積體電路封裝100包括一積體電路裝置110以及貼於於該積體電路裝置110的一中介層120。一般來說，積體電路裝置110可與封裝材料130一併封裝。
中介層120包括一多層佈線結構。在此中介層120中，多層佈線結構包括複數個佈線層122、124及126以及導孔層121、123及125。佈線層122、124及126包括各種佈線結構，分別對應至介電材料中的導體金屬M1、M2及M3。導孔層121、123及125分別包括複數個導孔，文中分別稱為V1、V2及V3，位於非鐵聚合物介電材料之中。導孔可使佈線層彼此電性遲接。第一導孔層121中導孔V1可於第一佈線層122之佈線結構與積體電路裝置110之間提供電性連接。一般來說，導體材料M1、M2、M3為銅系金屬，介電材料為一種或一種以上的聚合物。導體材料M1、M2及M3一般來說採用相同的材料，但也可彼此不同。
依據本發明一實施例，金屬佈線磁珠位於積體電路封裝100之中介層120中。金屬佈線磁珠包括單層形態、雙層形態或三層形態，並且可被製作於複數個金屬佈線層122、124及126之上。
第2圖為本發明一實施例之2.5D積體電路封裝200示意圖，該2.5D積體電路封裝200中具一個或一個以上金屬佈線磁珠。積體電路封裝200包括一中介層220，其第一邊連接至一個或一個以上積體電路裝置201、202及203，而另一邊(第二邊)連接至一個或一個以上積體電路裝置204及205。本發明之一個或一個以上金屬佈線磁珠可整合於中介層220之中。
第3圖為依據本發明一實施例之金屬佈線磁珠之一層。金屬佈線磁珠A具有一迴旋佈線圖案，其成形於佈線層122、124或126三者其中之一，該三層分別為M1、M2或M3導電材料。金屬佈線磁珠A之迴旋佈線圖案具有一蛇狀部A1，其起啟於第一終端部A2，並結束於第二終端部A3。蛇狀部A1為導體材料為蜿蜒的蛇狀佈線形態。兩終端部A2與A3可電性連接至積體電路封裝中的電源線。“蛇狀”係用以形容A1部分中折返多次的金屬佈線有如移動中的蛇一般。
第4圖另一實施例中一金屬佈線磁珠B中的一層。金屬佈線磁珠B具有一迴旋佈線圖案，其位於佈線層122、124或126三者其中之一，由對應M1、M2或M3導電材料所製成。與第3圖之金屬佈線磁珠A不同的是，金屬佈線磁珠B之迴旋佈線圖案具有一曲折環狀部B1，其起啟於第一終端部B2，沿著方形或四邊形的輪郭外緣，最後折回第一終端部處，並結束於第 二終端部B3。曲折環狀部B1中的導電線以多個直角轉折，但可構成任何形狀。兩終端部B2與B3可連接至積體電路封裝中的功能電源線。
第5圖為雙層金屬佈線磁珠實施例C與CC示意圖。金屬佈線磁珠C具有一迴旋佈線圖案，其具有兩迴旋部位C1與C2，其係由第一佈線層122的M1導電材料所構成，該第一佈線層122係透過連結部位C3彼此電性串聯，而該連結部位C3係由第二金屬佈線層124中的M2材料所構成。兩終端部C4與C5提供連性連接至積體電路封裝之功能電源線。終端部C4與C5亦由第二金屬佈線層124中的M2導電材料所構成。導孔層123中的對應導孔結構(圖未示)可將迴旋部位C1與C2連接至其他部位C3、C4與C5。
金屬佈線磁珠CC具有一迴旋佈線圖案，該迴旋佈線圖案又具有兩迴旋部位CC1與CC2，其係由第二佈線層124中之M2導電材料所構成，而該第二佈線層124又透過連結部位CC3彼此連接，該連結部位CC3係由第一金屬佈線層121中的M1導電材料所構成。兩終端部CC4及CC5可電性連接至積體電路封裝之功能電源線。終端部CC4及CC5亦由第一金屬佈線層122中之M1導電材料所構成。導孔層123中的對應導孔結構(圖未示)將迴旋部位CC1及CC2連接至部位CC3、CC4及CC5。因為第4圖為金屬佈線磁珠C及CC之平面圖，所以連接M1與M2兩導電材料結構的導孔結構朝向圖示平面之垂直方向，並隱藏於M1與M2導電材料結構間連接之處。
第6A圖及第6B圖為雙層金屬佈線磁珠之另一實施 例D。金屬佈線磁珠D具有一迴旋佈線圖案，其有著四方形之輪廓，包括第一組線段D1以及第二組線段D2，其中該第一組線段D1係由第一佈線層122中的M1導電材料所構成，而第二組線段D2係由第二佈線層124中之M2導電材料所構成。導孔層123中的複數個導孔D-via提供電性連接於第一組線段D1與第二組線段D2之間，可由金屬佈線磁珠D之蛇狀迴旋圖案所構成。如圖所示，第一組線段D1與第二組線段D2呈交錯排列，而導孔D-via將第一組D1與第二組D2中的各個線段彼此相連。舉例而言，參照第6A圖，第一組D1之線段10係透過導孔21及22連接至第二組D2中之兩線段31與32。金屬佈線磁珠D中方形輪廓角落上的12亦是如此。兩者的差別在於：線段12在其線段中央具有一轉折，用以形成金屬佈線磁珠D之一角。導孔D-via不僅限於沿Z方向(即，與佈線層之平面正交之方向)延伸，亦可沿著與佈線層平行的方向延伸。在前述實施例中，導孔21及22係沿著Y方向延伸一段距離d以使線段10與線段31與32連接。兩終端部D3與D4可電性連接至積體電路封裝之功能電源線。終端部D3係由第一佈線層122中之M1導電材料所構成，而終端部D4係由第二佈線層124中之M2導電材料所構成。第5B圖為金屬佈線磁珠D之等角視圖。
第7A圖及第7B圖為雙層金屬佈線磁珠之另一實施例E。金屬佈線磁珠E具有一迴旋佈線圖案，其呈現蛇狀，具有第一組線段E1與第二組線段E2，其中一組線段E1係由第一佈線層122中之M1導電材料所構成，而第二組線段E2係由第二佈線層124中之M2導電材料所構成。導孔層123中之複數個導孔 E-via提供第一組線段E1與第二組線段E2間之電性連接，並形成金屬佈線磁珠E上之蛇狀迴旋圖案。導孔E-via在導孔層之中沿著X方向或Y方向(即與佈線層之平面平行之方向)延伸至少100μm，因此具有金屬佈線磁珠E總長度之主要部分。在一實施例中，延伸的導孔為金屬佈線磁珠E總長度的至少50%。第一與第二組線段E1及E2具有彎曲而非筆直的形態。兩終端部E3與E4可電性連接至積體電路封裝之功能電源線。
第8圖為本發明之三層金屬佈線磁珠之實施例F。金屬佈線磁珠F包括一迴旋佈線圖案，其在三個佈線層122、124及126中皆具有蛇狀結構，具彼此串聯。在第一佈線層122中，第一蛇狀部F1係由M1導體材料所構成。在第二佈線層124中，第二蛇狀部F2係由M2導體材料所構成。在第三佈線層126中，第三蛇狀部F3係由M3導體材料所構成。T導孔層123之導孔F-via1可使第一蛇狀部F1與第二蛇狀部F2電性連接。導孔層125之導孔F-via2可使第二蛇狀部F2與第三蛇狀部F3電性連接。兩終端部F4與F5可電性連接至積體電路封裝之功能電源線。
第9圖係依據本發明之三層金屬佈線磁珠實施例G。金屬佈線磁珠G在三佈線層122、124及126分別具有一迴旋佈線圖案，三者電性串聯。在第一佈線層122中，第一迴旋佈線圖案G1係由M1導體材料所構成。在第二佈線層124中，第二迴旋佈線圖案G2係由M2導體材料所構成。在第三佈線層126中，第三迴旋佈線圖案G3係由M3導體材料所構成。導孔層123之導孔G-via1使得第一迴旋佈線圖案G1與第二迴旋佈線圖案 G2彼此電性連接。導孔層125之導孔G-via2使得第二迴旋佈線圖案G2與第三迴旋佈線圖案G3彼此電性連接。兩終端部G4與G5可電性連接至積體電路封裝之功能電源線。如圖所示，三迴旋佈線圖案G1、G2及G3具有不同尺寸之輪廓，第一迴旋佈線圖案G1最小，第三迴旋佈線圖案G3最大，使得第二與第一迴旋佈線圖案G2與G1位於第三迴旋佈線圖案G3所圍繞的範圍之中，如第8圖所示。上述配置是說明本發明能夠提供充份金屬長度的另一個例子，當具有充份的金屬長度時，金屬佈線磁珠G能夠產生適當的電阻值R及電拉值XL。
第10圖為依據本發明一實施例用以提供金屬佈線磁珠之方法流程圖。首先，可依據特定積體電路封裝對性能的要求，判斷金屬佈線磁珠所需的阻抗規格(如步驟51所示)。此即本文所稱之理想阻抗值。之後，判斷此特定積體電路封裝中應採用單層、雙層或三層的金屬佈線磁珠以產生所需的阻抗(如步驟52所示)。此判斷得視應用需求而定。之後，判斷該特定積體電路封裝之金屬佈線磁珠之配線圖案(例如方形、圓形等等)以產生所需的阻抗(如步驟53所示)。選擇適當的佈線圖案可提供理想的佈線磁珠阻抗值。由於金屬佈線磁珠之設計已確定，並且在積體電路封裝中介層的製程中實施，所以可以透過電腦摸擬的方式驗證所產生的阻抗是否與金屬佈線磁珠中既定數量的金屬層及佈線圖案匹配(如步驟54所示)。
如果模擬的結果表明，金屬佈線磁珠設定參數無法達到理想的阻抗值，則重覆步驟52、53及54直到金屬佈線磁珠設定參數達到理想的阻抗值。如果模擬的結果表明，金屬佈 線磁珠設定參數已達到理想的阻抗值，則模擬結束，該設計參數可被整合納入2.5D/3D積體電路封裝之中介層的製造設計資料當中。
第11圖為依據本發明金屬佈線磁珠在頻率102.5MHz時阻抗值Z、電阻值R及電抗值XL之模擬曲線圖。模整計算所使用的該等參數值Z、R及XL為本領域技術人員所熟知，可以下列公式表示：
本發明之磁珠元件可為積體電路封裝所用，更可為2.5D/3D多芯片封裝技術下做為多層中介層結構所用，其可大幅消除或降低電源雜訊，並抑制通訊系統的電磁干擾。
雖然本發明之實施例已詳述於前文，但本發明不必以此為限。此外，所附申請專利範圍則應做廣義的解讀，熟悉本技術人士可依其內容適當修改或變更本發明。
100‧‧‧積體電路封裝
110‧‧‧體電路裝置
120‧‧‧中介層
121‧‧‧導孔層
122‧‧‧佈線層
123‧‧‧導孔層
124‧‧‧佈線層
125‧‧‧導孔層
126‧‧‧佈線層
130‧‧‧封裝材料
M1‧‧‧導電材料
M2‧‧‧導電材料
M3‧‧‧導電材料
VIA1‧‧‧導孔
VIA2‧‧‧導孔
VIA-a‧‧‧導孔
VIA-b‧‧‧導孔
Polymer-1a‧‧‧聚合物-1a
Polymer-1b‧‧‧聚合物-1b
Polymer-2‧‧‧聚合物-2

Claims (7)

  1. 一種積體電路封裝，包括：一多層中介層，其上裝設有一個或一個以上積體裝置該中介層包括一多層佈線結構；以及一個或一個以上金屬佈線磁珠，位於該中介層之中，各該金屬佈線磁珠包括：一迴旋佈線圖案，其建構於該中介層中該等多層佈線結構中之一者；以及兩終端部位，連接至該積體電路封裝中的電源線，其中該一個或一個以上金屬佈線磁珠係作為電源雜訊濾波器之用；其中該迴旋佈線圖案包括一蛇狀部，其位於該兩終端部位之間；其中該迴旋佈線圖案包括一曲折環狀部，其位於該兩終端部位之間。
  2. 如申請專利範圍第1項所述之積體電路封裝，其中該迴旋佈線圖案包括兩迴旋部位，該兩迴旋部位係位於該中介層中的一第一層佈線結構上，而該兩迴旋部位係透過該中介層中一第二層佈線結構中的一連結部位而彼此串聯，其中，位於該第一與該第二層佈線結構之間的一導孔層中的複數個導孔可使該兩迴旋部位彼此電性連接。
  3. 如申請專利範圍第1項所述之積體電路封裝，其中該迴旋佈線圖案包括：一第一佈線層上的一第一組線段； 一第二佈線層上的一第二組線段，其中該第一組線段與該第二組線段係呈交錯排列；以及該第一與該第二佈線層間的該導孔層中的複數個導孔係用以連接該第一組線段與第二組線段，藉此形成蛇狀迴旋圖案；其中，用於連接該第一組線段與該第二組線段、位於該第一與該第二佈線層間之該導孔層中的該等導孔係沿著該導孔層中的一X方向或一Y方向延伸至少100μm，藉此構成一蛇狀迴旋圖案，並具有該金屬佈線磁珠之總長的大部分；其中該等導孔具有該金屬佈線磁珠之總長的至少50%。
  4. 如申請專利範圍第1項所述之積體電路封裝，其中該迴旋佈線圖案包括：一第一蛇狀部，位於一該一層佈線結構之中；一第二蛇狀部，位於一第二層佈線結構之中；一第三蛇狀部，位於一第三層佈線結構；以及其中該三個蛇狀部係彼此串聯；其中該第一與該第二蛇狀部係透過該第一與該第二層佈線結構間之該導孔層中的一導孔彼此連接，而該第二與該第三蛇狀部係透過該第一與該第二層佈線結構間之該導孔層中的一導孔彼此連接。
  5. 如申請專利範圍第1項所述之積體電路封裝，其中該迴旋佈線圖案包括：一第一迴旋佈線圖案，位於一第一層佈線結構之中；一第二迴旋佈線圖案，位於一第二層佈線結構之中；以及 一第三迴旋佈線圖案，位於一第三層佈線結構之中；其中該第一、第二及第三迴旋佈線圖案係透過導孔彼此串聯；其中該第一、第二及第三迴旋佈線圖案具有不同大小的輪廓，該第一迴旋佈線圖案具有最小的輪廓，該第三迴旋佈線圖案具有最大的輪廓，使得該第一與該第二迴旋佈線圖案可嵌套於該第三迴旋佈線圖案之輪廓之中；其中一第一導孔位於該第一層佈線結構與該第二層佈線結構間之一導孔層之上，用以使該第一與該第二迴旋佈線圖案彼此電性連接；以及一第二導孔位於該第二層佈線結構與該第三層佈線結構間之一導孔層之上，用以使該第二與該第三迴旋佈線圖案彼此電性連接。
  6. 一種積體電路封裝，包括：一多層中介層，其上具有一個或一個以上積體裝置，該中介層包括一多層佈線結構；以及一個或一個以上金屬佈線磁珠，位於該中介層之中，各該金屬佈線磁珠包括：一迴旋佈線圖案，其建構於該中介層中該等多層佈線結構中之一者；以及兩終端部位，連接至該積體電路封裝中的電源線，其中該一個或一個以上金屬佈線磁珠係作為電源雜訊濾波器之用；其中該迴旋佈線圖案包括兩迴旋部位，該兩迴旋部位係位 於該中介層中的一第一層佈線結構上，而該兩迴旋部位係透過該中介層中一第二層佈線結構中的一連結部位而彼此串聯，其中，位於該第一與該第二層佈線結構之間的一導孔層中的複數個導孔可使該兩迴旋部位彼此電性連接；其中該迴旋佈線圖案包括一蛇狀部，其位於該兩終端部位之間；其中該迴旋佈線圖案包括一曲折環狀部，其位於該兩終端部位之間。
  7. 一種積體電路封裝，包括：一多層中介層，其上裝設有一個或一個以上積體裝置，該中介層包括一多層佈線結構；以及一個或一個以上金屬佈線磁珠，位於該中介層之中，各該金屬佈線磁珠包括：一迴旋佈線圖案，其建構於該中介層中該等多層佈線結構中之一者；以及兩終端部位，連接至該積體電路封裝中的電源線，其中該一個或一個以上金屬佈線磁珠係作為電源雜訊濾波器之用；其中該迴旋佈線圖案包括：一第一佈線層上的一第一組線段；一第二佈線層上的一第二組線段，其中該第一組線段與該第二組線段係呈交錯排列；以及該第一與該第二佈線層間的該導孔層中的複數個導孔係用以連接該第一組線段與第二組線段，藉此形成蛇狀迴旋圖 案；其中，用於連接該第一組線段與該第二組線段、位於該第一與該第二佈線層間之該導孔層中的該等導孔係沿著該導孔層中的一X方向或一Y方向延伸至少100μm，藉此構成一蛇狀迴旋圖案，並具有該金屬佈線磁珠之總長的大部分；其中該等導孔具有該金屬佈線磁珠之總長的至少50%。
TW102118900A 2012-05-29 2013-05-29 積體電路封裝 TWI483371B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/481,974 US9275950B2 (en) 2012-05-29 2012-05-29 Bead for 2.5D/3D chip packaging application

Publications (2)

Publication Number Publication Date
TW201349429A true TW201349429A (zh) 2013-12-01
TWI483371B TWI483371B (zh) 2015-05-01

Family

ID=49669247

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102118900A TWI483371B (zh) 2012-05-29 2013-05-29 積體電路封裝

Country Status (3)

Country Link
US (1) US9275950B2 (zh)
CN (1) CN103456712B (zh)
TW (1) TWI483371B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269640B2 (en) 2013-10-31 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Repairing monolithic stacked integrated circuits with a redundant layer and lithography process
US9773754B2 (en) 2014-12-05 2017-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. Input output for an integrated circuit
US9379041B2 (en) * 2013-12-11 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fan out package structure
US20160163634A1 (en) * 2014-10-03 2016-06-09 Edward Seymour Power reduced computing
US10283171B2 (en) 2015-03-30 2019-05-07 Taiwan Semicondutor Manufacturing Company, Ltd. Stacked die semiconductor device with separate bit line and bit line bar interconnect structures
US10379156B2 (en) 2015-05-29 2019-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Bump ball testing system and method
US9627411B2 (en) 2015-06-05 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional transistor and methods of manufacturing thereof
US9786618B2 (en) * 2015-11-16 2017-10-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10204205B2 (en) 2016-01-07 2019-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of determining colorability of a semiconductor device and system for implementing the same
US10930603B2 (en) 2016-03-22 2021-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Coaxial through via with novel high isolation cross coupling method for 3D integrated circuits
US10037897B2 (en) 2016-11-29 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Inter-fan-out wafer level packaging with coaxial TIV for 3D IC low-noise packaging
US10043745B2 (en) 2016-04-01 2018-08-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package devices integrated with inductor
US9905471B2 (en) 2016-04-28 2018-02-27 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit structure and method forming trenches with different depths
US10522912B2 (en) * 2016-05-12 2019-12-31 Tdk Corporation Antenna device and mobile wireless device provided with the same
US10222412B2 (en) 2016-06-01 2019-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. IC degradation management circuit, system and method
US10539617B2 (en) 2016-06-02 2020-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Scan architecture for interconnect testing in 3D integrated circuits
US10685911B2 (en) 2016-06-30 2020-06-16 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package and manufacturing method of the same
US9893189B2 (en) 2016-07-13 2018-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method for reducing contact resistance in semiconductor structures
US10163690B2 (en) 2016-11-30 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. 2-D interconnections for integrated circuits
US10354964B2 (en) * 2017-02-24 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated devices in semiconductor packages and methods of forming same
US10923417B2 (en) * 2017-04-26 2021-02-16 Taiwan Semiconductor Manufacturing Company Limited Integrated fan-out package with 3D magnetic core inductor
WO2019245212A1 (ko) 2018-06-21 2019-12-26 삼성전자 주식회사 캐비티를 포함하는 안테나 모듈
US11172142B2 (en) 2018-09-25 2021-11-09 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor for sensing LED light with reduced flickering
US10861808B2 (en) 2018-11-21 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding structure of dies with dangling bonds
US11239193B2 (en) 2020-01-17 2022-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
KR20220030638A (ko) 2020-09-03 2022-03-11 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6041312A (ja) 1983-08-16 1985-03-05 Tdk Corp 回路素子
JP4216917B2 (ja) 1997-11-21 2009-01-28 Ｔｄｋ株式会社 チップビーズ素子およびその製造方法
US6264476B1 (en) * 1999-12-09 2001-07-24 High Connection Density, Inc. Wire segment based interposer for high frequency electrical connection
JP5057259B2 (ja) 2001-06-06 2012-10-24 小宮 邦文 コイルフィルタ及びその製造方法
JP2005347286A (ja) * 2002-05-29 2005-12-15 Ajinomoto Co Inc コイル内蔵多層基板、半導体チップ、及びそれらの製造方法
JP4141881B2 (ja) 2003-04-04 2008-08-27 シャープ株式会社 集積回路
CN1681119A (zh) 2004-04-09 2005-10-12 曾世宪 Ic装置及其制造方法
JP2006173415A (ja) * 2004-12-16 2006-06-29 Keio Gijuku 電子回路

Also Published As

Publication number Publication date
US9275950B2 (en) 2016-03-01
CN103456712A (zh) 2013-12-18
CN103456712B (zh) 2016-04-06
US20130320553A1 (en) 2013-12-05
TWI483371B (zh) 2015-05-01

Similar Documents

Publication Publication Date Title
TWI483371B (zh) 積體電路封裝
US10665380B2 (en) Compact vertical inductors extending in vertical planes
CN100502619C (zh) 具有三维螺旋电感器的印刷电路板及其制造方法
US8068003B2 (en) Integrated circuits with series-connected inductors
JP6106279B2 (ja) 予め規定される電流帰還を有するインダクタ構造
KR100834744B1 (ko) 다층의 대칭형 헬리컬 인덕터
CN104733429B (zh) 集成变压器
TWI397930B (zh) 螺旋電感元件
US10446486B2 (en) Multi-die inductors with coupled through-substrate via cores
JP6018423B2 (ja) 撚り合わされた導線を有する集積回路インダクター
JP6501424B2 (ja) ノイズ除去フィルタ
US11942428B2 (en) Inductors with through-substrate via cores
JP2006339617A (ja) 電子部品
TWI553830B (zh) 積體電路電感器
CN106298736B (zh) 半导体集成电路螺旋电感
CN100543989C (zh) 电感器结构
JP2020021997A (ja) Ｌｃフィルタ
CN106341097B (zh) 共模滤波器与电路结构
Zhang et al. Design and optimization of multi-layer spiral inductor for low pass filter application
TWM651131U (zh) 內建式濾波器構造
CN102130117A (zh) 螺旋片状电感结构及其制备方法
JP2017098434A (ja) 印刷配線板