JP6018423B2 - 撚り合わされた導線を有する集積回路インダクター - Google Patents
撚り合わされた導線を有する集積回路インダクター Download PDFInfo
- Publication number
- JP6018423B2 JP6018423B2 JP2012132691A JP2012132691A JP6018423B2 JP 6018423 B2 JP6018423 B2 JP 6018423B2 JP 2012132691 A JP2012132691 A JP 2012132691A JP 2012132691 A JP2012132691 A JP 2012132691A JP 6018423 B2 JP6018423 B2 JP 6018423B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- inductor
- twisted
- lines
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004020 conductor Substances 0.000 title description 45
- 229910052751 metal Inorganic materials 0.000 claims description 111
- 239000002184 metal Substances 0.000 claims description 111
- 238000000034 method Methods 0.000 claims description 19
- 230000037361 pathway Effects 0.000 claims 2
- 239000010410 layer Substances 0.000 description 93
- 230000000694 effects Effects 0.000 description 20
- 239000007787 solid Substances 0.000 description 18
- 230000002500 effect on skin Effects 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000002411 adverse Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0046—Printed inductances with a conductive path having a bridge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Coils Or Transformers For Communication (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
これは、集積回路に関し、より詳細には、集積回路インダクターに関する。
インダクターは、撚り合わされた伝導性線を含む伝導性経路から形成され得る。伝導性線は、誘電スタックに形成され得る。誘電スタックは、集積回路上に交互の金属層およびビア層から形成され得る。金属層は、パターン線を含む。ビア層は、隣接の金属層からのパターン線を相互に接続するビアを含む。伝導性線は、パターン金属層線およびビアから形成され得る。
(項目1)
第1の端子と、
第2の端子と、
該第1の端子と第2の端子との間に連結された伝導性経路と
を備え、該伝導性経路は、集積回路上に複数の撚り合わされた伝導性線を含む、インダクター。
(項目2)
上記撚り合わされた伝導性線は、上記集積回路上に少なくとも1つの金属層から形成された少なくとも第1の伝導性線と、該集積回路上に少なくとも1つの金属層から形成された少なくとも第2の伝導性線とを含む、上記項目のいずれかに記載のインダクター。
(項目3)
上記撚り合わされた伝導性線は、上記集積回路上に少なくとも1つの金属層から形成された少なくとも第3の伝導性線を含む、上記項目のいずれかに記載のインダクター。
(項目4)
上記撚り合わされた伝導性線は、上記集積回路上に金属層から形成された少なくとも第1の伝導性線と、第2の伝導性線と、第3の伝導性線とを含む、上記項目のいずれかに記載のインダクター。
(項目5)
上記撚り合わされた伝導性線は互いに並列に延びる第1の部分を含み、該撚り合わされた伝導性線は互いに交差する第2の部分を含み、該撚り合わされた伝導性線は上記第1の端子と上記第2の端子との間で複数回互いに交差する、上記項目のいずれかに記載のインダクター。
(項目6)
上記伝導性経路は、線形形状を有する、上記項目のいずれかに記載のインダクター。
(項目7)
上記伝導性経路は、ループ形状を有する、上記項目のいずれかに記載のインダクター。
(項目8)
上記撚り合わされた伝導性線は、該伝導性線が互いに並列に延びる複数のセグメントと、一対の伝導性線における第1の線が該撚り合わされた伝導性線において第2の線および第3の線と交差する複数の挿入された交差領域とを備えている、上記項目のいずれかに記載のインダクター。
(項目9)
上記撚り合わされた伝導性線は、金属層構造と、ビアとを備えている、上記項目のいずれかに記載のインダクター。
(項目10)
上記集積回路は、交互の金属層およびビア層から形成される誘電層を含み、上記撚り合わされた伝導性線は、該ビア層のうちの少なくとも1つに形成される少なくともいくつかの伝導性構造を含む、上記項目のいずれかに記載のインダクター。
(項目11)
撚り合わされた伝導性線は、該伝導性線が互いに交差する複数の交差領域を含む、上記項目のいずれかに記載のインダクター。
(項目12)
撚り合わされた伝導性線で形成される伝導性経路を備え、該撚り合わされた伝導性線は、少なくとも第1および第2の金属層に形成される少なくとも第1の線と、少なくとも該第1および第2の金属層に形成される少なくとも第2の線とを含み、該伝導性経路は、該第1および第2の線が互いに並列に延びるセグメントを含み、該第1および第2の線が互いに電気的に接続することなく互いに交差する交差領域を含む、インダクター。
(項目13)
少なくとも上記第1および第2の金属層に形成される少なくとも第3の線をさらに備え、上記第1、第2、および第3の線は上記セグメントにおいて互いに並列に延び、該第1、第2、および第3の線は、上記交差領域において互いに電気的に接続することなく互いに交差する、上記項目のいずれかに記載のインダクター。
(項目14)
上記撚り合わされた伝導性線は、上記交差領域においてビアと、伝導***差線セグメントとを含む、上記項目のいずれかに記載のインダクター。
(項目15)
上記伝導性経路は、線形形状を有する、上記項目のいずれかに記載のインダクター。
(項目16)
第1のインダクター端子と、
第2のインダクター端子と、
該第1のインダクター端子と第2のインダクター端子との間に延びる伝導性経路と
を備え、該伝導性経路は、少なくとも第1、第2、および第3の撚り合わされた伝導性線を含む、インダクター。
(項目17)
上記伝導性経路は、集積回路上に金属層およびビア層から形成され、上記第1、第2、および第2の撚り合わされた伝導性線は、該金属層において少なくとも部分的に金属トレースから形成され、該伝導性経路は、該第1のインダクター端子と第2のインダクター端子との間に複数の交差領域を含み、該複数の交差領域において、該第1、第2、および第3の撚り合わされた伝導性線は、互いに電気的に接続することなく互いに交差する、上記項目のいずれかに記載のインダクター。
(項目18)
少なくとも上記第1の伝導性線は、誘電スタックにおける少なくとも3つの金属層において金属トレースから形成される、上記項目のいずれかに記載のインダクター。
(項目19)
上記伝導性経路は、上記第1のインダクター端子と上記第2のインダクター端子との間に線形形状を有する、上記項目のいずれかに記載のインダクター。
(項目20)
集積回路に第1のインダクター端子を提供することと、
該集積回路に第2のインダクター端子を提供することと、
該第1のインダクター端子と第2のインダクター端子との間に延びる該集積回路に伝導性経路を提供することと
を包含し、該伝導性経路は、少なくとも第1、第2、および第3の撚り合わされた伝導性線を包含する、方法。
(項目21)
項目20に記載の方法であって、上記伝導性経路を提供することは、上記集積回路上に金属層およびビア層から該伝導性経路を形成することを包含し、該方法は、
該金属層において少なくとも部分的に金属トレースから上記第1、第2、および第3の撚り合わされた伝導性線を形成することを包含する、方法。
(項目22)
上記伝導性経路を提供することは、上記第1のインダクター端子と第2のインダクター端子との間で該伝導性経路において複数の交差領域を形成することを包含し、該複数の交差領域において上記第1、第2、および第3の撚り合わされた伝導性線は、互いに電気的に接続することなく互いに交差する、上記項目のいずれかに記載の方法。
(項目23)
上記伝導性経路を提供することは、上記ビア層において少なくとも部分的にビアから該伝導性経路を形成することを包含する、上記項目のいずれかに記載の方法。
インダクターは、撚り合わされた伝導性線を含む伝導性経路から形成され得る。伝導性経路に2つ、3つ、または4つ以上の撚り合わされた伝導性線があり得る。伝導性線は、集積回路の誘電スタックに伝導性構造から形成され得る。誘電スタックは、伝導性トレースを含む金属層を含み得、トレースを相互に接続するビアを含むビア層を含み得る。撚り合わされた伝導性線は、金属およびビア層に伝導性構造から形成され得る。交差領域において、伝導性線は、互いに電気的に接続することなく互いに交差し得る。ビアは、トレースの複数の層を一緒に連結して、線抵抗を減少させるために用いられ得る。
インダクターは、一般的に、集積回路上にフィルター、オシレータおよび他の回路を形成する際に用いられる集積回路に備え付けられる。図1に示されるように、集積回路インダクターは、第1の端子Aと、第2の端子Bとを有し得る。回路において、端子AおよびBは、トランジスタ、抵抗器、コンデンサ、および他の回路網に接続され得る。
セグメント28における線24−1の内側「L」縁は、セグメント30において線24−1の外側「H」縁になる。この変換処理は、セグメント32などのその後のセグメントにおいて繰り返され、伝導性経路24において近接効果の影響を減少させる。従って、高周波電流を伝達し得る経路24のトレースにおける導体の体積は増加させられ、抵抗Rは減少させられる。
追加の実施形態1.第1の端子と、第2の端子と、該第1の端子と第2の端子との間に連結された伝導性経路とを備え、該伝導性経路は、集積回路上に複数の撚り合わされた伝導性線を含む、インダクター。
少なくとも該第1および第2の金属層に形成される少なくとも第2の線とを含み、該伝導性経路は、該第1および第2の線が互いに並列に延びるセグメントを含み、該第1および第2の線が互いに電気的に接続することなく互いに交差する交差領域を含む、インダクター。
16 表面領域
18 スロット
24 伝導性経路
26 ビア
28 セグメント
34 交差領域
44 基板
46 回路網
48 パッド構造
54 構造
Claims (23)
- 第1の端子と、
第2の端子と、
該第1の端子と第2の端子との間に連結された伝導性経路と
を備えるインダクターであって、
該伝導性経路は、集積回路上に複数の撚り合わされた伝導性線を含み、
該撚り合わされた伝導性線は、互いに並列に延びる第1の部分を含み、
該複数の撚り合わされた伝導性線のうちの1つの伝導性線は、該第1の部分とは異なる該伝導性経路の第1の交差領域において残りの伝導性線の上で交差し、
該複数の撚り合わされた伝導性線のうちの別の1つの伝導性線は、該第1の部分とは異なる該伝導性経路の第2の交差領域において残りの伝導性線の下で交差する、インダクター。 - 前記撚り合わされた伝導性線は、前記集積回路上に少なくとも1つの金属層から形成された少なくとも第1の伝導性線と、該集積回路上に少なくとも1つの金属層から形成された少なくとも第2の伝導性線とを含む、請求項1に記載のインダクター。
- 前記撚り合わされた伝導性線は、前記集積回路上に少なくとも1つの金属層から形成された少なくとも第3の伝導性線を含む、請求項2に記載のインダクター。
- 前記撚り合わされた伝導性線は、前記集積回路上に金属層から形成された少なくとも第1の伝導性線と、第2の伝導性線と、第3の伝導性線とを含む、請求項1に記載のインダクター。
- 前記撚り合わされた伝導性線は、互いに交差する第2の部分をさらに含み、該撚り合わされた伝導性線は前記第1の端子と前記第2の端子との間で複数回互いに交差する、請求項1に記載のインダクター。
- 前記伝導性経路は、線形形状を有する、請求項1に記載のインダクター。
- 前記伝導性経路は、ループ形状を有する、請求項1に記載のインダクター。
- 前記撚り合わされた伝導性線は、該伝導性線が互いに並列に延びる複数のセグメントを備え、該複数の撚り合わされた伝導性線のうちの第1の線が、前記第1の交差領域において該複数の撚り合わされた伝導性線のうちの第2および第3の線の上で交差する、請求項1に記載のインダクター。
- 前記撚り合わされた伝導性線は、金属層構造と、ビアとを備えている、請求項8に記載のインダクター。
- 前記集積回路は、交互の金属層およびビア層から形成される誘電層を含み、前記撚り合わされた伝導性線は、該ビア層のうちの少なくとも1つに形成される少なくともいくつかの伝導性構造を含む、請求項1に記載のインダクター。
- 撚り合わされた伝導性線は、該伝導性線が互いに交差する複数の交差領域を含む、請求項1に記載のインダクター。
- インダクターであって、該インダクターは、
撚り合わされた伝導性線で形成される伝導性経路であって、該撚り合わされた伝導性線は、少なくとも第1および第2の金属層に形成される少なくとも第1の線を含む、伝導性経路と、
少なくとも該第1および第2の金属層に形成される少なくとも第2の線および第3の線と
を備え、
該伝導性経路は、該第1、第2、および第3の線が互いに並列に延びるセグメントを含み、該第1、第2、および第3の線が互いに並列に延びる該セグメントとは異なる交差領域をさらに含み、
該第1の線は、該複数の交差領域のうちの第1の交差領域において該第2および第3の線の上で交差し、
該第2の線は、該複数の交差領域のうちの第2の交差領域において該第1および第3の線の下で交差する、インダクター。 - 前記第1、第2、および第3の線は、前記複数の交差領域において互いに電気的に接続することなく互いに交差する、請求項12に記載のインダクター。
- 前記撚り合わされた伝導性線は、前記複数の交差領域においてビアと、伝導***差線セグメントとを含む、請求項12に記載のインダクター。
- 前記伝導性経路は、線形形状を有する、請求項12に記載のインダクター。
- 第1のインダクター端子と、
第2のインダクター端子と、
該第1のインダクター端子と第2のインダクター端子との間に延びる伝導性経路と
を備えるインダクターであって、
該伝導性経路は、少なくとも第1、第2、および第3の撚り合わされた伝導性線を含み、
該伝導性経路は、該第1、第2、および第3の撚り合わされた伝導性線が互いに並列に延びる第1の部分を含み、
該伝導性経路は、該第1のインダクター端子と第2のインダクター端子との間に複数の交差領域を含み、該複数の交差領域において、該第1、第2、および第3の撚り合わされた伝導性線は、互いに電気的に接続することなく互いに交差し、
該撚り合わされた伝導性線のうちの第1の伝導性線は、第1の交差領域において残りの伝導性線の上で交差し、
該撚り合わされた伝導性線のうちの第2の伝導性線は、第2の交差領域において残りの伝導性線の下で交差する、インダクター。 - 前記伝導性経路は、集積回路上に金属層およびビア層から形成され、前記第1、第2、および第3の撚り合わされた伝導性線は、該金属層において少なくとも部分的に金属トレースから形成される、請求項16に記載のインダクター。
- 少なくとも前記第1の伝導性線は、誘電スタックにおける少なくとも3つの金属層において金属トレースから形成される、請求項17に記載のインダクター。
- 前記伝導性経路は、前記第1のインダクター端子と前記第2のインダクター端子との間に線形形状を有する、請求項17に記載のインダクター。
- 集積回路上に第1のインダクター端子を提供することと、
該集積回路上に第2のインダクター端子を提供することと、
該集積回路上に該第1のインダクター端子と第2のインダクター端子との間に延びる伝導性経路を提供することと
を包含する方法であって、
該伝導性経路は、少なくとも第1、第2、および第3の撚り合わされた伝導性線を含み、
該伝導性経路は、該第1、第2、および第3の撚り合わされた伝導性線が互いに並列に延びる第1の部分を含み、
該撚り合わされた伝導性線は、該第1の部分とは異なる少なくとも第1および第2の交差領域を形成し、
該第1の伝導性線は、該第1の交差領域において該第2および第3の伝導性線の上で交差し、
該第2の伝導性線は、該第2の交差領域において該第1および第3の伝導性線の下で交差する、方法。 - 請求項20に記載の方法であって、前記伝導性経路を提供することは、前記集積回路上に金属層およびビア層から該伝導性経路を形成することを包含し、該方法は、
該金属層において少なくとも部分的に金属トレースから前記第1、第2、および第3の撚り合わされた伝導性線を形成することをさらに包含する、方法。 - 前記伝導性経路を提供することは、前記第1のインダクター端子と第2のインダクター端子との間で該伝導性経路において前記第1および第2の交差領域を含む複数の交差領域を形成することを包含し、該複数の交差領域において前記第1、第2、および第3の撚り合わされた伝導性線は、互いに電気的に接続することなく互いに交差する、請求項21に記載の方法。
- 前記伝導性経路を提供することは、前記ビア層において少なくとも部分的にビアから該伝導性経路を形成することを包含する、請求項21に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/161,893 | 2011-06-16 | ||
US13/161,893 US9305992B2 (en) | 2011-06-16 | 2011-06-16 | Integrated circuit inductors with intertwined conductors |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013004973A JP2013004973A (ja) | 2013-01-07 |
JP6018423B2 true JP6018423B2 (ja) | 2016-11-02 |
Family
ID=46982333
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012132691A Active JP6018423B2 (ja) | 2011-06-16 | 2012-06-12 | 撚り合わされた導線を有する集積回路インダクター |
Country Status (4)
Country | Link |
---|---|
US (1) | US9305992B2 (ja) |
EP (1) | EP2535931A3 (ja) |
JP (1) | JP6018423B2 (ja) |
CN (1) | CN102832193B (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11476566B2 (en) | 2009-03-09 | 2022-10-18 | Nucurrent, Inc. | Multi-layer-multi-turn structure for high efficiency wireless communication |
EP2421011A1 (en) * | 2010-08-19 | 2012-02-22 | Nxp B.V. | Symmetrical inductor |
US9577024B2 (en) * | 2013-02-21 | 2017-02-21 | Mellanox Technologies Ltd. | Integrated circuit inductor |
CN104037493B (zh) * | 2013-03-08 | 2019-07-05 | 纽卡润特有限公司 | 用于高效无线通信的多层多匝结构 |
CN104037494B (zh) * | 2013-03-08 | 2019-07-05 | 纽卡润特有限公司 | 用于高效无线通信的多层引线结构 |
US9129817B2 (en) * | 2013-03-13 | 2015-09-08 | Intel Corporation | Magnetic core inductor (MCI) structures for integrated voltage regulators |
EP3285383A1 (en) * | 2016-08-15 | 2018-02-21 | ABB Technology Oy | Current conductor structure with frequency-dependent resistance |
US10593449B2 (en) | 2017-03-30 | 2020-03-17 | International Business Machines Corporation | Magnetic inductor with multiple magnetic layer thicknesses |
US10607759B2 (en) | 2017-03-31 | 2020-03-31 | International Business Machines Corporation | Method of fabricating a laminated stack of magnetic inductor |
US10597769B2 (en) | 2017-04-05 | 2020-03-24 | International Business Machines Corporation | Method of fabricating a magnetic stack arrangement of a laminated magnetic inductor |
US10396144B2 (en) * | 2017-04-24 | 2019-08-27 | International Business Machines Corporation | Magnetic inductor stack including magnetic materials having multiple permeabilities |
US10347411B2 (en) | 2017-05-19 | 2019-07-09 | International Business Machines Corporation | Stress management scheme for fabricating thick magnetic films of an inductor yoke arrangement |
US11616014B2 (en) * | 2017-09-20 | 2023-03-28 | Intel Corporation | Peripheral inductors |
JP7475809B2 (ja) * | 2018-12-20 | 2024-04-30 | Tdk株式会社 | 積層コイル部品 |
US10930588B2 (en) * | 2018-12-28 | 2021-02-23 | Intel Corporation | Reduction of ohmic losses in monolithic chip inductors and transformers of radio frequency integrated circuits |
JP7290513B2 (ja) * | 2019-08-26 | 2023-06-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4532484A (en) | 1982-11-09 | 1985-07-30 | Raytheon Company | Hybrid coupler having interlaced coupling conductors |
US4626816A (en) | 1986-03-05 | 1986-12-02 | American Technical Ceramics Corp. | Multilayer series-connected coil assembly on a wafer and method of manufacture |
US5281929A (en) | 1992-03-05 | 1994-01-25 | Itt Corporation | Microstrip twisted broadside coupler apparatus |
US5262740A (en) | 1992-04-09 | 1993-11-16 | Itt Corporation | Microstrip transformer apparatus |
US5610433A (en) | 1995-03-13 | 1997-03-11 | National Semiconductor Corporation | Multi-turn, multi-level IC inductor with crossovers |
JP3383930B2 (ja) * | 1994-12-14 | 2003-03-10 | エヌイーシートーキン株式会社 | 薄膜コイルおよび薄膜コイル実装モジュール |
FI971180A (fi) * | 1997-03-20 | 1998-12-23 | Micronas Oy | Stripe-line-kela |
US6566731B2 (en) | 1999-02-26 | 2003-05-20 | Micron Technology, Inc. | Open pattern inductor |
US6573801B1 (en) | 2000-11-15 | 2003-06-03 | Intel Corporation | Electromagnetic coupler |
DE10132847A1 (de) * | 2001-07-06 | 2003-01-30 | Fraunhofer Ges Forschung | Leiter und Spule mit verringerten Wirbelstromverlusten |
JP2003045722A (ja) | 2001-08-01 | 2003-02-14 | Sony Corp | インダクタ素子、および、インダクタ素子を用いた集積回路 |
DE10220653A1 (de) | 2002-05-08 | 2003-11-27 | Infineon Technologies Ag | Integrierte Leiterbahnanordnung |
JP4229642B2 (ja) * | 2002-06-18 | 2009-02-25 | Necエレクトロニクス株式会社 | 半導体集積回路用インダクタ及びその製造方法 |
US6922128B2 (en) | 2002-06-18 | 2005-07-26 | Nokia Corporation | Method for forming a spiral inductor |
US6967555B2 (en) * | 2002-10-17 | 2005-11-22 | Via Technologies Inc. | Multi-level symmetrical inductor |
US6798039B1 (en) * | 2002-10-21 | 2004-09-28 | Integrated Device Technology, Inc. | Integrated circuit inductors having high quality factors |
US7135951B1 (en) | 2003-07-15 | 2006-11-14 | Altera Corporation | Integrated circuit inductors |
US20080186123A1 (en) * | 2007-02-07 | 2008-08-07 | Industrial Technology Research Institute | Inductor devices |
FR2919422A1 (fr) * | 2007-07-27 | 2009-01-30 | St Microelectronics Sa | Inductance a surface reduite et a point milieu determinable simplement |
JP2009260141A (ja) * | 2008-04-18 | 2009-11-05 | Panasonic Corp | インダクタ素子を備えた半導体装置 |
KR100982037B1 (ko) * | 2009-12-14 | 2010-09-13 | 주식회사 아나패스 | 신호 생성 장치 |
-
2011
- 2011-06-16 US US13/161,893 patent/US9305992B2/en active Active
-
2012
- 2012-06-12 JP JP2012132691A patent/JP6018423B2/ja active Active
- 2012-06-14 CN CN201210206362.7A patent/CN102832193B/zh active Active
- 2012-06-15 EP EP12172130.2A patent/EP2535931A3/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
JP2013004973A (ja) | 2013-01-07 |
EP2535931A2 (en) | 2012-12-19 |
CN102832193B (zh) | 2017-12-19 |
EP2535931A3 (en) | 2013-08-28 |
US20120319236A1 (en) | 2012-12-20 |
CN102832193A (zh) | 2012-12-19 |
US9305992B2 (en) | 2016-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6018423B2 (ja) | 撚り合わされた導線を有する集積回路インダクター | |
TWI397930B (zh) | 螺旋電感元件 | |
CN103247596B (zh) | 芯片上铁氧体磁珠电感器 | |
CN102782935B (zh) | 具有串联电感器的集成电路 | |
TWI423515B (zh) | 積體電路結構 | |
EP2070106B1 (en) | On-chip inductors and method of forming the same | |
EP2347436B1 (en) | Integrated capacitor with alternating layered segments | |
JP4647484B2 (ja) | 半導体装置 | |
US9570233B2 (en) | High-Q multipath parallel stacked inductor | |
US7652355B2 (en) | Integrated circuit shield structure | |
US9741655B2 (en) | Integrated circuit common-mode filters with ESD protection and manufacturing method | |
US9653204B2 (en) | Symmetric multi-port inductor for differential multi-band RF circuits | |
WO2004107444A1 (ja) | 半導体装置 | |
US20080157272A1 (en) | Planar Inductor And Method Of Manufacturing It | |
JP2007110129A (ja) | 集積インダクター | |
US8902025B2 (en) | Coplanar waveguide | |
US7420452B1 (en) | Inductor structure | |
US20170287623A1 (en) | Inductor winding and method for preparing a layout of a Multi-Layer Spiral Inductor winding | |
JP2004048750A (ja) | スロット付き接地平面を使用した差動ペアにおける同相分除去 | |
JP2006066769A (ja) | インダクタ及びその製造方法 | |
CN105244367A (zh) | 衬底结构及其制造方法 | |
JP2010114283A (ja) | スパイラルインダクタ | |
JP2016139784A (ja) | コイル部品 | |
TWI498928B (zh) | 螺旋電感元件 | |
JP2004095777A (ja) | インダクタ素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150507 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160519 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160816 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160902 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160930 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6018423 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |