TW201338115A - 具有擴大的晶片島狀區之基板 - Google Patents

具有擴大的晶片島狀區之基板 Download PDF

Info

Publication number
TW201338115A
TW201338115A TW101144502A TW101144502A TW201338115A TW 201338115 A TW201338115 A TW 201338115A TW 101144502 A TW101144502 A TW 101144502A TW 101144502 A TW101144502 A TW 101144502A TW 201338115 A TW201338115 A TW 201338115A
Authority
TW
Taiwan
Prior art keywords
carrier substrate
electrodes
semiconductor wafer
receiving surface
strip
Prior art date
Application number
TW101144502A
Other languages
English (en)
Other versions
TWI569393B (zh
Inventor
Siegfried Walter
Eckhard Ditzel
Original Assignee
Heraeus Materials Tech Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Heraeus Materials Tech Gmbh filed Critical Heraeus Materials Tech Gmbh
Publication of TW201338115A publication Critical patent/TW201338115A/zh
Application granted granted Critical
Publication of TWI569393B publication Critical patent/TWI569393B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本發明有關帶狀托架基板，用於多重半導體晶片之組合，包含一導電層，其係藉由該層中之凹槽所建構，藉以使凹槽形成多重相同的單元於托架基板中，且各自單元包含接收表面、剩餘區、及兩個電極，接收表面係用於至少一半導體晶片之組合，及兩電極係用以接觸半導體晶片，其係藉由凹槽所預建構，而藉以使接收表面被配置在相同單元的電極之間，且托架基板係透過單元的密鋪而予以形成，其中接收表面、剩餘區、及電極係透過足夠狹窄的條狀物而彼此互相連接，接收表面可透過以壓製衝孔工具之衝壓鬆開條狀物而與電極電性絕緣，並使得單元的收接表面可與剩餘區分開，且連接電極至剩餘區之至少二條狀物係配置於單元之轉角的區域中。本發明亦有關電子組件，其包含兩個電極及一接收表面，而藉由該類型之托架基板所製造，其中至少一半導體晶片係附著於接收表面上且透過接合佈線而電性接觸至電極。此外，本發明有關用以製造帶狀托架基板及用以製造電子組件之方法。

Description

具有擴大的晶片島狀區之基板
本發明有關帶狀托架基板，用於多重半導體晶片之組合，包含導電層，其係藉由該層中之凹槽所建構，藉以使凹槽形成多重相同的單元於托架基板中，且各自單元包含接收表面、剩餘區、及兩個電極，接收表面係用於至少一半導體晶片之組合，及兩電極係用以接觸半導體晶片且係藉由凹槽所預建構，而藉以使接收表面被配置在相同單元的電極之間，且托架基板係透過單元的密鋪而予以形成。
本發明亦有關電子組件，包含兩個電極及一接收表面，特別地，其係透過衝壓自該類型之托架基板所鬆開而予以製造，以及帶狀托架基板之製造方法，用以製造基板以供半導體晶片組合或電子組件之用，和電子組件之製造方法。
帶狀托架基板係使用於電子組件的大量生產中，其中大批相同的電子組件係藉由該帶狀托架基板而予以製造。為此目的，半導體晶片係先連接至托架基板，且稍後，該等結構被彼此互相地分開。此類型之托架基板係細分成單元，其稍後形成電子組件的部件，且用作配置及接觸半導體晶片之用。單元可包含電極及用於半導體晶片的接收表面，其係透過凹槽所預建構，且其可透過衝壓或切割予以產生。在電子組件的最後製造中，於已使半導體晶片附著 且接觸之後，此允許半導體晶片可使用最簡單的工具而被衝壓開且彼此互相分離。
用以製造具有半導體晶片之電子組件的帶狀托架基板係已知自DE 10 2005 044 001 B3，且係由彼此互相疊層的結構化塑膠膜及結構化金屬箔所製成。該等膜/箔包含不同的重複輪廓，以致使疊層由涵蓋該疊層之相同單元以適當密鋪的方式所構成。
使用以建立電子組件之預建構的托架基板係已知自DE 101 48 120 A1。在此所示之托架基板包含凹構，該等凹構界定於電極的結構。
托架基板係藉其而實體地保持在一起，且在電子組件的製造過程中之托架基板的進一步自動化處理係藉其而可行或至少較容易地做成之托架基板的預建構電極及接收表面以及剩餘者(諸如剩餘區)之最初存在的連接，係透過條狀物加以提供。
若該等條狀物係提供成足夠地狹窄時，則其係易於藉壓製衝孔工具而切斷，且因此，該等電極係易於自接收表面切開，以及電子組件與托架基板的剩餘者係易於分開。
若半導體晶片的接觸將在大量生產中被檢查做為電子組件之測試的一部分時，則雖然帶狀托架基板仍保持完整且因而使大量生產中之處理更容易，但包含電極及接收表面之單元各自需額外地包含剩餘區(亦稱托架框)，其確保當電極係自接收表面切開(透過衝壓所鬆開)時，托架基板不會已分解，且測試測量可不太費力地執行。
針對成本之緣故，所企望的是，在處理中配置盡量大的半導體晶片於盡量大的接收表面上，而無需增加單元的尺寸，亦即，無需耗費額外的材料，以供帶狀托架基板之用。
此之缺點在於單元的電極及剩餘區之間的條狀物係配置如此地彼此互相接近且如此地接收托架基板中的其他凹槽，以致使一旦在接收表面中增加用於給定之衝壓工具的直徑時，托架基板已在電極與接收表面之切開(透過衝壓之鬆開)期開分解，或至少無法再進一步地予以不費力地處理。此外，接收表面及電極可因透過衝壓之鬆開或當固定半導體晶片及接合佈線時之熱效應而變形或變成非平面，其可致使半導體晶片對接收表面的連接以及半導體晶片的電性接觸劣化。此可增加故障率或導致生產失效。
本發明之目的在於克服該等及並未在上文指明的其他缺點。特別地，本發明係用以致能托架基板的結構化，使得用於較大的半導體晶片之盡量大的面積之接收表面被做成可用。此外，將使透過衝壓之鬆開期間的接收表面及電極之畸變及非平面性的產生最小化。同時，托架基板的穩定性不應被降低，以便不會不利地影響大量生產中的處理。
該等目的係透過用於多重半導體晶片之組合的帶狀托架基板而符合，該帶狀托架基板包含至少一導電層，其係 藉由凹槽所建構，藉以使該等凹槽形成多重相同的單元於托架基板中，且各自單元包含接收表面、剩餘區、及兩個電極，接收表面係用於至少一半導體晶片之組合，及兩電極係用以接觸半導體晶片，其係藉由凹槽所預建構，而藉以使接收表面被配置在相同單元的電極之間，且托架基板係透過該等單元的密鋪而予以形成，藉以使接收表面、剩餘區、及電極透過足夠狹窄的條狀物而彼此互相連接，以致使接收表面可透過以壓製衝孔工具衝壓條狀物而與電極電性絕緣，並使得單元的電極及接收表面與剩餘區可被切開，且連接電極至剩餘區之至少二條狀物係配置在單元之轉角的區域中。
對於以單元密鋪該托架基板，單元係選擇成為二維形狀，其可填滿托架基板的整體表面而無縫隙。為此目的，較佳地選擇單元之形狀成為多邊形。因此，在本發明的範疇中，單元之轉角應被理解為意指多邊形單元之該等轉角。密鋪應被理解為不具有托架基板之表面的縫隙之無重疊的作用範圍。
金屬箔係較佳地使用做為導電層。
依據本發明，導電層可係0.05毫米(mm)至2毫米厚，較佳地係0.1毫米至0.5毫米厚，更佳地係0.15毫米厚。
在本發明的範疇中，狹窄的條狀物應被理解為意指具有小於1毫米之寬度的條狀物，較佳地具有小於0.5毫米之寬度，更佳地具有0.05毫米與0.5毫米之間的寬度， 甚至更佳地具有0.1毫米與0.2毫米之間的寬度。然後，該寬度之條狀物可使用其切割表面具有稍大的橫剖面之衝壓工具，而予以衝壓。具有0.1毫米與2毫米間的橫剖面之該等壓製衝孔工具係適用以實施依據本發明之用於電子組件，亦即，用以彼此互相分開電極與接收表面以及分開電極及接收表面與剩餘區的製造方法。
就此而論，本發明可提供該等單元成為矩形，且較佳地，四個條狀物係配置在單元之所有轉角的區域中。
特別地，具有矩形單元的密鋪係易於處理，且在隨後的製造過程中易於進一步處理。
本發明亦可適當提供包含一共同邊緣及兩個共同轉角之緊鄰的鄰接單元，而藉以使該等緊鄰的鄰接元件僅係其中在托架基板的平面中之其中心係彼此互相最接近地配置之該等緊鄰的鄰接著。
此配置亦用以獲得易於處理且在其處理期間允許良好綜覽之托架基板。
本發明亦可適當提供包含一共同轉角之下一緊鄰的鄰接元件，而藉以使該等下一緊鄰的鄰接元件僅係其中在托架基板的平面中之其中心係彼此互相下一最接近地配置之該等下一緊鄰的鄰接者。
因而所產生之托架基板的對稱性亦允許處理過程之輕易的自動化。
本發明可提供各自單元的剩餘區，用以包圍該單元之電極及接收表面，較佳地，用以完全地包圍它們。
特別地，依據本發明之托架基板的較佳實施例係由提供包含外部接觸表面及接合連接表面的各自電極所產生，該等表面係透過用以錨定模複合物之錨定開縫形式中的凹槽而其區域上彼此互相分開。
此允許特別堅固的，且因此，易於處理的電子組件被製造出。
此外，特別地，本發明可較佳提供的是，電極係以這樣的方式在托架基板的一側上，較佳地，在不打算接收半導體晶片之托架基板的底側上被浮雕於自電極分開接收表面的錨定開縫與凹槽之間，以使得至少電極的區域包含至少一延伸於至少一錨定開縫與凹槽之間的連續浮雕，且其中托架基板於浮雕處具有較小的厚度，而特別地並無突出超過剩餘托架基板之邊界表面的突出物出出現在浮雕之邊緣區域處。
藉由該連續浮雕，模複合物可圍繞著至少接合連接表面的區域而流動，且因此，甚至可在基板上完成半導體晶片之更強的接合。為此目的，模複合物無需在托架基板之基底表面的上面升起，但可在透過連續浮雕所形成的通道中流動，而自分開電極與接收表面之錨定開縫至凹槽圍繞著接合連接表面流動。關於此點，該等連續浮雕形成低降於托架基板的底側上。該等低降並不會從遠處散佈至托架基板的上方側，且不會形成凸出或突出的毛口於上方側或底側之任一者。托架基板的上方側係打算要接收半導體晶片之側。
本發明亦可適當提供各自包含至少一應變釋放開縫在接收表面與電極之間，或在接收表面與剩餘區之間，較佳地各自鄰接至少一條狀物，尤其較佳地係在各自條狀物的兩側上，而藉以使應變釋放開縫延伸至接收表面及/或電極之內的凹槽。
本發明之另一實施例可提供包含應變釋放開縫於電極與接收表面之間及/或剩餘區之間，而延伸至電極內，較佳地至接合連接表面內的凹槽。
應變釋放開縫之目的在於機械性地鬆開電極或接收表面於衝壓處理的期間，而且於半導體晶片或接合佈線和模複合物之施加的期間。在衝壓期間的機械性應變可降低接收表面及電極的平面度。該等應變釋放開縫防止電極及/或接收表面由於它們經歷因衝壓(電性絕緣或實體切開)之鬆開期間的機械性應變，及由於在模製成型及接合期間的熱應變之變形。因此，接收表面及電極維持更平面性，而允許自啟動起就防止失效之電子組件的生產。
特別地，依據本發明之托架基板的較佳實施例可予以特徵化，其中導電層係金屬箔，較佳地係由銅或銅合金所製成，更佳地係由銅錫合金所製成。
此外，金屬箔，或概括地，導電層，可以以另一導電層加以塗佈，以便增進托架基板的表面。同樣地，電性絕緣層可包含額外的導電層或良好地傳導熱之層，其係配置於與導電層相對的電性絕緣層之側上。例如，該層可被使用以消散來自半導體晶片的熱量。
首先，銅或銅合金一直係不昂貴的，且其次，可特別良好地使用以實施依據本發明之用以製造托架基板及電子組件的製造方法。
此外，本發明可提供被疊層至導電層上的電性絕緣層，而該電性絕緣層較佳地係塑膠模，更佳地係由PET、PI、及/或環氧化合物所製成。
對於某些應用，電性絕緣層可係有利的。此外，該電性絕緣結構具有穩定化的功效，因為疊層比單獨的導電層更為穩定。而且，導電層可藉此手段而被提供成為更薄。
本發明可提供絕緣層之厚度成為小於0.6毫米，較佳地成為0.01毫米至0.2毫米厚，更佳地成為0.03毫米至0.1毫米厚，甚至更佳地成為0.05毫米厚，尤其，包含黏著劑以供疊層之用。
本發明亦可適當提供被塗佈有導電薄層的導電層，該導電薄層係由貴金屬所製成，較佳地由銀、金、或其合金或包含該等者之合金所製成。
塗佈有貴金屬層可確保托架基板的表面不會在半導體晶片之接觸期間氧化至失效將發生的程度。
本發明可提供托架基板成為似帶狀物，尤其，捲軸連續帶之形狀，而藉以使二或更多預建構單元彼此互相鄰接而被配置，以及使大批預建構單元彼此互相緊跟著而被配置。
顯而易見地，連續帶並非直正連續的，而僅係相較於其寬度非常長。此類型之捲軸帶可在基板及電子組件的製 造期間易於不斷抽出且易於輸送，並因而，易於處理。
依據特殊較佳的發展，本發明可提供凹槽在與用以接收半導體晶片之托架基板的上方側相對之托架基板的底側之方向中變寬，以致使所施加至上方側且延伸至凹槽內之模複合物變成被錨定在變寬的部件中，而藉以使變寬的部件較佳地透過刻度及/或連續浮雕而予以實施。
變寬的部件及刻度給予半導體晶片更穩定的錨定。此外，藉此措施，模複合物無需為了要產生穩定的錨定而在導電層的底側上突出。
依據發展，本發明可提供托架帶狀物被塗佈，尤其，藉由薄層，因而，該塗佈較佳地由銀、貴金屬、或包含銀及/或貴金屬之合金所構成。依據本發明，此類型之塗佈係較佳地透過電鍍而予以施加至托架帶狀物。
本發明之目的亦係透過電子組件而符合，該電子組件包含兩個電極及一接收表面，特別地，係透過衝壓自此類型之托架基板所鬆開而予以製造，藉以使至少一半導體晶片被附著於接收表面上，且透過接合佈線而電性接觸至電極，較佳地，至電極的接合連接表面。
依據本發明之電子組件包含依據本發明之托架基板的優點，從而，使得製造及處理被簡單化。
半導體晶片的各種實施例係可相像的。其可包含電子記憶體、任何電子電路(積體電路-IC)、或LED。例如，可將電子組件使用做為諸如金融卡、電話卡、ID卡之晶片卡、或做為用於非現金付款之轉帳晶片卡。為此目的 ，可將電極使用做為簡單的接點及/或做為天線的連接，以供信號傳輸之用。
因而，本發明可提供的是，至少一半導體晶片或該等半導體晶片係藉模複合物而被模製成型至接收表面，藉以使模複合物較佳地包圍該半導體晶片或該等晶片及接合佈線，且延伸至電極上，尤其包圍連續浮雕，特別較佳地包圍接合連接表面至少於其區域上，且透過錨定開縫或凹槽而延伸。
依據本發明之特別穩定及堅固的電子組件係由此手段所提供。例如，可使用諸如環氧化合物之聚合體做為模複合物。
本發明之目的亦係透過帶狀托架基板，特別地，此類型之托架基板的製造方法，用以製造基板以供半導體晶片組合或電子組件，特別地，此類型的電子組件之用，而予以達成，包含以下步驟：- 提供帶狀金屬箔；- 透過衝壓-浮雕而建構金屬箔，以致使帶狀托架基板被產生，其係藉由包含重複凹槽之相同單元的密鋪所形成，而藉以使各自單元包含兩個電極、接收表面、及剩餘區，接收表面係配置於兩個電極之間，以及電極、接收表面、及剩餘區係透過狹窄的條狀物而彼此互相連接，且藉以使各自電極包含至少一條狀物而連接電極至單元之轉角的區域中之剩餘區。
關於此點，本發明可提供接合連接表面在衝壓-浮雕 期間被產生做為各自電極的一部分，且接合連接表面透過錨定開縫而與電極之剩餘者或其區域分開，接合連接表面係透過外部接觸表面予以形成，以致使接合連接表面位於外部接觸表面與接收表面之間。
此外，本發明可特別較佳地提供電極以這樣的方式在托架基板的一側上，較佳地，在不打算接收半導體晶片之托架基板的底側上被浮雕於自電極分開接收表面的錨定開縫與凹槽之間，以使得至少電極的區域形成至少一延伸於至少一錨定開縫與凹槽之間的連續浮雕，且其中托架基板於浮雕處具有較小的厚度，而特別地並無突出超過剩餘托架基板之邊界表面的突出物出現在浮雕之邊緣區域處。
如上述，該等連續浮雕致能透過模複合物之半導體晶片對此類型之托架基板的更穩定性附著及對已透過衝壓所鬆開之電極的機械性連接。
本發明之目的亦係透過用以製造電子組件，特別地，具有托架基板之此類型的電子組件，特別地，已較佳地使用此類型的方法而予以製造之托架基板的方法而予以達成，包含以記時順序的以下步驟：- 配置至少一半導體晶片於托架基板的接收表面上；- 透過至少一接合佈線而使半導體晶片接觸至托架基板之至少一電極，較佳地，至托架基板之該電極的至少一接合連接表面；- 使用模複合物以附著半導體晶片至托架基板，而藉以使半導體晶片及該接合佈線或該等接合佈線較佳地透過 模複合物予以覆蓋；以及- 透過自托架基板的電子組件之衝壓的鬆開，以致使各自電子組件最初包含一半導體晶片、一接收表面、及至少兩個電極。
關於此點，本發明可提供透過衝壓之鬆開以兩個步驟進行，而藉以使托架基板最初透過衝壓而以電性絕緣方式予以鬆開，以致使電極與接收表面電性絕緣；接著，檢查藉由接合佈線之半導體晶片的電性接觸；且然後，電子組件係透過藉由機械性手段之衝壓予以鬆開，使得其隨後彼此互相分開。
本發明係根據配置條狀物於單元之轉角的區域中可提供足夠空間以供衝壓工具之用，使得可將用於半導體晶片之接收表面作成更大而無需改變電極的尺寸之令人驚異的發現。同時，托架基板係十分穩定，因為各自電極係透過多重條狀物而連接至剩餘區。依據本發明，因為電極可被支撐於電極的各自轉角處，所以依據本發明之結構亦係更加穩定。托架基板的穩定性可防止電子組件在其製造期間被損壞。藉此手段，可在組件的製造中得到較低的廢棄率。
依據本發明之條狀物係位於單元之轉角的區域中。單元的轉角係透過剩餘區及/或彼此互相分開鄰接單元之凹槽而形成。嚴格說來，且換言之，依據本發明之條狀物係位在單元的中心與單元的轉角之間的連接線上。單元之轉角的區域係在距離依據本發明的單元中之單元的轉角之2 毫米內，較佳地，1毫米內。
本發明之另一令人驚異的發現在於，具有應變釋放開縫於條狀物的區域中之電極及/或接收表面中允許該等表面上的機械性應變被降低，使得可防止該等表面的畸變。此允許製造期間之廢棄率甚至被降低更多。
第1圖顯示示意頂視圖於托架基板1上，以便描繪本發明之若干觀點。該頂視圖顯示其中將施加半導體晶片之托架基板1上的上方側。該托架基板1包含導電金屬箔。該托架基板1係由矩形單元2所組成，其係透過點線的矩形指示於第1圖及其他圖式中。在此情況中，三個單元2係顯示用於托架基板1。
各單元2包含一接收表面3及兩個電極4，該兩電極4之各者各自地包含外部接觸表面5及接合連接表面6，而藉以使該等表面透過錨定開縫7在其區域上彼此互相分開。將在具有托架基板1上之電子組件的製造期間被最後去除，且將在處理期間保持托架基板1在一起之托架基板1的剩餘區域係稱為剩餘區8。剩餘區8圍繞著各自單元2的電極4及接收表面3。電極4及接收表面3以及剩餘區8係藉凹槽9而被預建構於托架基板中，且係透過支撐條狀物10、11、12彼此互相連接。
在凹槽7、9中的虛線指示金屬箔中之凹槽7、9並非一直具有相同的橫剖面，而是被刻度。從而，藉刻度而在 向下方向中變寬的凹槽7、9係透過虛線予以指示。
托架基板1包含輸送條13於邊緣處，其中設置輸送孔14，而可被使用以在製造期間輸送帶狀托架基板1，以供自動化處理之用。該托架基板1延續於兩側上(第1圖中左及右側上)，以致使另三個單元緊隨在所示的三個單元之後。因而，僅顯示整體帶狀之一區段。相同區段的鄰接單元2係透過連接元件15彼此互相連接，該連接元件15係透過該等單元2二者之剩餘區8予以形成。
條狀物10以鄰接單元2之方向(在頂部或底部上)連接電極4及/或外部接觸表面5至相同單元2的剩餘區8。條狀物12連接電極4至相同單元2的剩餘區8，藉以使該等條狀物12以並未顯示於此之帶的鄰接單元之方向面對(朝向第1圖中的右邊及左邊)。條狀物11連接接收表面3至相同單元2的剩餘區8，藉以使該等條狀物11亦以並未顯示於此之帶的鄰接單元之方向面對(朝向第1圖中的右邊及左邊)。條狀物11透過緣16而合併至接收表面3內，而藉以使該等緣16亦可被適當地變圓。
為了要擴大接收表面3以供給定尺寸的電極4之用，連接元件15必須漸進地變小，且條狀物10必須更接近地移至一起。因為在製造過程中之用以切開條狀物10、11、12所使用的衝壓工具具有壓製，常係圓形的衝孔表面，其橫剖面由於穩定性及容限之緣故而無法隨意縮小，所以當連接元件15係太狹窄時之以電性絕緣方式透過衝壓的電極4鬆開會與以下之風險相關聯，亦即，不經意地切 開連接元件15且因而使支撐框架及中間產物不經意地機械性變弱，以及使品質測試更困難或完全地不可能。
第2圖顯示示意頂視圖於依據本發明之克服該等問題及其他問題的托架基板21上。該頂視圖顯示其中將施加托架基板21的上方側。托架基板21包含導電金屬箔，其可由金層所塗佈。
例如，可使用由銅合金所製成之箔做為金屬箔。例如，金屬箔的厚度可在0.1毫米與0.5毫米之間。
在凹槽7、9中的虛線指示金屬箔中之凹槽7、9並非一直具有相同的橫剖面，而是被刻度。從而，藉刻度而在向下方向中變寬的凹槽7、9係透過虛線予以指示。
此外，絕緣塑膠膜可透過例如，膠黏至金屬箔的底側而被疊層至金屬箔的底側。其可由PET所構成的塑膠膜具有較寬的凹槽(虛線)於與金屬箔相同的位置處。該塑膠膜的厚度係在0.02毫米與0.2毫米之間。
帶狀托架基板21係透過以矩形單元2之密鋪予以形成，該等單元係在邊緣處(第2圖中之頂部及底部)藉由輸送條13而被弄齊全。輸送條13包含輸送孔14，其用作嚙合位置以供輸送設施之用。第2圖僅顯示整個帶狀托架基板21的一區段。該托架基板21在托架基板的右側及左側上延續。
各單元2包含用於一半導體晶片或多重半導體晶片的接收表面3，及在頂部及底部圍繞著接收表面3的兩個電極4。電極4係細分成為兩個子區域，亦即，接合連接表 面6，用於藉接合佈線(未顯示)電性接觸半導體晶片(未顯示)，以及外部接觸表面5，其中可連接例如，天線(未顯示)或電壓供應(未顯示)於其上。接合連接表面6及外部接觸表面5係透過以錨定開縫7之形式的凹槽而彼此互相分開。該等錨定開縫7的目的在於允許可被使用以附著半導體晶片之模複合物(未顯示)流過，且一旦使其硬化時，形成穩定的錨定。
各單元2進一步包含剩餘區8，其圍繞著電極4及接收表面，且在處理期間提供托架基板21的完整性。稍後，電極4及接收表面3形成由該托架基板21所建立之電子組件的一部分(請參閱第6圖)，而剩餘區8及輸送條13則在製造期間被去除。
單元2之電極4，接收表面3，及剩餘區8係藉凹槽9予以預建構。接合連接表面6及外部接觸表面5亦係藉凹槽7予以預建構，而藉以使接合連接表面6與外部接觸表面5之間的連接並不會在以後被切開。凹槽9具有延伸穿過其之條狀物10、11、12，而彼此互相地連接單元2的電極4及/或接合連接表面6及外部接觸表面5、接收表面3、以及剩餘區8，且因而，維持帶狀托架基板21的形狀及結構。藉此手段，帶狀托架基板21可被捲軸，而使進一步之處理且因而，電子組件之製造過程簡化。
具有連接電極4之外部連接表面5至單元2之轉角的區域中之剩餘區8的條狀物10，可產生足夠空間而致能以壓製衝孔工具(衝孔表面的直徑小於2毫米)的衝壓。 藉此手段，可自接收表面3電性絕緣電極4，而不必整體地切開托架基板21。因此，並不會具有在製造期間切開單元2之相互邊界處的連接元件15，且因而，支撐框架，以及不利地影響或甚至阻止電子組件之進一步處理及測試的風險。
此措施允許連接元件15被設計成更狹窄，且因而，提供接收表面3更多的空間以供相同尺寸的電極4及相同寬度的托架基板21之用。從而，在不變的材料消耗時，此允許更大的半導體晶片被配置在接收表面3上且被附著至接收表面3，而無需放棄透過可輕易輸送之托架基板21的使用之大量生產。因而，當與依據第1圖之托架基板1相較時，托架基板21具有較大的接收表面3。雖然依據第1圖之托架基板1的接收表面3之尺寸係3.4X寬及3.7Y高，但具有條狀物10的較佳配置之依據第2圖的托架基板21的接收表面3具有4.8X的寬度及4.8Y的高度。在此情況中之X及Y係長度的單位，其係托架基板1、21之尺寸的函數。例如，X及Y可被假定成1毫米。對於相同外部尺寸之托架基板1、21，托架基板21因而提供更寬41%且更高30%的接收表面，以致使更大83%的表面可針對未改變寬度之帶狀托架基板1、21及未改變尺寸之電極4而用以接收半導體晶片。
例如，依據本發明之接收表面3的長度及寬度可在1毫米與10毫米之間，較佳地約係5毫米。帶狀托架基板21的寬度可在20毫米與100毫米之間，較佳地，在30 毫米與50毫米之間。該等尺寸規格概括地表面依據本發明之托架基板，且不應被視為限制本發明之代表性實施例。帶狀托架基板21的寬度係位於第2圖中的Y方向中。帶狀托架基板21的長度(在X方向中)係較大，亦即，其透過相同的三個單元2延續於X方向中，其中該三者係處於彼此互相緊鄰的位置。托架基板21可予以捲軸用於處理，且在長度中可在10厘米(cm)與數米之間。
此外，凹槽9包含應變釋放開縫26、27，其延伸至接收表面3內及/或至接合連接表面6內。該等應變釋放開縫26、27割開凹槽7、9之狹窄的上方區成為接收表面3及/或接合連接表面6。該等應變釋放開縫26、27可在當衝壓出條狀物10、11、12時，且甚至較早地，當衝壓出凹槽7、9時，使接收表面3及電極4免於遭受變形。同樣地，可防止或至少降低當連接半導體晶片時之表面3、4、5、6的熱導致之畸變及非平面度。該畸變係非所欲的，因為將使半導體晶片之可靠的接觸及組合變得困難。
使用依據本發明及依據第2圖的托架基板21之依據本發明的電子組件之製造係根據第3至6圖而描繪於下文中。
首先，各者一半導體晶片31係如圖示地設置在各自單元2之接收表面3的上方側之上，且例如，透過膠黏半導體晶片31於適當位置而附著至該處。接著，半導體晶片31係使用接合佈線(未顯示)而連接至接合連接表面6。然後，半導體晶片31及接合佈線係透過例如，環氧化 合物之模複合物32的施加，而被固定於適當位置處。在半導體晶片31及接合佈線的模製成型期間，模複合物32亦流進錨定開縫7及凹槽9內，以致使模複合物32被適當地錨定於托架基板21中，且一旦使模複合物32硬化時，則可牢固地保持半導體晶片31於適當位置處。
因而所產生的結構係顯示於第3圖中之示意頂視圖中，藉以使藉由模複合物32所圍繞且係因此而位於內側上之半導體晶片31透過虛線矩形予以指示。其係直接設置於模製成型塊32的區域中之凹槽9亦具有流過其之模複合物32，且然後，由於刻度而扮演半導體晶片31之錨定的角色。
接著，第3圖中所示之結構係藉由衝壓而予以電子式地鬆開。在過程中，以實體及導電方式連接電極4至剩餘區8的條狀物10、12係以衝壓工具予以衝壓。此情形係以示意頂視圖顯示於第4圖中。電子式絕緣衝壓35的功效在於外部接觸表面5及接合連接表面6，亦即，電極4，不再以導電方式連接至接收表面3或剩餘區8。
連接元件15及剩餘區8以及條狀物11確保整體結構仍係充分地連續，且因而，可予以進一步處理。接著，半導體晶片31至電極4的電性接觸可在連續生產中予以檢查，以便事先偵測出失效組件40，且能在以後排除它們。個別單元2可為此目的而被標示。
在下一步驟中，電子組件40係透過實體切開之衝壓36衝壓條狀物11且因而，鬆開電子組件40，而自托架基 板21切開。除了以壓型機或其他衝壓工具的實體切開之衝壓36之外，亦可使用例如，切割或雷射切割之其他方法。
其中包含模複合物32、半導體晶片31、及外部接觸表面5之電子組件40係透過衝壓而自剩餘區8及輸送條13鬆開的情形係以示意頂視圖而顯示於第5圖中。且最後，第6圖顯示已使用托架基板21的三個單元2所製造之彼此互相分開的三個電子組件40之示意頂視圖。然後，電子組件40可被使用於組合，例如，佈線或印刷導體係連接至外部接觸表面5做為天線或電流線。
第7圖顯示沿著透過第6圖中之虛線所指示的剖面A之依據本發明之組件40的示意橫剖面圖。電子組件40包含接收表面3、外部接觸表面5、及接合連接表面6於底側上。充填有模複合物32之凹槽9及錨定開縫7係配置於該等元件之間。模複合物32亦覆蓋膠黏至接收表面3的半導體晶片31。半導體晶片31係藉接合佈線41而接觸至接合連接表面6。模複合物32亦圍繞著接合佈線41。
錨定開縫7包含刻度42於面向電子組件40之中央的側邊上，其使錨定開縫7在底側方向中變寬。自接合連接表面6及/或電極5、6電性絕緣接收表面3的凹槽9包含相同的刻度42於兩側上，使得該等凹槽9亦係在電子組件40之底側的方向中及/或在托架基板之底側的方向中變寬。
第8圖顯示依據本發明之托架基板51的示意頂視圖，或更嚴格來說，在包含兩個單元之依據本發明之托架基板51的區段上。其係藉由圓而在第8圖中予以加框之該等單元的一者係顯示於第9圖中，做為依據第8圖之依據本發明的托架基板51之示意頂視圖。托架基板51及/或該等單元具有與第2圖中所示之單元2及/或托架基板21相似。托架基板51包含薄金屬箔，其係藉電鍍而被塗佈有貴金屬於一側上。
托架基板51之各單元包含用以接收半導體晶片之中央接收表面3，及各自包含外部接觸表面5及接合連接表面6之兩個電極4。該等電極係各透過一凹槽9而自接收表面3分開。接收表面3、外部接觸表面5、及接合連接表面6係由單元之剩餘區8所共同地圍繞，且透過外部凹槽9而於其區域上彼此互相分開。
外部接觸表面5係透過條狀物10而連接至剩餘區8，接合連接表面6係透過條狀物12而連接至剩餘區8，以及接收表面3係透過條狀物11而連接至剩餘區8，以致使托架基板51形成連續層。
應變釋放開縫26、27、28係設置於凹槽9及錨定開縫7二者之中。應變釋放開縫26延伸至接收表面3之內，應變釋放開縫27延伸至接合連接表面6及/或電極4之內，以及應變釋放開縫28延伸至外部接觸表面3之內。所有應變釋放開縫26、27、28係用以保護托架基板51，免於遭受畸變，尤其，在具有半導體晶片之組態及稍後 之使用的期間，例如，在附著晶片(其係附著至托架基板51且稍後，透過衝壓而予以鬆開)於塑膠卡片上而產生電子式ID卡的期間。
第9圖中所示之鄰接接收表面3的錨定開縫7與凹槽9間之電極4的虛線區域係浮雕52及/或支撐條狀物52，其自錨定開縫7連續地延伸至凹槽9。透過虛線所指示之其他區域係已知自第2圖的刻度42，其亦係浮雕自托架基板51的底側。從而，托架基板51係在虛線區域42、52中較薄，因而，托架基板51之底側已減除材料。
浮雕區42、52並不適用以連接接合佈線，因為浮雕區42、52係與並不適用於接合佈線之可靠附著的電極4畸變相關聯，以及因為較佳的接合技術需要比透過浮雕區42、52所提供之基板更穩定的基板之故。為此理由，接合表面6係較佳地配置在所示之條狀物12的附近處。
托架基板51係在除了浮雕42、52之外的兩側上(在第8及9圖中之觀看者所注視的表面及相反的表面)呈平面的。此可透過在一生產步驟中所執行之用以產生具有應變釋放開縫26、27、28的所有凹槽7、9以及浮雕42、52之衝壓-浮雕而獲得。托架基板51可被驅動穿過電鍍槽，而藉以使托架基板51之空間的金屬表面電鍍以貴金屬。因為托架基板51並不包含突出物，所以在衝壓-浮雕後之電鍍槽及用以輸送托架基板51之其他組件的外貌並不會因突出部件而被磨損或傷害。從而，依據本發明之托架基板51產生僅需較少維護的製造方法。
第10圖顯示沿著第9圖中的剖面B之穿過依據本發明之托架基板51的示意橫剖面視圖。可輕易發現到的是，並不具有且不產生由於衝壓-浮雕之結果的突出物於托架基板51中。虛線區係依據第9圖之接收表面3、支撐條狀物52、及外部接觸表面5的橫剖面表面。當以透過第9圖中之兩箭頭的方向觀看時，注視著沿著第9圖中之表面B-B的剖面之觀看者將看到透過刻度42所刻度的電極4，因為凹槽9係位在電極4與接收表面3之間。此外，可看到連接外部接觸表面5至剩餘電極4之外部接觸表面5的條狀物。此觀視可透過錨定開縫7而做成。接收表面3亦係透過刻度42而予以刻度。
由電極4之區域所包含之連續的浮雕52及/或支撐條狀物52亦係易於辨識。連續的浮雕52在托架基板51之二外部邊界表面(在第10圖中的左邊及右邊上)的界限內連接電極4與接收表面3之間的凹槽9至錨定開縫7。藉此手段，模複合物可在支撐條狀物52的周圍延伸，且因而，獲得特別穩定的連接。同時，模複合物可以以適當方式予以施加，使得模複合物塊亦不會升高至托架基板51的外部邊界表面之上。
以白色充填之大的箭頭指示第8及9圖中之觀看者觀視的方向。
在上文說明中以及在申請專利範圍、圖式、及代表性實施例中所揭示之本發明的特性可在本質上，單獨地及以任何結合之方式用於本發明之各式各樣實施例的實施。
1,21,51‧‧‧托架基板
2‧‧‧單元
3‧‧‧接收表面
4‧‧‧電極
5‧‧‧外部接觸表面
6‧‧‧接合連接表面
7‧‧‧錨定開縫/凹槽/衝壓
8‧‧‧剩餘區
9‧‧‧凹槽/衝壓
10,11,12‧‧‧條狀物
13‧‧‧輸送條
14‧‧‧輸送孔
15‧‧‧連接元件
16‧‧‧緣
26,27,28‧‧‧應變釋放開縫
31‧‧‧半導體晶片
32‧‧‧模複合物
35‧‧‧電子式絕緣衝壓
36‧‧‧完全切開衝壓
40‧‧‧電子組件
41‧‧‧接合佈線
42‧‧‧刻度
52‧‧‧連續浮雕/支撐條狀物
A‧‧‧依據第7圖之用於橫剖面視圖的剖面
B‧‧‧依據第10圖之用於橫剖面視圖的剖面
在詳細說明中，允許較佳地瞭解本發明之若干觀點的一實例，及本發明之代表性實施例係根據並不會限制本發明之範疇的10個示意圖而予以描繪。在圖式中：-第1圖：顯示示意頂視圖於代表性托架基板上，用以較佳地瞭解本發明之若干觀點；-第2圖：顯示示意頂視圖於依據本發明的托架基板上；-第3圖：顯示示意頂視圖於依據本發明的托架基板上，具有半導體晶片被模製成型成其；-第4圖：顯示示意頂視圖於依據本發明的托架基板上，其已以電性絕緣方式透過衝壓予以鬆開具有半導體晶片被模製成型至其；-第5圖：顯示示意頂視圖於依據本發明的托架基板上，其已以實體切開方式透過衝壓予以鬆開且具有半導體晶片被模製成型至其；-第6圖：顯示示意頂視圖於三個依據本發明的電子組件上，其已透過衝壓予以鬆開，而未顯示托架基板之剩餘區及邊緣條；-第7圖：顯示沿著第6圖中的剖面A之穿過依據本發明的電子組件之示意橫剖面視圖；-第8圖：顯示示意頂視圖於依據本發明的托架基板上； -第9圖：顯示示意頂視圖於依據第8圖之依據本發明的托架基板之單元上；以及-第10圖：顯示沿著第9圖中的剖面B之穿過依據本發明的電子組件之示意橫剖面視圖。
1‧‧‧托架基板
2‧‧‧單元
3‧‧‧接收表面
4‧‧‧電極
5‧‧‧外部接觸表面
6‧‧‧接合連接表面
7‧‧‧錨定開縫/凹槽/衝壓
8‧‧‧剩餘區
9‧‧‧凹槽/衝壓
10,11,12‧‧‧條狀物
13‧‧‧輸送條
14‧‧‧輸送孔
15‧‧‧連接元件
16‧‧‧緣

Claims (19)

  1. 一種帶狀托架基板(1，21，51)，用於多重半導體晶片(31)之組合，包含至少一導電層，其係藉由凹槽(7，9)所建構，藉以使該等凹槽(7，9)形成多重相同的單元(2)於該托架基板(1，21，51)中，且各自單元(2)包含接收表面(3)、剩餘區(8)、及兩個電極(4)，該接收表面(3)係用於至少一半導體晶片(31)之組合，及該兩電極(4)係用以接觸該半導體晶片(31)，其係藉由該等凹槽(7，9)所預建構，而藉以使該等接收表面(3)被配置在該相同單元(2)的該等電極(4)之間，且該托架基板(1，21，51)係透過該等單元(2)的密鋪而予以形成，其特徵在於該等接收表面(3)、該等剩餘區(8)、及該等電極(4)係透過足夠狹窄的條狀物(10，11，12)而彼此互相連接，其中該等接收表面(3)可透過以壓製衝孔工具之衝壓鬆開該等條狀物(10，11，12)而與該等電極(4)電性絕緣，以及其中該等單元(2)的該等接收表面(3)與該等剩餘區(8)可被分開，且連接該等電極(4)至該等剩餘區(8)之至少二條狀物(10)係配置在該等單元(2)之轉角的該區域中。
  2. 如申請專利範圍第1項之托架基板(1，21，51)，其中該等單元(2)係矩形，且較佳地，四個條狀物(10)係配置在該單元(2)之所有該等轉角的該等區域中。
  3. 如申請專利範圍第1項之托架基板(1，21，51)，其中緊鄰的鄰接單元(2)包含一共同邊緣及兩個共同轉角，而藉以使該等緊鄰的鄰接單元(2)僅係其中在該托架基板(1，21，51)的該平面中之其中心係彼此互相最接近地配置之該等緊鄰的鄰接著。
  4. 如申請專利範圍第1項之托架基板(1，21，51)，其中下一緊鄰的鄰接單元(2)包含一共同轉角，而藉以使該等下一緊鄰的鄰接單元(2)僅係其中在該托架基板(1，21，51)的該平面中之其中心係彼此互相下一最接近地配置之該等下一緊鄰的鄰接者。
  5. 如申請專利範圍第1項之托架基板(1，21，51)，其中各自電極(4)包含外部接觸表面(5)及接合連接表面(6)，其係透過用以錨定模複合物(32)之錨定開縫(7)形式中的凹槽(7)而在其區域上彼此互相分開。
  6. 如申請專利範圍第1項之托架基板(1，21，51)，其中該等電極(4)係以這樣的方式在該托架基板(1，21，51)的一側上，較佳地，在不打算接收半導體晶片(31)之該托架基板(1，21，51)的該底側上，被浮雕於自該等電極(4)分開該等接收表面(3)的該等錨定開縫(7)與該等凹槽(9)之間，以使得至少該等電極(4)的區域包含至少一延伸於至少一錨定開縫(7)與該凹槽(9)之間的連續浮雕(52)，且其中該托架基板(1，21，51)於該等浮雕(52)處具有較小的厚度，而 特別地並無突出超過該剩餘托架基板(1，21，51)之該邊界表面的突出物出現在該浮雕(52)之該邊緣區域處。
  7. 如申請專利範圍第1或6項之托架基板(1，21，51)，其中該等凹槽(9)各自包含至少一應變釋放開縫(26)在該等接收表面(3)與該等電極(4)之間，及/或在該等接收表面(3)與該等剩餘區(8)之間，較佳地各自鄰接至至少一條狀物(11)，尤其較佳地係在各自條狀物(11)的兩側上，而藉以使該等應變釋放開縫(26)延伸至該等接收表面(3)之內。
  8. 如申請專利範圍第1項之托架基板(1，21，51)，其中該等凹槽(9)包含應變釋放開縫(27，28)於該等電極(4)與該等接收表面(3)之間及/或該等剩餘區(8)之間，而延伸至該電極(4)內，較佳地至該接合連接表面(6)內。
  9. 如申請專利範圍第1項之托架基板(1，21，51)，其中該導電層係金屬箔，較佳地係藉由銅或銅合金所製成，尤其較佳地係藉由銅錫合金所製成。
  10. 如申請專利範圍第1項之托架基板(1，21，51)，其中電性絕緣層係疊層至該導電層上，而該電性絕緣層較佳地係塑膠膜，尤其較佳地係藉由PET、PI、及/或環氧化合物所製成，且/或該導電層係以藉由貴金屬所製成，較佳地藉由金或金合金所製成的導電薄層予以塗佈。
  11. 如申請專利範圍第1項之托架基板(1，21， 51)，其中該等凹槽(7，9)係以與用以接收該等半導體晶片(31)之該托架基板(1，21，51)的該上方側相對之該托架基板(1，21，51)的該底側之方向變寬，以致使所施加至該上方側且延伸至該等凹槽(7，9)內之模複合物(32)變成被錨定在該等變寬的部件中，而藉以使該等變寬的部件較佳地透過刻度(42)及/或連續浮雕(52)而予以實施。
  12. 一種電子組件(40)，包含兩個電極(4)及一接收表面(3)，特別地，係透過衝壓自如申請專利範圍第1項之托架基板(1，21，51)所鬆開而予以製造，其特徵在於至少一半導體晶片(31)係附著於該接收表面(3)上，且係透過接合佈線(41)而電性接觸至該等電極(4)，較佳地，至該等電極(4)的接合連接表面(6)。
  13. 如申請專利範圍第12項之電子組件(40)，其中該至少一半導體晶片(31)或該等半導體晶片(31)係藉由模複合物(32)而被模製成型至該接收表面(3)，而藉以使該模複合物(32)較佳地包圍該半導體晶片(31)或該等晶片(31)及該等接合佈線(41)，且延伸至該等電極(4)上，尤其包圍該等連續浮雕(52)，特別較佳地包圍該等接合連接表面(6)至少於其區域上，且透過該等錨定開縫(7)或該等凹槽(7，9)而延伸。
  14. 一種帶狀托架基板(1，21，51)之製造方法，特別地，如申請專利範圍第1項之托架基板(1，21， 51)的製造方法，用以製造基板以供半導體晶片組合或電子組件(40)，特別地，如申請專利範圍第12項之電子組件(40)之用，包含以下步驟：提供帶狀金屬箔；透過衝壓-浮雕而建構該金屬箔，以致使帶狀托架基板(1，21，51)被產生，其係藉由包含重複凹槽(7，9)之相同單元(2)的密鋪所形成，而藉以使各自單元(2)包含兩個電極(4)、接收表面(3)、及剩餘區(8)，該接收表面(3)係配置於該兩電極(4)之間，以及該等電極(4)、該接收表面(3)、及該剩餘區(8)係透過狹窄的條狀物(10，11，12)而彼此互相連接，且藉以使各自電極(4)包含至少一條狀物(10)而連接該電極(4)至該等單元(2)之轉角的該區域中之該剩餘區(8)。
  15. 如申請專利範圍第14項之方法，其中接合連接表面(6)係在該衝壓-浮雕之期間被產生當做各自電極(4)的一部分，且該接合連接表面(6)係透過錨定開縫(7)而與該電極(4)之剩餘者或其區域分開，該接合連接表面(6)係透過外部接觸表面(5)予以形成，以致使該等接合連接表面(6)位於該等外部接觸表面(5)與該等接收表面(3)之間。
  16. 如申請專利範圍第14項之方法，其中該等電極(4)係以這樣的方式在該托架基板(1，21，51)的一側上，較佳地，在不打算接收半導體晶片(31)之該托架基 板(1，21，51)的該底側上被浮雕於自該等電極(4)分開該等接收表面(3)的該等錨定開縫(7)與該等凹槽(9)之間，以使得至少該等電極(4)的區域包含至少一的連續浮雕(52)延伸於至少一錨定開縫(7)與該凹槽(9)之間，且其中該托架基板(1，21，51)於該等浮雕(52)處具有較小的厚度，而特別地並無突出超過該剩餘托架基板(1，21，51)之該邊界表面的突出物出現在該浮雕(52)之該邊緣區域處。
  17. 一種電子組件(40)之製造方法，特別地，如申請專利範圍第12項之電子組件(40)的製造方法，該電子組件(40)具有托架基板(1，21，51)，特別地，如申請專利範圍第1項之托架基板(1，21，51)，該方法包含以記時順序的以下步驟：配置至少一半導體晶片(31)於該托架基板(1，21，51)的接收表面(3)上；透過至少一接合佈線(41)而使該半導體晶片(31)至少接觸至該托架基板(1，21，51)之一電極(4)的接合連接表面(6)；使用模複合物(32)以附著該半導體晶片(31)至該托架基板(1，21，51)，而藉以使該半導體晶片(31)及該接合佈線或該等佈線(41)透過該模複合物(32)被較佳地覆蓋；以及透過自該托架基板(1，21，51)的該電子組件(40)之衝壓的鬆開，以致使各自電子組件(40)最初包 含一半導體晶片(31)、一接收表面(3)、及至少兩個電極(4)。
  18. 如申請專利範圍第17項之方法，其中用以製造電子組件(40)，該電子組件(40)係依據一方法而予以製造，該方法包含以下步驟：提供帶狀金屬箔；透過衝壓-浮雕而建構該金屬箔，以致使帶狀托架基板(1，21，51)被產生，其係藉由包含重複凹槽(7，9)之相同的單元(2)之密鋪所形成，而藉以使各自單元(2)包含兩個電極(4)、接收表面(3)、及剩餘區(8)，該接收表面(3)係配置於該兩電極(4)之間，以及該等電極(4)、該接收表面(3)、及該剩餘區(8)係透過狹窄的條狀物(10，11，12)而彼此互相連接，且藉以使各自電極(4)包含至少一條狀物(10)而連接該電極(4)至該等單元(2)之轉角的該區域中的該剩餘區(8)。
  19. 如申請專利範圍第17項之方法，其中透過衝壓之該鬆開進行於兩個步驟中，而藉以使該托架基板(1，21，51)最初地透過衝壓而以電性絕緣方式予以鬆開，以致使該等電極(4)與該等接收表面(3)電性絕緣；接收，檢查藉由該等接合佈線(41)之該半導體晶片(31)的電性接觸；且然後，該等電子組件(40)係透過衝壓而以實體切開方式予以鬆開，以致使其隨後彼此互相分開。
TW101144502A 2012-02-29 2012-11-28 具有擴大的晶片島狀區之基板 TWI569393B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102012101645 2012-02-29
DE102012103583.0A DE102012103583B4 (de) 2012-02-29 2012-04-24 Substrat mit vergrößerter Chipinsel und Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
TW201338115A true TW201338115A (zh) 2013-09-16
TWI569393B TWI569393B (zh) 2017-02-01

Family

ID=48950709

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101144502A TWI569393B (zh) 2012-02-29 2012-11-28 具有擴大的晶片島狀區之基板

Country Status (6)

Country Link
EP (1) EP2820673B1 (zh)
CN (1) CN104254916B (zh)
DE (1) DE102012103583B4 (zh)
PH (1) PH12014501907A1 (zh)
TW (1) TWI569393B (zh)
WO (1) WO2013127420A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI625675B (zh) * 2015-02-20 2018-06-01 賀利氏德國有限兩合公司 用於製造晶片卡模組的條帶狀基材、晶片卡模組、具有晶片卡模組之電子裝置、及用於製造基材的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3157947B2 (ja) * 1993-03-26 2001-04-23 株式会社東芝 半導体装置及びその製造方法
US6614102B1 (en) * 2001-05-04 2003-09-02 Amkor Technology, Inc. Shielded semiconductor leadframe package
DE10148120B4 (de) 2001-09-28 2007-02-01 Infineon Technologies Ag Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers
DE10202257B4 (de) * 2002-01-21 2005-12-01 W.C. Heraeus Gmbh Verfahren zum Fixieren von Chipträgern
US7271471B2 (en) * 2003-06-17 2007-09-18 Dai Nippon Printing Co., Ltd. Metal substrate apparatus, method of manufacturing an IC card module apparatus, and an IC card module apparatus
DE102005044001B3 (de) 2005-09-14 2007-04-12 W.C. Heraeus Gmbh Laminiertes Substrat für die Montage von elektronischen Bauteilen
US7656173B1 (en) * 2006-04-27 2010-02-02 Utac Thai Limited Strip socket having a recessed portions in the base to accept bottom surface of packaged semiconductor devices mounted on a leadframe for testing and burn-in
US20080265923A1 (en) * 2007-04-27 2008-10-30 Microchip Technology Incorporated Leadframe Configuration to Enable Strip Testing of SOT-23 Packages and the Like
DE102010005771B4 (de) * 2010-01-25 2012-12-13 Heraeus Materials Technology Gmbh & Co. Kg Modulares Metallband, Verfahren zur seiner Herstellung und Bauteil mit verbesserter Ebenheit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI625675B (zh) * 2015-02-20 2018-06-01 賀利氏德國有限兩合公司 用於製造晶片卡模組的條帶狀基材、晶片卡模組、具有晶片卡模組之電子裝置、及用於製造基材的方法
US10176420B2 (en) 2015-02-20 2019-01-08 Heraeus Deutschland GmbH & Co. KG Strip-type substrate for producing chip card modules

Also Published As

Publication number Publication date
DE102012103583B4 (de) 2017-06-22
EP2820673B1 (de) 2016-11-16
DE102012103583A1 (de) 2013-08-29
TWI569393B (zh) 2017-02-01
EP2820673A1 (de) 2015-01-07
CN104254916B (zh) 2017-03-08
PH12014501907A1 (en) 2014-11-24
WO2013127420A1 (de) 2013-09-06
CN104254916A (zh) 2014-12-31

Similar Documents

Publication Publication Date Title
US9437459B2 (en) Aluminum clad copper structure of an electronic component package and a method of making an electronic component package with an aluminum clad copper structure
US8461689B2 (en) Packaging structure having embedded semiconductor element
US20130277817A1 (en) Lead frame, semiconductor package, and manufacturing method of the same
TWI447961B (zh) 發光二極體封裝體
JP6370071B2 (ja) 半導体装置及びその製造方法
TWI666737B (zh) 佈線基板、製造佈線基板之方法及電子組件裝置
CN102194763B (zh) 半导体元件搭载用基板的制造方法
KR20140141474A (ko) 반도체 장치
JP5544714B2 (ja) 樹脂封止型半導体装置とその製造方法、半導体装置用基材および積層型樹脂封止型半導体装置
JP2015170822A (ja) 半導体装置及びその製造方法
JP2009064854A (ja) リードフレーム、半導体装置、及び半導体装置の製造方法
JP6643213B2 (ja) リードフレーム及びその製造方法と電子部品装置
US9543279B2 (en) Method of manufacturing a single light-emitting structure
KR20130086059A (ko) 다층 기판의 칩-집적된 관통 도금
CN102804363B (zh) 半导体装置及半导体装置的制造方法
TWI569393B (zh) 具有擴大的晶片島狀區之基板
TW201246474A (en) Semiconductor device, semiconductor package
CN105575911A (zh) 半导体封装件及其制法
US20130285223A1 (en) Method for manufacturing electronic devices
JP2009164240A (ja) 半導体装置
JP2018081979A (ja) リードフレーム及び電子部品装置とそれらの製造方法
US20120299172A1 (en) Lead frame for semiconductor device
JP5167963B2 (ja) 樹脂封止型半導体装置とそれに用いられるエッチング加工部材、および積層型樹脂封止型半導体装置
JP5217291B2 (ja) 樹脂封止型半導体装置とその製造方法、半導体装置用基材、および積層型樹脂封止型半導体装置
TW200529383A (en) Electrode package for semiconductor device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees