JP6643213B2 - リードフレーム及びその製造方法と電子部品装置 - Google Patents

リードフレーム及びその製造方法と電子部品装置 Download PDF

Info

Publication number
JP6643213B2
JP6643213B2 JP2016181178A JP2016181178A JP6643213B2 JP 6643213 B2 JP6643213 B2 JP 6643213B2 JP 2016181178 A JP2016181178 A JP 2016181178A JP 2016181178 A JP2016181178 A JP 2016181178A JP 6643213 B2 JP6643213 B2 JP 6643213B2
Authority
JP
Japan
Prior art keywords
terminal
terminal portion
lead frame
metal plate
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016181178A
Other languages
English (en)
Other versions
JP2018046218A (ja
Inventor
哲一郎 笠原
哲一郎 笠原
直也 坂井
直也 坂井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2016181178A priority Critical patent/JP6643213B2/ja
Priority to US15/701,507 priority patent/US10096539B2/en
Priority to TW106131427A priority patent/TWI752082B/zh
Priority to CN201710832129.2A priority patent/CN107833871B/zh
Publication of JP2018046218A publication Critical patent/JP2018046218A/ja
Application granted granted Critical
Publication of JP6643213B2 publication Critical patent/JP6643213B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、リードフレーム及びその製造方法と電子部品装置に関する。
従来、半導体チップなどの電子部品を実装するためのリードフレームがある。そのようなリードフレームでは、ダイパッドの上に搭載された半導体チップが周囲のリードにワイヤによって接続され、半導体チップ及びワイヤが封止樹脂で封止される。
特開平７−５８２７０号公報
近年、半導体チップの微細化に対応できるように、リードフレームは多ピン化及び狭ピッチ化が要求されている。このため、より薄厚の金属板をエッチングしてリードフレームを製造する必要があるが、配線層が変形するなどの不具合が発生しやすい課題がある。
微細な配線層を信頼性よく形成できる新規な構造のリードフレーム及びその製造方法と電子部品装置を提供することを目的とする。
以下の開示の一観点によれば、一方の面と、前記一方の面と反対の他方の面とを有する樹脂部と、前記樹脂部を貫通して形成された端子とを備え、前記端子は、前記一方の面側に露出するように配置された一方の端子部と、前記一方の端子部に積層され、前記他方の面側に露出するように配置された他方の端子部と、前記一方の端子部及び他方の端子部のいずれかに形成された貫通穴と、前記貫通穴の内壁面を側面とし、前記貫通穴から露出する前記一方の端子部又は前記他方の端子部を底面とする凹部と、前記凹部の内面に形成された金属めっき層とを有するリードフレームが提供される。
また、その開示の他の観点によれば、下側金属板に第１凹部を形成して一方の端子部を区画すると共に、前記一方の端子部の中央に貫通穴を形成する工程と、上側金属板に第２凹部を形成して前記一方の端子部に対応する位置に他方の端子部を区画する工程と、前記一方の端子部と前記他方の端子部とが対応するように、前記下側金属板の上に前記上側金属板を配置する工程と、前記第１凹部と前記第２凹部とから形成される空洞部に樹脂を充填して樹脂部を形成する工程と、前記下側金属板及び前記上側金属板をパターン化して、前記一方の端子部と前記他方の端子部とから形成される端子を形成すると共に、前記貫通穴と前記他方の端子部の下面とから形成される凹部を得る工程と、前記凹部の内面に金属めっき層を形成する工程とを有するリードフレームの製造方法が提供される。
また、その開示の他の観点によれば、一方の面と、前記一方の面と反対の他方の面とを有する樹脂部と、前記樹脂部を貫通して形成された端子部とを備え、前記端子部は、前記一方の面側に露出するように配置された一方の端子部と、前記一方の端子部に積層され、前記他方の面側に露出するように配置された他方の端子部と、前記一方の端子部及び前記他方の端子部のいずれかに形成された貫通穴と、前記貫通穴の内壁面を側面とし、前記貫通穴から露出する前記一方の端子部又は前記他方の端子部を底面とする凹部と、前記凹部の内面に形成された金属めっき層とを有するリードフレームと、前記リードフレームの上に搭載され、前記端子部と電気的に接続された電子部品とを有する電子部品装置が提供される。
以下の開示によれば、リードフレームでは、樹脂部を貫通して端子が形成されている。端子は、一方の端子部と、一方の端子部に積層された他方の端子部とから形成される。
一方の端子部と他方の端子部とのいずれか一方に貫通穴が形成され、貫通穴の内壁面と底面から凹部が形成されている。さらに、凹部の内面に金属めっき層が形成されている。
一方の端子部と他方の端子部とは、直接接触しており、側方に形成された樹脂部で固着されている。
これにより、下側金属板と上側金属板とは局所的に応力がかかることなく固着されるため、残留応力を低く抑えることができる。よって、狭ピッチの微細な端子を形成するために薄厚の金属板を使用するとしても、リードフレームの変形が防止され、信頼性よくリードフレームを製造することができる。
また、薄厚の金属板を使用できるため、金属板をウェットエッチングする際のパターンの細りが低減されるので、微細な端子を配置することができる。
また、端子の一方の端子部と他方の端子部とが凹部の内面に形成された金属めっき層によって電気的に接続されるため、上面側と下面側とを安定して電気的に導通させることができる。
図１は第１実施形態のリードフレームの製造方法を示す断面図（その１）である。 図２（ａ）及び（ｂ）は第１実施形態のリードフレームの製造方法を示す断面図（その２）である。 図３は第１実施形態のリードフレームの製造方法を示す断面図及び平面図（その３）である。 図４（ａ）及び（ｂ）は第１実施形態のリードフレームの製造方法を示す断面図（その４）である。 図５は第１実施形態のリードフレームの製造方法を示す断面図及び平面図（その５）である。 図６（ａ）及び（ｂ）は第１実施形態のリードフレームの製造方法を示す断面図（その６）である。 図７は第１実施形態のリードフレームの製造方法を示す断面図（その７）である。 図８は第１実施形態のリードフレームの製造方法を示す断面図（その８）である。 図９は第１実施形態のリードフレームの製造方法を示す断面図（その９）である。 図１０は第１実施形態のリードフレームの製造方法を示す断面図（その１０）である。 図１１は第１実施形態のリードフレームの製造方法を示す断面図（その１１）である。 図１２は第１実施形態のリードフレームの製造方法を示す断面図（その１２）である。 図１３は第１実施形態のリードフレームの製造方法を示す断面図（その１３）である。 図１４は第１実施形態のリードフレームを示す断面図である。 図１５は第１実施形態のリードフレームを示す平面図（その１）である。 図１６は第１実施形態のリードフレームを示す平面図（その２）である。 図１７は図１４のリードフレームを使用して電子部品装置の製造する方法を示す断面図である。 図１８は第１実施形態の電子部品装置を示す断面図（その１）である。 図１９は第１実施形態の電子部品装置を示す断面図（その２）である。 図２０（ａ）及び（ｂ）は第２実施形態のリードフレームの製造方法を示す断面図である。 図２１は第２実施形態のリードフレームを示す断面図である。 図２２（ａ）及び（ｂ）は第３実施形態のリードフレームの製造方法を示す断面図である。 図２３は第３実施形態のリードフレームを示す断面図である。 図２４は第４実施形態のリードフレームを使用した電子部品装置を示す断面図である。
以下、実施の形態について、添付の図面を参照して説明する。
（第１実施形態）
図１〜図１３は第１実施形態のリードフレームの製造方法を説明するための図、図１４〜図１６は第１実施形態のリードフレームを示す図、図１７〜図１９は第１実施形態の電子部品装置を説明するための図である。
以下、リードフレーム及び電子部品装置の製造方法を説明しながら、リードフレーム及び電子部品装置の構造について説明する。
第１実施形態のリードフレームの製造方法では、まず、図１に示すように、下側に配置される下側金属板１０と、上側に配置される上側金属板２０とを用意する。
下側金属板１０及び上側金属板２０の好適な一例としては、銅合金からなる銅板が使用される。あるいは、４２アロイ（４２％ニッケル（Ｎｉ）−鉄（Ｆｅ））などのリードフレームとして使用できる各種の金属板を使用することができる。金属板１０の厚みは、例えば１００μｍ程度である。
金属板１０の一つの製品領域には、ダイパッド形成領域Ａとその周囲の配線形成領域Ｂとが画定されている。図１では、ダイパッド形成領域Ａの周縁部分と配線形成領域Ｂが示されている。
次いで、図２（ａ）に示すように、下側金属板１０の上面に、第１開口部３１ａ及び第２開口部３１ｂが設けられた第１レジスト層３１をフォトリソグラフィに基づいて形成する。また同様に、下側金属板１０の下面に、開口部３２ａが設けられた第２レジスト層３２をフォトリソグラフィに基づいて形成する。
本実施形態のリードフレームでは、配線形成領域Ｂに、上面側と下面側とを導通させる複数の端子が配置され、端子は配線部及びパッドに繋がって形成される。
図２（ａ）に示すように、下側金属板１０の上面の複数の第１端子が配置される第１端子配置領域Ｘに、第１レジスト層３１の個々の島状パターン３１ｘが配置される。島状パターン３１ｘの周囲に第１開口部３１ａが配置される。
また、下側金属板１０の上面の複数の第２端子が配置される第２端子配置領域Ｙに、第１レジスト層３１の個々のドーナツ状パターン３１ｙが配置される。第１レジスト層３１のドーナツ状パターン３１ｙは、その中央に第２開口部３１ｂが配置されている。第２端子配置領域Ｙは第１端子配置領域Ｘの外側に配置される。
さらに、下側金属板１０の下面に形成された第２レジスト層３２の開口部３２ａは、第２端子配置領域Ｙに、第１レジスト層３１のドーナツ状パターン３１ｙの開口部３１ｂに対応するように配置される。
次いで、図２（ｂ）に示すように、下側金属板１０の両面側の第１レジスト層３１の第１、第２開口部３１ａ,３１ｂ、及び第２レジスト層３２の開口部３２ａを通して、下側金属板１０を両側から厚みの途中までウェットエッチングする。
金属板１０として銅板を使用する場合は、エッチング液として、塩化第二鉄溶液、又は塩化第二銅溶液などが使用される。エッチング装置としては、スプレーエッチング装置が好適に使用される。
これにより、第１レジスト層３１の第１開口部３１ａを通して下側金属板１０が上面側から厚みの途中までエッチングされて第１凹部Ｃ１が形成される。下側金属板１０の下面は第２レジスト層３２で保護されているので、下面側からはエッチングされず、第１凹部Ｃ１の底板が残される。
下側金属板１０の厚みが１００μｍの場合は、第１凹部Ｃ１の深さは５０μｍ程度に設定される。
また、第２端子配置領域Ｙでは、下側金属基板１０は、第１レジスト層３１のドーナツ状パターン３１ｙの第２開口部３１ｂ、及び第２レジスト層３２の開口部３２ａを通して両面側から同時にエッチングされる。
これにより、第２端子配置領域Ｙでは、下側金属板１０が貫通加工されて第１貫通穴Ｔ１が形成される。第１貫通穴Ｔ１の直径は、例えば、１００μｍ程度である。
その後に、図３に示すように、下側金属板１０から第１レジスト層３１及び第２レジスト層３２を除去する。
下側金属板１０の第１端子配置領域Ｘでは、上面側に形成された第１凹部Ｃ１によって第１端子の下部となる第１下側端子部４０ａが区画される。図３の部分平面図に示すように、第１下側端子部４０ａは平面視で円形で配置される。
また、下側金属板１０の第２端子配置領域Ｙでは、上面側に形成された第１凹部Ｃ１によって第２端子の下部となる第２下側端子部４２ａが区画される。図３の部分平面図に示すように、第２下側端子部４２ａは、平面視で中央に第１貫通穴Ｔ１が配置されたドーナツ形状で配置される。
製造方法では、「一方の端子部」の一例が下側金属板１０の第１下側端子部４０ａ及び第２下側端子部４２ａである。
次に、上側金属板２０の加工方法について説明する。図４（ａ）に示すように、上側金属板２０の上面に、第１開口部３３ａが設けられた第１レジスト層３３をフォトリソグラフィに基づいて形成する。また同様に、上側金属板２０の下面に、第１開口部３４ａ及び第２開口部３４ｂが設けられた第２レジスト層３４をフォトリソグラフィに基づいて形成する。
上側金属板２０の下面の第２端子配置領域Ｙに、第２レジスト層３４の個々の島状パターン３４ｘが配置される。島状パターン３４ｘの周囲に第１開口部３４ａが配置される。
また、上側金属板２０の下面の第１端子配置領域Ｘには、第２レジスト層３４の個々のドーナツ状パターン３４ｙが配置される。第２レジスト層３４のドーナツ状パターン３４ｙは、中央に第２開口部３４ｂが配置されている。
さらに、上側金属板２０の上面に形成された第１レジスト層３３の開口部３３ａは、第１端子配置領域Ｘに、第２レジスト層３４のドーナツ状パターン３４ｙの第２開口部３４ｂに対応するように配置される。
次いで、図４（ｂ）に示すように、上側金属板２０の両面側の第１レジスト層３３の開口部３３ａ、及び第２レジスト層３４の第１、第２開口部３４ａ,３４ｂを通して、上側金属板２０を両側から厚みの途中までウェットエッチングする。
これにより、第２レジスト層３４の第１開口部３４ａを通して上側側金属板２０が下面側から厚みの途中までエッチングされて第２凹部Ｃ２が形成される。上側金属板１０の上面は第１レジスト層３３で保護されているので、上面側からはエッチングされず、第２凹部Ｃ２の底板が残される。
上側金属板２０の厚みが１００μｍの場合は、第２凹部Ｃ２の深さは５０μｍ程度に設定される。
また、第１端子配置領域Ｘでは、上側金属基板２０は、第１レジスト層３３の開口部３３ａ、及び第２レジスト層３４のドーナツ状パターン３４ｙの第２開口部３４ｂを通して両面側から同時にエッチングされる。
これにより、第１端子配置領域Ｘでは、上側金属板２０が貫通加工されて第２貫通穴Ｔ２が形成される。
その後に、図５に示すように、上側金属板２０から第１レジスト層３３及び第２レジスト３４を除去する。
上側金属板２０の第２端子配置領域Ｙでは、下面側に形成された第２凹部Ｃ２によって第２端子の上部となる第２上側端子部４２ｂが区画される。図５の部分平面図に示すように、第２上側端子部４２ｂは平面視で円形で配置される。
上側金属板２０の第２上側端子部４２ｂは、前述した下側金属板１０の第２下側端子部４２ａに対応する位置に配置される。
また、上側金属板２０の第１端子配置領域Ｘでは、下面側に形成された第２凹部Ｃ２によって第１端子の上部となる第１上側端子部４０ｂが区画される。図５の部分平面図に示すように、第１上側端子部４０ｂは、平面視で中央に第２貫通穴Ｔ２が配置されたドーナツ形状で配置される。
上側金属板２０の第１上側端子部４０ｂは、前述した下側金属板１０の第１下側端子部４０ａに対応する位置に配置される。
製造方法では、「他方の端子部」の一例が上側金属板２０の第１上側端子部４０ｂ及び第２上側端子部４２ｂである。
次いで、図６（ａ）に示すように、図３の下側金属板１０と、図５の上側金属板２０とを用意する。前述したように、下側金属板１０の第１下側端子部４０ａと上側金属板２０の第１上側端子部４０ｂとは対応する位置に配置されている。また同様に、下側金属板１０の第２下側端子部４２ａと上側金属板２０の第２上側端子部４２ｂとは対応する位置に配置されている。
そして、下側金属板１０の第１下側端子部４０ａと上側金属板２０の第１上側端子部４０ｂとを位置合わせする。また同時に、下側金属板１０の第２下側端子部４２ａと上側金属板２０の第２上側端子部４２ｂとを位置合わせする。
このようにして、図６（ｂ）に示すように、下側金属板１０の上に上側金属板２０を積層して配置する。これにより、下側金属板１０の島状の第１下側端子部４０ａの上に、上側金属板２０のドーナツ状の第１上側端子部４０ｂに配置される。
また同時に、下側金属板１０のドーナツ状の第２下側端子部４２ａの上に、上側金属板２０の島状の第２上側端子部４２ｂが配置される。
このとき、接着剤などの接合部材を使用することなく、下側金属板１０の上に上側金属板２０が配置される。
よって、図６（ｂ）では、下側金属板１０の第１下側端子部４０ａの上面と上側金属板２０の第１上側端子部４０ｂの下面とが直接接触した状態となっている。また同様に、下側金属板１０の第２下側端子部４２ａの上面と上側金属板２０の第２上側端子部４２ｂの下面とが直接接触した状態となっている。
これにより、下側金属板１０の上に上側金属板２０が積層された積層構造体５が得られる。
積層構造体５の内部に、下側金属板１０の第１凹部Ｃ１と上側金属板２０の第２凹部Ｃ２とにより空洞部１２が形成される。
続いて、図７に示すように、図６の積層構造体５を下型５０及び上型５２の間に配置し、積層構造体５を下型５０及び上型５２で押圧する。さらに、図８に示すように、トランスファモールド工法により、下型５０及び上型５２の間から積層構造体５の空洞部１２に樹脂を充填して樹脂部５４を形成する。樹脂部５４の好適な一例としては、熱硬化性のエポキシ樹脂などが使用される。
その後に、図９に示すように、積層構造体５から下型５０及び上型５２を取り外す。これにより、下側金属板１０と上側金属板２０とが樹脂部５４によって固着されて一体化される。
このような手法を採用することにより、下側金属板１０と上側金属板２０とを固着する際に局所的に応力がかからないため、残留応力によってリードフレームが変形することが防止される。
下側金属板１０の第１凹部Ｃ１及び上側金属板２０の第２凹部Ｃ２の各内面に、粗化処理や黒化処理（酸化処理）を施すと、リードフレームと樹脂部５４との密着性が向上する点で好適である。
ここで、粗化処理とは、金属の表面に凹凸を付与させ、アンカー効果により金属と樹脂との密着性を向上させる処理である。
また、黒化処理（酸化処理）とは、金属の表面に化学的な酸化膜を作成することにより、金属と樹脂との密着性低下の要因となる不安定な酸化膜が作成されることを抑制する処理である。
次いで、図１０に示すように、図９の積層構造体５の上側金属板２０の上面に、開口部３５ａが設けられた第１レジスト層３５をフォトリソグラフィに基づいて形成する。
第１レジスト層３５のパターンは、上側金属板２０をパターン化して第１上側端子部４０ｂ及び第２上側端子部４２ｂとそれらに繋がる配線部及びパッドが得られるように配置される。
また、図１０の積層構造体５の下側金属板１０の下面に、開口部３６ａが設けられた第２レジスト層３６をフォトリソグラフィに基づいて形成する。第２レジスト層３６のパターンは、下側金属板１０をパターン化して第１下側端子部４０ａ及び第２下側端子部４２ａが分離して得られるように配置される。
続いて、図１１に示すように、積層構造体５の上側金属板２０を上面側から第１レジスト層３５の開口部３５ａを通して、樹脂部５４が露出するまでウェットエッチングする。また同時に、積層構造体５の下側金属板１０を下面側から第２レジスト層３６の開口部３６ａを通して樹脂部５４が露出するまでウェットエッチングする。
このようにして、下側金属板１０及び上側金属板２０が厚み方向に貫通加工されてパターン化される。その後に、第１レジスト層３５及び第２レジスト層３６を除去する。
これにより、図１２に示すように、上側金属板２０がパターン化されて、第１上側端子部４０ｂとそれに繋がる第１配線部４３及び第１パッドＰ１が形成される（後述する図１５の平面図を参照）。また同時に、上側金属板２０がパターン化されて、第２上側端子部４２ｂとそれに繋がる第２配線部４４及び第２パッドＰ２が形成される（後述する図１５の平面図を参照）。
また、下側金属板１０がパターン化されて、第１下側端子部４０ａ及び第２下側端子部４２ａが分離されて配置される。
そして、第１下側端子部４０ａとその上に配置された第１上側端子部４０ｂとによって第１端子４０が形成される。第１端子４０は第１配線部４３及び第１パッドＰ１に繋がって形成される。
第１端子４０では、第１下側端子部４０ａの上面に第１上側端子部４０ｂの第２貫通穴Ｔ２が配置されている。これにより、第１上側端子部４０ｂの第２貫通穴Ｔ２と第１下側端子部４０ａの上面とにより凹部４０ｘが形成される。
このように、第１端子４０は、上面側の中央に高さの途中まで形成された凹部４０ｘを備えている。
また同様に、第２下側端子部４２ａとその上に配置された第２上側端子部４２ｂとによって第２端子４２が形成される。第２端子４２は第２配線部４４及び第２パッドＰ２に繋がって形成される。
第２端子４２では、第２上側端子部４２ｂの下面に第２下側端子部４２ａの第１貫通穴Ｔ１が配置されている。これにより、第２下側端子部４２ａの第１貫通穴Ｔ１と第２上側端子部４２ｂの下面とにより凹部４２ｘが形成される。
このように、第２端子４２は、下面側の中央に高さの途中まで形成された凹部４２ｘを備えている。
次いで、図１３に示すように、図１２の構造体の上面に、第１端子４０の凹部４０ｘの上に開口部３７ａが設けられた第１レジスト層３７をフォトリソグラフィに基づいて形成する。
また同様に、図１２の構造体の下面に、第２端子４２の凹部４２ｘの上に開口部３８ａが設けられた第２レジスト層３８をフォトリソグラフィに基づいて形成する。
さらに、第１端子４０及び第２端子４２に繋がる給電配線をめっき給電経路に利用して電解めっきを施す。
これにより、第１レジスト層３７の開口部３７ａに露出する第１端子４０の凹部４０ｘの内面に第１金属めっき層６０を形成する。また同時に、第２レジスト層３８の開口部３８ａに露出する第２端子４２の凹部４２ｘの内面に第２金属めっき層６２を形成する。
第１金属めっき層６０及び第２金属めっき層６２としては、銅（Ｃｕ）層からなる単層膜、又は、下から順に、ニッケル（Ｎｉ）層／パラジウム（Ｐｄ）層／金（Ａｕ）層、あるいは、ニッケル（Ｎｉ）層／金（Ａｕ）層などの積層膜が使用される。
その後に、図１４に示すように、図１３の構造体から第１レジスト層３７及び第２レジスト層３８を除去する。
以上により、第１実施形態のリードフレーム１が製造される。
図１４の断面図には、リードフレームの一つの製品領域のダイパッドの周縁部分と配線領域とが示されている。また、図１５の平面図には、リードフレームの一つの製品領域の全体の様子が示されている。
図１４及び図１５に示すように、第１実施形態のリードフレーム１は、中央部に四角状のダイパッド６を備えている。図１４に示すように、ダイパッド６は下側金属板１０の上に上側金属板２０が積層されて形成される。
あるいは、ダイパッド６が下側金属板１０から形成されるようにしてもよい。この場合は、前述した図１１及び図１２の工程で、ダイパッド６になる領域の上側金属板２０を同時にエッチングすればよい。
ダイパッド６の周囲領域には樹脂部５４が一体的に形成されている。樹脂部５４は、一方の面と、一方の面と反対の他方の面とを有する。本実施形態では、樹脂部５４の一方の面を上面とし、他方の面を下面とする。
また、ダイパッド６の周囲領域には、第１端子４０が樹脂部５４を貫通して形成されている。
図１５に示すように、第１端子４０は第１配線部４３及び第１パッドＰ１に繋がっている。第１端子４０から内側に第１配線部４３が延在してダイパッド６の周囲近傍に第１パッドＰ１が配置されている。第１配線部４３及び第１パッドＰ１は樹脂部５４の上に形成されている。
図１４の断面図では、図示を容易にするために、第１端子４０と配線部４３と第１パッドＰ１とが分離されて描かれているが、実際には図１５に示したように繋がって形成されている。後述する第２端子４２、第２配線部４４及び第２パッドＰ２についても同じである。
図１５に示すように、第１端子４０は、四角状のダイパッド６を取り囲むように周囲に並んで配置されている。
また、第１端子４０の外側には、第２端子４２が樹脂部５４を貫通して形成されている。第２端子４２は、第２配線部４４及び第２パッドＰ２に繋がっている。第２端子４２から内側に第２配線部４４が延在してダイパッド６の周囲近傍に第２パッドＰ２が配置されている。第２配線部４４及び第２パッドＰ２は樹脂部５４の上に形成されている。
第１端子４０とそれに繋がる第１配線部４３及び第１パッドＰ１と、第２端子４２とそれに繋がる第２配線部４４及び第２パッドＰ２とは、独立した配線経路として配置される。
第１パッドＰ１及び第２パッドＰ２は、ダイパッド６の周囲近傍に交互に並んで配置されている。第２端子４２は、ダイパッド６を取り囲むように第１端子４０の外側領域に並んで配置されている。
このように、ダイパッド６の周囲領域に樹脂部５４が一体的に形成され、複数の第１端子４０及び第２端子４２が樹脂部５４を貫通して配置されている。そして、第１端子４０に第１配線部４３を介して接続された第１パッドＰ１と、第２端子４２に第２配線部４４を介して接続された第２パッドＰ２とが、ダイパッド６の周囲近傍に配置されている。
後述するように、ダイパッド６の上に半導体チップが搭載され、半導体チップと第１パッドＰ１及び第２パッドＰ２とがワイヤで接続される。
図１４に示すように、第１端子４０は、第１下側端子部４０ａに積層されて配置された第１上側端子部４０ｂとにより形成され、上面側に凹部４０ｘを備えている。図１４では、「一方の端子部」の一例が上面側に配置された第１上側端子部４０ｂであり、「他方の端子部」の一例が下面側に配置された第１下側端子部４０ａである。
第１上側端子部４０ｂは、樹脂部５４の上面側に露出するように配置されている。また、第１下側端子部４０ａは、樹脂部５４の下面側に露出するように配置されている。
第１端子４０に設けられた凹部４０ｘは、第２貫通穴Ｔ２の内壁面を側面とし、第２貫通穴Ｔ２から露出する第１下側端子部４０ａを底面として形成される。
また、第２端子４２は、第２下側端子部４２ａとその上に配置された第２上側端子部４２ｂとにより形成され、下面側に凹部４２ｘを備えている。第２端子４２においても同様に、「一方の端子部」の一例が第２上側端子部４２ｂであり、「他方の端子部」の一例が第２下側端子部４２ａである。
第２端子４２に設けられた凹部４２ｘは、第１貫通穴Ｔ１の内壁面を側面とし、第１貫通穴Ｔ１から露出する第２上側端子部４２ｂを底面として形成される。
図１５に示すように、リードフレーム1の表面側では、ダイパッド６を取り囲むように第１端子４０のドーナツ状の第１上側端子部４０ｂが露出して配置されている。また、第１端子４０の第１上側端子部４０ｂの外側領域に、ダイパッド６を取り囲むように第２端子４２の第２上側端子部４２ｂが露出して配置されている。
図１６は、図１５のリードフレーム１を裏面側からみた平面図である。図１６に示すように、リードフレーム１の裏面側では、ダイパッド６を取り囲むように第１端子４０の第１下側端子部４０ａが樹脂部５４から露出して配置されている。
また、第１端子４０の第１下側端子部４０ａの外側領域に、ダイパッド６を取り囲むように第２端子４２のドーナツ状の第２下側端子部４２ａが樹脂部５４から露出して配置されている。
さらに、図１４に示すように、第１端子４０の上面側の凹部４０ｘの内面に第１金属めっき層６０が形成されている。第１金属めっき層６０は第１端子４０の凹部４０ｘ内に埋め込まれておらず、凹部４０ｘの内面に沿って薄膜で形成され、凹部４０ｘ内が空洞になっている。
このようにして、第１端子４０では、第１上側端子部４０ｂの第２貫通穴Ｔ２の内壁と第１下側端子部４０ａの上面とが第１金属めっき層６０で電気的に接続されている。
また同様に、第２端子４２の下面側の凹部４２ｘの内面に第２金属めっき層６２が形成されている。
第２金属めっき層６２は第２端子４２の凹部４２ｘ内に埋め込まれておらず、凹部４２ｘの内面に沿って薄膜で形成され、凹部４２ｘ内が空洞になっている。
このようにして、第２端子４２では、第２下側端子部４２ａの第１貫通穴Ｔ１の内壁と第２上側端子部４２ｂの下面とが第２金属めっき層６２で電気的に接続されている。
以上のように、第１端子４０及び第２端子４２は、リードフレーム１の上面側と下面側とを導通させる貫通導体として形成される。
本実施形態のリードフレーム１の製造方法では、前述したように、まず、上面側が加工された下側金属板１０の上に、下面側が加工された上側金属板２０を積層する。次いで、下側金属板１０と上側金属板２０との間の空洞部１２に樹脂部５４を形成する。
このとき、下側金属板１０と上側金属板２０とは直接接触した状態で、空洞部１２内の樹脂部５４によって固着されて一体化する。
このため、下側金属板１０と上側金属板２０と固着する際に、局所的に応力がかからないため、残留応力を低く抑えることができる。よって、狭ピッチの微細な端子部や配線部を形成するために薄厚の金属板を使用するとしても、リードフレームの変形が防止され、信頼性よくリードフレームを製造することができる。
また、上側金属板２０及び下側金属板１０をパターン化することにより、第１端子４０及び第２端子４２と、それらに繋がる第１、第２配線部４３，４４及び第１、第２パッドＰ１，Ｐ２を形成する。
本実施形態では、上側金属板２０の第２凹部Ｃ２の薄厚の底板がパターン化されて、第１、第２端子４０，４２，第１、第２配線部４３，４４及び第１、第２パッドＰ１，Ｐ２が形成される。このため、金属板をウェットエッチングする際のパターンの細りが低減されるので、端子、配線部及びパッドを微細なパターンで形成することができる。
また、第１端子４０では、第１下側端子部４０ａと第１上側端子部４０ｂとが凹部４０ｘの内面に形成された第１金属めっき層６０によって電気的に接続される。
また同様に、第２端子４２では、第２下側端子部４２ａと第２上側端子部４２ｂとが凹部４２ｘの内面に形成された第２金属めっき層６２によって電気的に接続される。
このため、下側金属板１０と上側金属板２０とを単に接触させて積層するとしても、十分な電気導通性を有する第１端子４０及び第２端子４２を信頼性よく構築することができる。
しかも、接着剤などの接着部材を使用することなく、下側金属板１０と上側金属板２０とを直接接触させた状態で、樹脂部５４で両者を固着している。
このため、第１端子４０では、第１下側端子部４０ａと第１上側端子部４０ｂとが接触する部分でも電気的な導通が可能になる。また同様に、第２端子４２では、第２下側端子部４２ａと第２上側端子部４２ｂとが接触する部分でも電気的な導通が可能になる。
また、レーザ加工などを使用することなく、下側金属板１０及び上側金属板２０をウェットエッチングすることに基づいて製造するため、樹脂部５４が形成される空洞部１２が信頼よく構築される。
これにより、空洞部１２に樹脂を充填する際に、第１、第２端子４０，４２、第１、第２配線部４３，４４及び第１、２パッドＰ１，Ｐ２の上に、樹脂部５４が漏れて形成されることが防止される。
本実施形態では、ダイパッド６の周囲領域に２列で第１、第２端子４０，４２を配列したが、端子の配列の数やレイアウトは任意に設定することができる。
また、図１４の例では、内側に配置された第１端子４０が上面側に凹部４０ｘを備え、外側に配置された第２端子４２が下面側に凹部４２ｘを備えているが、端子部の凹部は下面側及び上面側のいずれか一方に配置されていればよい。
また、配線部及びパッドを省略して、端子の上面をパッドとして使用してもよい。この場合は、全ての端子が下面側に凹部を備えるように形成することが好ましい。
次に、前述した図１４及び図１５のリードフレーム１を使用して電子部品装置を製造する方法について説明する。
前述した図１４のリードフレーム１では、上面側（一方の面側）を電子部品搭載面とし、下面側（他方の面側）を外部接続面とする。
図１７に示すように、まず、接続端子７２を備えた半導体チップ７０を用意する。そして、接続端子７２を上側に向けて半導体チップ７０をリードフレーム１のダイパッド６の上に接着剤（不図示）で固定して搭載する。
このとき、前述した図１５の平面図のダイパッド６の上に半導体チップ７０が搭載される。図１７の断面図では、ダイパッド６及び半導体チップ７０の周縁部分とリードフレーム１の配線領域が描かれている。
半導体チップ７０は電子部品の一例であり、リードフレーム１のダイパッド６に各種の電子部品を搭載することができる。
続いて、同じく図１７に示すように、ワイヤボンディング法により、半導体チップ７０の接続端子７２とリードフレーム１の第１パッドＰ１及び第２パッドＰ２とをワイヤＷで接続する。
半導体チップ７０は、ワイヤＷ、第１パッドＰ１及び第１配線部４３を介して第１端子４０に電気的に接続される。また、半導体チップ７０は、ワイヤＷ、第２パッドＰ２及び第２配線部４４を介して第２端子４２に電気的に接続される。
さらに、図１８に示すように、リードフレーム１の上に、半導体チップ７０及びワイヤＷを封止する封止樹脂７４を形成する。第１端子４０の第１上側端子部４０ｂ（一方の端子部）に設けられた凹部４０ｘに封止樹脂が充填される。
その後に、個々の製品領域が得られるように、リードフレーム１を切断して個片化することにより、電子部品装置２を得る。
以上により、図１８に示すように、実施形態の電子部品装置２が製造される。
図１９には、リードフレーム１の第１、第２金属めっき層６０，６２として、銅層を使用する例が示されている。
この例では、第１端子４０及び第２端子４２に繋がる給電配線をめっき給電経路に利用する電解めっきにより、第１端子４０及び第２端子４２の各下面にはんだ６４を形成する。
これにより、第２端子４２の第２下側端子部４２ａ（他方の端子部）に設けられた凹部４２ｘにはんだ６４が充填される。その後に、電子部品装置２の第１、第２端子４０，４２の下面のはんだ６４がマザーボードなどの実装基板に接続される。
あるいは、第１、第２金属めっき層６０，６２として、Ｎｉ層／Ｐｄ層／Ａｕ層（又はＮｉ層／Ａｕ層）を使用する場合は、第２端子４２の凹部４２ｘ内が空洞になった状態でマザーボードなどの実装基板に接続される。この態様では、実装基板側に形成されたはんだが第２端子４２の凹部４２ｘに充填される。
リードフレーム１の第２端子４２の下面側の凹部４２ｘをはんだ６４で充填することにより、上面側と下面側とをより安定して電気的に導通させることができる。
（第２実施形態）
図２０は第２実施形態のリードフレームの製造方法を説明するための図、図２１は第２実施形態のリードフレームを示す図である。
第２実施形態では、第１端子及び第２端子が共に下面側に凹部を備えている。
図２０（ａ）に示すように、前述した第１実施形態の図６（ａ）及び（ｂ）の工程において、下側金属板１０の第１下側端子部４０ａに第１貫通穴Ｔ１を形成すると共に、第１下側端子部４２ａに第２貫通穴Ｔ２を形成する。
第２実施形態では、下側金属板１０の第１下側端子部４０ａ及び第２下側端子部４２ａが共に平面視でドーナツ状に形成される。
また、上側金属板２０では、第１上側端子部４０ｂ及び第２上側端子部４２ｂに共に貫通穴を形成せずに、第１上側端子部４０ｂ及び第２上側端子部４２ｂを共に島状に区画する。
そして、図２０（ｂ）に示すように、下側金属板１０の第１下側端子部４０ａ及び第２下側端子部４２ａの上に、上側金属板２０の第１上側端子部４０ｂ及び第２上側端子部４２ｂを位置合わせして積層する。
次いで、図２０（ｂ）の構造体に対して、前述した図７〜図１３の工程と同様な工程を遂行する。これにより、図２１に示すように、第２実施形態のリードフレーム１ａが得られる。
第２実施形態のリードフレーム１ａが第１実施形態の図１４のリードフレーム１と異なる点は、第１端子４０及び第２端子４２が共に下面側に凹部４０ｘ，４０ｙをそれぞれ備えていることである。その他の要素は、第１実施形態の図１４のリードフレーム１と同一である。第２実施形態では、複数の端子の下側端子部（他方の端子部）の全てに貫通穴が形成され、全ての端子が下面側に凹部を備えている。
第２実施形態のリードフレーム１ａは第１実施形態のリードフレーム１と同様な効果を奏する。
さらに、第２実施形態では、複数の端子の全てが下面側に凹部を備えているため、全ての端子の凹部にはんだを充填した状態で実装基板に接続することができる。これにより、リードフレームの全ての端子の電気的な導通の信頼性を向上させることができる。
第２実施形態のリードフレーム１ａにおいても、前述した図１９と同様に電子部品装置が構築され、複数の端子の下側端子部（他方の端子部）に設けられた凹部にはんだが充填される。
（第３実施形態）
図２２は第３実施形態のリードフレームの製造方法を説明するための図、図２３は第３実施形態のリードフレームを示す図である。
第３実施形態では、第１端子及び第２端子が共に上面側に凹部を備えている。
図２２（ａ）に示すように、前述した第１実施形態の図６（ａ）及び（ｂ）の工程において、下側金属板１０の第１下側端子部４０ａ及び第２下側端子部４２ａには共に貫通穴を形成しない。
そして、上側金属板２０の第１上側端子部４０ｂに第１貫通穴Ｔ１を形成すると共に、第２上側端子部４２ｂに第２貫通穴Ｔ２を形成する。
そして、図２２（ｂ）に示すように、下側金属板１０の第１下側端子部４０ａ及び第２下側端子部４２ａの上に、上側金属板２０の第１上側端子部４０ｂ及び第上側端子部４２ｂを位置合わせして積層する。
次いで、図２２（ｂ）の構造体に対して、前述した図７〜図１３の工程と同様な工程を遂行する。これにより、図２３に示すように、第３実施形態のリードフレーム１ｂが得られる。
第３実施形態のリードフレーム１ｂが第１実施形態の図１４のリードフレーム１と異なる点は、第１端子４０及び第２端子４２が共に上面側に凹部４０ｘ，４２ｘを備えていることである。その他の要素は、第１実施形態の図１４のリードフレーム１と同一である。第３実施形態では、複数の端子の上側端子部（一方の端子部）の全てに貫通穴が形成され、全ての端子が上面側に凹部を備えている。
第１端子４０及び第２端子４２の上面側の凹部４０ｘ，４２ｘにはんだを充填してもよい。この場合は、ダイパッド６に半導体チップ７０を搭載する前に、第１端子４０及び第２端子４２の上面側の凹部４０ｘ，４２ｘに電解めっきによってはんだが充填される。
また、第１端子４０及び第２端子４２の下面にはんだを形成してもよい。
第３実施形態のリードフレーム１ｂは第１実施形態のリードフレーム１と同様な効果を奏する。
第３実施形態のリードフレーム１ｂにおいても、前述した図１９と同様に電子部品装置が構築される。第３実施形態では、複数の端子の上側端子部（一方の端子部）に設けられ凹部に封止樹脂が充填されるようにしてもよい。
（第４実施形態）
図２４は第５実施形態の電子部品装置２ａを説明するための図である。図２４のリードフレーム１ｃは半導体チップをフリップチップ接続する用途で使用される。
図２４のリードフレーム１ｃは、ダイパッドを備えておらず、半導体チップ８０のバンプ電極８２に対応するように、端子４１に繋がる配線部４５のパッドＰが樹脂部５４の上に配置されている。あるいは、配線部４５及びパッドＰを省略して端子４１の上面をパッドとして使用してもよい。
そして、半導体チップ８０のバンプ電極８２がはんだを介してリードフレーム１ｃのパッドＰにフリップチップ接続されている。
さらに、半導体チップ８０とリードフレーム１ｃとの間にアンダーフィル樹脂８４が充填されている。
前述した第１〜第３実施形態と同様に、各端子４１は、下側端子部４１ａの上に上側端子部４１ｂが配置されて形成される。そして、図２４の例では、複数の端子４１の全てが下面側に凹部４１ｘを備えており、凹部４１ｘの内面に金属めっき層６１が形成されている。
前述した第１〜第３実施形態で説明したように、マザーボードなどの実装基板に接続する前、又は接続する際に、各端子４１の下面側の凹部４１ｘにはんだが充填されて、より安定した電気的な導通を得ることができる。
第１実施形態のように、上面側に凹部を備える端子と下面側に凹部を備えた端子とが混在して配置されるようにしてもよい。
１，１ａ，１ｂ，１ｃ…リードフレーム、２，２ａ…電子部品装置、５…積層構造体、６…ダイパッド、１０…下側金属板、１２…空洞部、２０…上側金属板、３１，３３，３５、３７…第１レジスト層、３１ａ，３１ｂ，３３ａ，３４ａ，３４ｂ，３５ａ，３６ａ、３７ａ，３８ａ…開口部、３１ｘ，３４ｘ…島状パターン、３１ｙ，３４ｙ…ドーナツ状パターン、３２，３４，３６，３８…第２レジスト層、４０…第１端子、４０ａ…第１下側端子部、４０ｂ…第１上側端子部、４０ｘ，４１ｘ，４２ｘ…凹部、４１…端子、４２…第２端子、４２ａ…第２下側端子部、４２ｂ…第２上側端子部、４３…第１配線部、４４…第２配線部、５０…下型、５２…上型、５４…樹脂部、６０…第１金属めっき層、６１…金属めっき層、６２…第２金属めっき層、６４…はんだ、７０，８０…半導体チップ、７２…接続端子、７４…封止樹脂、８２…バンプ電極、８４…アンダーフィル樹脂、Ａ…ダイパッド形成領域、Ｂ…配線形成領域、Ｃ１…第１凹部、Ｃ２…第２凹部、Ｐ…パッド、Ｐ１…第１パッド、Ｐ２…第２パッド、Ｔ１…第１貫通穴、Ｔ２…第２貫通穴、Ｘ…第１端子配置領域、Ｙ…第２端子配置領域、Ｗ…ワイヤ。

Claims (10)

  1. 一方の面と、前記一方の面と反対の他方の面とを有する樹脂部と、
    前記樹脂部を貫通して形成された端子とを備え、
    前記端子は、
    前記一方の面側に露出するように配置された一方の端子部と、
    前記一方の端子部に積層され、前記他方の面側に露出するように配置された他方の端子部と、
    前記一方の端子部及び他方の端子部のいずれかに形成された貫通穴と、
    前記貫通穴の内壁面を側面とし、前記貫通穴から露出する前記一方の端子部又は前記他方の端子部を底面とする凹部と、
    前記凹部の内面に形成された金属めっき層とを有することを特徴とするリードフレーム。
  2. 電子部品が搭載されるダイパッドを有し、
    前記樹脂部及び前記端子部は、前記ダイパッドの周囲領域に配置されていることを特徴とする請求項１に記載のリードフレーム。
  3. 前記樹脂部の一方の面側を電子部品搭載面とし、前記樹脂部の他方の面側を外部接続面とし、
    前記他方の端子部に設けられた凹部にはんだが充填されていることを特徴とする請求項１又は２に記載のリードフレーム。
  4. 前記樹脂部の一方の面側を電子部品搭載面とし、前記樹脂部の他方の面側を外部接続面とし、
    前記貫通穴は、全て、前記他方の端子部に形成されていることを特徴とする請求項１又は２に記載のリードフレーム。
  5. 前記樹脂部の一方の面側を電子部品搭載面とし、前記樹脂部の他方の面側を外部接続面とし、
    前記貫通穴は、全て、前記一方の端子部に形成されていることを特徴とする請求項１又は２に記載のリードフレーム。
  6. 一方の面と、前記一方の面と反対の他方の面とを有する樹脂部と、
    前記樹脂部を貫通して形成された端子部とを備え、
    前記端子部は、
    前記一方の面側に露出するように配置された一方の端子部と、
    前記一方の端子部に積層され、前記他方の面側に露出するように配置された他方の端子部と、
    前記一方の端子部及び前記他方の端子部のいずれかに形成された貫通穴と、
    前記貫通穴の内壁面を側面とし、前記貫通穴から露出する前記一方の端子部又は前記他方の端子部を底面とする凹部と、
    前記凹部の内面に形成された金属めっき層とを有するリードフレームと、
    前記リードフレームの上に搭載され、前記端子部と電気的に接続された電子部品とを有することを特徴とする電子部品装置。
  7. 前記電子部品は前記リードフレームの一方の面側に搭載され、前記リードフレームの他方の面側を外部接続面とし、
    前記電子部品を封止する封止樹脂を有し、
    前記一方の端子部に設けられた凹部に前記封止樹脂が充填され、
    前記他方の端子部に設けられた凹部にはんだが充填されていることを特徴とする請求項６に記載の電子部品装置。
  8. 前記電子部品は前記リードフレームの一方の面側に搭載され、前記リードフレームの他方の面側を外部接続面とし、
    前記貫通穴は、全て、前記他方の端子部に形成され、
    前記凹部にはんだが充填されていることを特徴とする請求項６に記載の電子部品装置。
  9. 前記電子部品は前記リードフレームの一方の面側に搭載され、前記リードフレームの他方の面側を外部接続面とし、
    前記電子部品を封止する封止樹脂を有し、
    前記貫通穴は、全て、前記一方の端子部に形成され、
    前記凹部に前記封止樹脂が充填されていることを特徴とする請求項６に記載の電子部品装置。
  10. 下側金属板に第１凹部を形成して一方の端子部を区画すると共に、前記一方の端子部の中央に貫通穴を形成する工程と、
    上側金属板に第２凹部を形成して前記一方の端子部に対応する位置に他方の端子部を区画する工程と、
    前記一方の端子部と前記他方の端子部とが対応するように、前記下側金属板の上に前記上側金属板を配置する工程と、
    前記第１凹部と前記第２凹部とから形成される空洞部に樹脂を充填して樹脂部を形成する工程と、
    前記下側金属板及び前記上側金属板をパターン化して、前記一方の端子部と前記他方の端子部とから形成される端子を形成すると共に、前記貫通穴と前記他方の端子部の下面とから形成される凹部を得る工程と、
    前記凹部の内面に金属めっき層を形成する工程と
    を有することを特徴とするリードフレームの製造方法。
JP2016181178A 2016-09-16 2016-09-16 リードフレーム及びその製造方法と電子部品装置 Active JP6643213B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016181178A JP6643213B2 (ja) 2016-09-16 2016-09-16 リードフレーム及びその製造方法と電子部品装置
US15/701,507 US10096539B2 (en) 2016-09-16 2017-09-12 Lead frame and electronic component device
TW106131427A TWI752082B (zh) 2016-09-16 2017-09-13 導線架及電子組件裝置
CN201710832129.2A CN107833871B (zh) 2016-09-16 2017-09-15 引线框架和电子部件装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016181178A JP6643213B2 (ja) 2016-09-16 2016-09-16 リードフレーム及びその製造方法と電子部品装置

Publications (2)

Publication Number Publication Date
JP2018046218A JP2018046218A (ja) 2018-03-22
JP6643213B2 true JP6643213B2 (ja) 2020-02-12

Family

ID=61620544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016181178A Active JP6643213B2 (ja) 2016-09-16 2016-09-16 リードフレーム及びその製造方法と電子部品装置

Country Status (4)

Country Link
US (1) US10096539B2 (ja)
JP (1) JP6643213B2 (ja)
CN (1) CN107833871B (ja)
TW (1) TWI752082B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6643213B2 (ja) * 2016-09-16 2020-02-12 新光電気工業株式会社 リードフレーム及びその製造方法と電子部品装置
JP7260372B2 (ja) * 2019-04-02 2023-04-18 大口マテリアル株式会社 半導体素子搭載用基板の製造方法
US10834839B1 (en) * 2019-08-27 2020-11-10 International Business Machines Corporation Barrier for hybrid socket movement reduction
JP7483595B2 (ja) 2020-11-13 2024-05-15 新光電気工業株式会社 配線基板、電子装置及び配線基板の製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6092840U (ja) * 1983-11-30 1985-06-25 関西日本電気株式会社 二部材の接続構体
JPH0563130A (ja) * 1991-08-30 1993-03-12 Sumitomo Special Metals Co Ltd リードフレームとその製造方法並びに半導体パツケージ
JPH0758270A (ja) 1993-08-11 1995-03-03 Shinko Electric Ind Co Ltd 多層リードフレーム
JPH0794651A (ja) * 1993-09-20 1995-04-07 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP3983930B2 (ja) * 1999-05-18 2007-09-26 大日本印刷株式会社 回路部材の製造方法
JP3752949B2 (ja) * 2000-02-28 2006-03-08 日立化成工業株式会社 配線基板及び半導体装置
CN1449583A (zh) * 2000-07-25 2003-10-15 Ssi株式会社 塑料封装基底、气腔型封装及其制造方法
KR100661690B1 (ko) * 2002-12-10 2006-12-26 세이코 엡슨 가부시키가이샤 압전 발진기 및 그 제조 방법과, 휴대 전화 장치 및 전자기기
JP4467903B2 (ja) * 2003-04-17 2010-05-26 大日本印刷株式会社 樹脂封止型半導体装置
TWI245392B (en) * 2004-06-29 2005-12-11 Advanced Semiconductor Eng Leadless semiconductor package and method for manufacturing the same
JP2006179760A (ja) * 2004-12-24 2006-07-06 Yamaha Corp 半導体パッケージ、および、これに使用するリードフレーム
JP4862204B2 (ja) * 2007-12-06 2012-01-25 三洋電機株式会社 固体電解コンデンサ
US8531024B2 (en) * 2008-03-25 2013-09-10 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and multilevel conductive trace
JP5605358B2 (ja) * 2009-04-28 2014-10-15 凸版印刷株式会社 アンテナシート、非接触型ｉｃ付データキャリア
US8716873B2 (en) * 2010-07-01 2014-05-06 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
KR101890084B1 (ko) * 2010-11-02 2018-08-20 다이니폰 인사츠 가부시키가이샤 리드 프레임 및 반도체 장치
JP5813467B2 (ja) * 2011-11-07 2015-11-17 新光電気工業株式会社 基板、発光装置及び基板の製造方法
US9165878B2 (en) * 2013-03-14 2015-10-20 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9673364B2 (en) * 2013-07-19 2017-06-06 Nichia Corporation Light emitting device and method of manufacturing the same
US9704794B2 (en) * 2014-06-17 2017-07-11 Stmicroelectronics S.R.L. Electronic device with die being sunk in substrate
KR101634067B1 (ko) * 2014-10-01 2016-06-30 주식회사 네패스 반도체 패키지 및 그 제조방법
KR20170052738A (ko) * 2015-11-03 2017-05-15 삼성전자주식회사 반도체 발광소자
JP6643213B2 (ja) * 2016-09-16 2020-02-12 新光電気工業株式会社 リードフレーム及びその製造方法と電子部品装置

Also Published As

Publication number Publication date
TWI752082B (zh) 2022-01-11
JP2018046218A (ja) 2018-03-22
TW201815251A (zh) 2018-04-16
CN107833871A (zh) 2018-03-23
CN107833871B (zh) 2021-12-28
US10096539B2 (en) 2018-10-09
US20180082931A1 (en) 2018-03-22

Similar Documents

Publication Publication Date Title
TWI471956B (zh) 半導體封裝與製造方法
TWI395274B (zh) 製造電路基材的方法及製造電子部件封裝結構的方法
JP5132101B2 (ja) スタックパッケージ構造体及びその製造に用いる単体パッケージと、それらの製造方法
JP6770853B2 (ja) リードフレーム及び電子部品装置とそれらの製造方法
JP2005209689A (ja) 半導体装置及びその製造方法
JP2008300507A (ja) 配線基板とその製造方法
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
TWI666737B (zh) 佈線基板、製造佈線基板之方法及電子組件裝置
JP6643213B2 (ja) リードフレーム及びその製造方法と電子部品装置
TW201011872A (en) Package substrate having semiconductor component embedded therein and fabrication method thereof
US8067698B2 (en) Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
KR20100133310A (ko) 전자 디바이스 패키지 및 제조방법
TWI553787B (zh) Ic載板、具有該ic載板的半導體器件及其製造方法
JP6761738B2 (ja) リードフレーム及びその製造方法、電子部品装置の製造方法
JP4759041B2 (ja) 電子部品内蔵型多層基板
JP4708915B2 (ja) 封止型プリント基板の製造方法
JP6210533B2 (ja) プリント基板およびその製造方法
KR102141102B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
CN113496983A (zh) 半导体封装载板及其制法与半导体封装制程
US20220293748A1 (en) Method for Manufacturing Semiconductor Device and Semiconductor Device
JP7430988B2 (ja) 電子装置
TW201832337A (zh) 線路載板及其製造方法
CN107611036A (zh) 封装基板及其制作方法、封装结构
JP2017191845A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200106

R150 Certificate of patent or registration of utility model

Ref document number: 6643213

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150