JP2011129612A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP2011129612A
JP2011129612A JP2009284826A JP2009284826A JP2011129612A JP 2011129612 A JP2011129612 A JP 2011129612A JP 2009284826 A JP2009284826 A JP 2009284826A JP 2009284826 A JP2009284826 A JP 2009284826A JP 2011129612 A JP2011129612 A JP 2011129612A
Authority
JP
Japan
Prior art keywords
groove
substrate
dicing
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009284826A
Other languages
English (en)
Inventor
Manabu Neshoku
学 根食
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009284826A priority Critical patent/JP2011129612A/ja
Publication of JP2011129612A publication Critical patent/JP2011129612A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • H01L2924/10158Shape being other than a cuboid at the passive surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Dicing (AREA)

Abstract

【課題】基板の側面に段差を形成しやすくすることにより、基板を実装基板に接着剤を用いて実装するときに接着剤が基板の側面を這い上がることを抑制する。
【解決手段】基板10の第1面120に第1の溝122及び第2の溝124を形成する。第1の溝122及び第2の溝124は、ダイシングライン102の中心線を挟んで互いに平行に延伸しており、幅方向において、一部のみがダイシングライン102に含まれて、かつ最深部がダイシングライン102に含まれていない。次いで、基板10の第2面110にダイシングライン102に沿った第3の溝を形成し、かつ基板10の厚さ方向において第3の溝を第1の溝122の一部及び第2の溝124の一部に繋げる。これにより、基板10はダイシングライン102に沿って切断される。
【選択図】図1

Description

本発明は、基板をダイシングラインに沿って分割する工程を有する半導体装置の製造方法及び半導体装置に関する。
半導体装置の製造工程においては、半導体ウェハを複数の半導体チップに個片化する工程がある。そして個片化された半導体チップを実装基板に実装する方法の一つに、ボンディングワイヤを用いる方法がある。この方法を用いる場合、半導体チップは、能動面を上に向けた状態で、接着剤を用いて実装基板に固定される。このとき、半導体チップを搭載するときの加重や熱処理等により、接着剤が半導体チップの下面からはみ出して半導体チップの側面を這い上がり、能動面が接着剤によって汚染される可能性がある。接着剤が基板の能動面を汚染して電極パッド等に付着すると、ワイヤボンディングにおける接続不良の原因となる。また接着剤が基板の側面に付着していると、この接着剤に起因した熱応力により、半導体装置の信頼性が低下することがある。
特許文献1には、半導体ウェハの表面に第1の溝を形成し、その後半導体ウェハの裏面に第2の溝を、第1の溝と繋がる深さに形成することにより、半導体ウェハを半導体チップに個片化する技術が開示されている。特許文献1では、第2の溝を第1の溝より幅広にすることにより、半導体ウェハの側面に段差を形成している。そしてこの段差により、接着剤が半導体チップの側面を這い上がることを抑制できる、と記載されている。
特開平9−172029号公報
本発明者は、特許文献1に記載の技術では、図9に示すように、ダイシングブレード420の先端が点線で示す初期形状422から磨耗し、丸みを帯びてしまうと、切断後の基板410の側面412は傾斜するものの、十分な角度θ及び深さを有する段差は形成されなくなってしまうことを見出した。基板410の側面412の段差に十分な角度θ及び深さがない場合、接着剤が基板410の側面を這い上がることを抑制できない。
本発明によれば、基板の第1面に、ダイシングラインの中心線を挟んで互いに平行に延伸し、幅方向において、一部のみが前記ダイシングラインに含まれ、かつ最深部が前記ダイシングラインに含まれていない第1の溝及び第2の溝を形成する工程と、
前記基板の第2面に前記ダイシングラインに沿っていて開口幅が前記ダイシングラインと同じ幅である第3の溝を形成し、かつ前記基板の厚さ方向において前記第3の溝を前記第1の溝の一部及び前記第2の溝の一部に繋げることにより、前記基板を前記ダイシングラインに沿って切断する工程と、
を備える半導体装置の製造方法が提供される。
本発明によれば、第1の溝及び第2の溝は、最深部がダイシングラインの外側に位置している。このため、第1の溝及び第2の溝を形成するときにレーザーダイシングを用いた場合や、第1の溝又は第2の溝を形成するためのダイシングブレードが磨耗した場合など、溝の底部が丸みを帯びて形成された場合においても、基板の側面に十分な角度及び深さを有する段差を形成することができる。従って、接着剤が基板の側面を這い上がることを抑制できる。
本発明によれば、基板と、
前記基板の表面に形成された半導体素子と、
前記基板の側面の全周に形成され、裏面側を向いている段差部と、
を備え、
前記段差部は、前記表面側に向かって窪んでいる凹部を有している半導体装置が提供される。
本発明によれば、接着剤が半導体チップの側面を這い上がることを抑制できる。
(a)は第1の実施形態に係る半導体装置の製造方法を示す断面図であり、(b)は平面図である。 (a)は第1の実施形態に係る半導体装置の製造方法を示す断面図であり、(b)は平面図である。 (a)は第1の実施形態に係る半導体装置の製造方法を示す断面図であり、(b)は本実施形態の効果を説明するための断面図である。 第1の実施形態に係る半導体装置の製造方法を示す断面図である。 第2の実施形態に係る半導体装置の製造方法を示す断面図である。 第2の実施形態に係る半導体装置の製造方法を示す断面図である。 第3の実施形態に係る半導体装置の製造方法を示す断面図である。 第3の実施形態に係る半導体装置の製造方法を示す断面図である。 課題を説明するための断面図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図1〜図4の各図は、第1の実施形態に係る半導体装置の製造方法を示す図である。この半導体装置の製造方法は以下の工程を有している。まず基板10の第1面120に第1の溝122及び第2の溝124を形成する。第1の溝122及び第2の溝124は、ダイシングライン102の中心線を挟んで互いに平行に延伸しており、幅方向において、一部のみがダイシングライン102に含まれて、かつ最深部がダイシングライン102に含まれていない。次いで、基板10の第2面110にダイシングライン102に沿った第3の溝112を形成し、かつ基板10の厚さ方向において第3の溝112を第1の溝122の一部及び第2の溝124の一部に繋げる。これにより、基板10はダイシングライン102に沿って切断される。なお本実施形態において、ダイシングライン102は、第3の溝112が形成される領域として定義される。以下、詳細に説明する。
まず図1(a)の断面図及び図1(b)の平面図に示すように、基板10の第2面110にダイシングテープ50を貼り付ける。ダイシングテープ50の接着面には、例えばポリイミド樹脂からなる粘着層が設けられている。基板10は例えばSi単結晶ウェハなどの半導体ウェハであり、第2面110が表面すなわち能動面となっており、第1面120が裏面になっている。次いで、ダイシングブレード200を回転させながらダイシングライン102に沿って移動させることにより、基板10の第1面120に第1の溝122及び第2の溝124を、基板10を貫通しないように形成する。第1の溝122及び第2の溝124の深さは、例えば基板10の厚さの5%以上60%以下である。本実施形態においてダイシングブレード200は、例えば両面の外周部分がそれぞれ面取り加工されることにより、先端が中心に向かって先細りしている。このため第1の溝122及び第2の溝124は、幅方向の中心が最深部となっている。第1の溝122及び第2の溝124は、上記したように、ダイシングライン102の中心線を挟んで互いに平行に延伸しており、幅方向において、一部のみがダイシングライン102に含まれて、かつ最深部がダイシングライン102に含まれていない。なお第1の溝122及び第2の溝124は、交互に形成されても良いし、全ての第1の溝122が形成された後に第2の溝124が形成されても良い。
次いで図2(a)の断面図及び図2(b)の平面図に示すように、ダイシングテープ50を基板10の第2面110からはがす。次いでダイシングテープ52を基板10の第1面120に貼り付ける。次いで基板10の第2面110に、ダイシングブレード210を用いて第3の溝112を形成する。このときダイシングブレード210を、回転させながら、厚さ方向の中心がダイシングライン102の中心と重なるようにしつつ、ダイシングライン102に沿って移動させる。そして、第3の溝112の底部を第1の溝122の底部及び第2の溝124の底部に連通させる。これにより、基板10はダイシングライン102に沿って切断され、半導体チップ100に個片化される。
図3(a)の断面図は、図2(b)のC−C´断面を示している。第1の溝122及び第2の溝124は、ダイシングライン102の中央部には形成されていない。このため、ダイシングブレード210をダイシングライン102に沿って移動させるとき、ダイシングライン102の幅方向の中央部では基板10が厚さ方向の全体に残っている。このため、ダイシングブレード210は、進行する側において基板10によって支持され、安定して切断方向に進行することができる。一方、基板10の裏面側に形成された溝がダイシングライン102の幅方向の全体に形成されている場合、図3(b)の断面図に示すように、ダイシングライン102の裏面側に溝(空隙)12が位置することになるため、ダイシングブレード210は、進行する側において基板10によって支持されにくくなる。この場合、ダイシングブレード210を進行させるときに、ダイシングブレード210が図3(b)の点線の矢印で示すように、上下に震動しやすくなってしまい、基板10にチッピングが発生しやすくなる。
ついで図4(a)の断面図に示すように、個片化した半導体チップ100を取り出す。半導体チップ100は、能動面(表面)である第2面110が裏面である第1面120に対して面積が大きくなっている。そして側面130の全周には段差部132が形成されている。段差部132は第1面120側を向いており、また凹部134を有している。凹部134は、第2面110に向けて窪んでいる。
その後図4(b)の断面図に示すように、半導体チップ100を、第2面110を上に向けて、接着剤310を用いて実装基板300に実装する。接着剤310は、例えば銀ペーストなどである。実装基板300は多層配線基板であっても良いし、リードフレームであっても良い。上記したように半導体チップ100の側面130には、十分な角度及び深さを有する段差部132が形成されている。このため接着剤310が半導体チップ100の側面130の側面を這い上がることを抑制できる。特に本実施形態では、段差部132には凹部134が形成されているため、接着剤310が半導体チップ100の側面130を這い上がることをさらに抑制できる。
そして半導体チップ100と実装基板300とをボンディングワイヤ320を用いて接続する。
次に、本実施形態の作用及び効果について説明する。本実施形態によれば、第1の溝122及び第2の溝124は、最深部がダイシングライン102の外側に位置している。このため、第1の溝122及び第2の溝124を形成するときにダイシングブレード200が磨耗し、第1の溝122及び第2の溝124の底部が丸みを帯びて形成された場合においても、半導体チップ100の側面130に段差部132を形成することができる。従って、半導体チップ100を実装基板300に接着剤310を用いて実装するときに、接着剤310が半導体チップ100の側面130の側面を這い上がることを抑制できる。このため、半導体チップ100の歩留まりが向上する。
また本実施形態では、ダイシングブレード200は予め先細りとなっている。このため、段差部132に凹部134を形成することができ、これにより、接着剤310が半導体チップ100の側面130の側面を這い上がることをさらに抑制できる。
またダイシングブレード210をダイシングライン102に沿って移動させるとき、ダイシングライン102の幅方向の中央部では基板10が厚さ方向の全体に残っている。このため、ダイシングブレード210を進行させるときに、ダイシングブレード210が上下に震動することを抑制して、半導体チップ100にチッピングが発生することを抑制できる。
なお本実施形態において、ダイシングブレード200は先端が先細りしていなくても良く、一般的なダイシングブレードであっても良い。この場合においても、ダイシングブレード200が磨耗する前では段差部を形成することができ、またダイシングブレード200が磨耗し、第1の溝122及び第2の溝124の底部が丸みを帯びて形成された場合においても、半導体チップ100の側面130に凹部134を有する段差部132を形成することができる。また第1の溝122と第2の溝124とを異なるダイシングブレードを用いて形成しても良い。
図5及び図6の各図は、第2の実施形態に係る半導体装置の製造方法を示す断面図である。本実施形態では、第1の溝122と及び第2の溝124を互いに異なるダイシングブレード202,204を用いて形成している点を除いて、第1の実施形態と同様である。
まず図5(a)に示すように、ダイシングブレード202を用いて第1の溝122を形成する。ダイシングブレード202は、ダイシングライン102の内側に位置している側面が外側に位置する側面に向かって傾斜することにより先細りしている。このため、第1の溝122のうちダイシングライン102の内側に含まれている側面は、ダイシングライン102の外側に向けて傾斜する。この場合においても、ダイシングブレード202の先端はダイシングライン102の外側に位置しているため、第1の溝122の最深部はダイシングライン102の外側に位置する。
次いで図5(b)に示すように、ダイシングブレード204を用いて第2の溝124を形成する。ダイシングブレード204は、ダイシングライン102の内側に位置している側面が外側に位置する側面に向かって傾斜することにより先細りしている。すなわちダイシングブレード204は、ダイシングブレード202とは逆側に先細りしている。そして第2の溝124は、第1の溝122とは逆側、すなわちダイシングライン102の内側に含まれている側面がダイシングライン102の外側に向けて傾斜する。この場合においても、ダイシングブレード204の先端はダイシングライン102の外側に位置しているため、第2の溝124の最深部はダイシングライン102の外側に位置する。
その後、図6(a)に示すように、ダイシングブレード210を用いて基板10を半導体チップ100に個片化する。そして図6(b)に示すように半導体チップ100を実装基板300に実装する。これらの工程は、第1の実施形態と同様である。
本実施形態によっても、第1の実施形態と同様の効果を得ることができる。また凹部134の傾斜を第1の実施形態よりも急峻にすることができるため、接着剤310が半導体チップ100の側面130を這い上がることをさらに抑制できる。
図7及び図8の各図は、第3の実施形態に係る半導体装置の製造方法を示す断面図である。この半導体装置の製造方法は、ダイシングブレード200が、両面の周縁部が面取り加工されることにより中心に向かって先細りになっている点を除いて、第1の実施形態に係る半導体装置の製造方法と同様である。
本実施形態によっても第1の実施形態と同様の効果を得ることができる。また凹部134の傾斜を第1の実施形態よりも急峻にすることができるため、接着剤310が半導体チップ100の側面130を這い上がることをさらに抑制できる。
なお、上記した各実施形態において、第1の溝122及び第2の溝124の最深部をダイシングライン102の中に位置させても良い。この場合においても、半導体チップ100の側面130を傾斜させることができるため、接着剤310が半導体チップ100の側面130を這い上がることを抑制できる。
また第1の実施形態において、第1の溝122、第2の溝124、及び第3の溝112を一つのダイシングブレードを用いて形成しても良い。
また第1の実施形態において、第1の溝122及び第2の溝124をレーザーダイシングにより形成してもよい。この場合においても、第1の実施形態で示した効果を得ることができる。また第1の溝122及び第2の溝124を形成するときに半導体チップ100にチッピングが発生することを抑制できる。
また上記した各実施形態において、第3の溝112をレーザーダイシングにより形成しても良い。この場合においても、各実施形態で示した効果を得ることができる。また第3の溝112を形成するときに、半導体チップ100にチッピングが発生することをさらに抑制できる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
10 基板
12 溝(空隙)
50 ダイシングテープ
52 ダイシングテープ
100 半導体チップ
102 ダイシングライン
110 第2面
112 溝
120 第1面
122 溝
124 溝
130 側面
132 段差部
134 凹部
200 ダイシングブレード
202 ダイシングブレード
204 ダイシングブレード
210 ダイシングブレード
300 実装基板
310 接着剤
320 ボンディングワイヤ
410 基板
412 側面
420 ダイシングブレード
422 ダイシングブレードの初期形状

Claims (7)

  1. 基板の第1面に、ダイシングラインの中心線を挟んで互いに平行に延伸し、幅方向において、一部のみが前記ダイシングラインに含まれ、かつ最深部が前記ダイシングラインに含まれていない第1の溝及び第2の溝を形成する工程と、
    前記基板の第2面に前記ダイシングラインに沿っていて開口幅が前記ダイシングラインと同じ幅である第3の溝を形成し、かつ前記基板の厚さ方向において前記第3の溝を前記第1の溝の一部及び前記第2の溝の一部に繋げることにより、前記基板を前記ダイシングラインに沿って切断する工程と、
    を備える半導体装置の製造方法。
  2. 請求項1に記載の半導体装置の製造方法において、
    前記基板をダイシングラインに沿って切断することにより、前記基板から半導体チップが切り出され、
    前記第1面は前記半導体チップの裏面であり、前記第2面は前記半導体チップの能動面であり、
    前記基板から前記半導体チップが切り出される工程の後に、前記半導体チップを、能動面を上にして実装基板に実装する工程を備える半導体装置の製造方法。
  3. 請求項1又は2に記載の半導体装置の製造方法において、
    前記第1の溝及び前記第2の溝は、ダイシングブレードを前記ダイシングラインに沿って移動させることにより形成される半導体装置の製造方法。
  4. 請求項3に記載の半導体装置の製造方法において、
    前記第1の溝及び前記第2の溝は、先端が中心に向かって先細りしている前記ダイシングブレードを用いて形成される半導体装置の製造方法。
  5. 請求項3に記載の半導体装置の製造方法において、
    前記第1の溝及び前記第2の溝は、先端が前記ダイシングラインの外側に向かって先細りしている前記ダイシングブレードを用いて形成される半導体装置の製造方法。
  6. 請求項1又は2に記載の半導体装置の製造方法において、
    前記第1の溝及び前記第2の溝は、レーザーダイシングにより形成される半導体装置の製造方法。
  7. 基板と、
    前記基板の表面に形成された半導体素子と、
    前記基板の側面の全周に形成され、裏面側を向いている段差部と、
    を備え、
    前記段差部は、前記表面側に向かって窪んでいる凹部を有している半導体装置。
JP2009284826A 2009-12-16 2009-12-16 半導体装置の製造方法及び半導体装置 Pending JP2011129612A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009284826A JP2011129612A (ja) 2009-12-16 2009-12-16 半導体装置の製造方法及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009284826A JP2011129612A (ja) 2009-12-16 2009-12-16 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
JP2011129612A true JP2011129612A (ja) 2011-06-30

Family

ID=44291915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009284826A Pending JP2011129612A (ja) 2009-12-16 2009-12-16 半導体装置の製造方法及び半導体装置

Country Status (1)

Country Link
JP (1) JP2011129612A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013054917A1 (ja) * 2011-10-13 2013-04-18 株式会社タムラ製作所 半導体素子及びその製造方法
CN105103278A (zh) * 2013-04-10 2015-11-25 三菱电机株式会社 半导体装置、半导体装置的制造方法
US11105629B2 (en) 2018-06-13 2021-08-31 Seiko Epson Corporation Physical quantity sensor, composite sensor, inertial measurement unit, vehicle positioning device, portable electronic device, electronic device, vehicle, traveling supporting system, and display device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013054917A1 (ja) * 2011-10-13 2013-04-18 株式会社タムラ製作所 半導体素子及びその製造方法
CN105103278A (zh) * 2013-04-10 2015-11-25 三菱电机株式会社 半导体装置、半导体装置的制造方法
JPWO2014167745A1 (ja) * 2013-04-10 2017-02-16 三菱電機株式会社 半導体装置、半導体装置の製造方法
KR101823851B1 (ko) * 2013-04-10 2018-01-30 미쓰비시덴키 가부시키가이샤 반도체 장치의 제조 방법
US11233029B2 (en) 2013-04-10 2022-01-25 Mitsubishi Electric Corporation Semiconductor device having a device fixed on a substrate with an adhesive
US11105629B2 (en) 2018-06-13 2021-08-31 Seiko Epson Corporation Physical quantity sensor, composite sensor, inertial measurement unit, vehicle positioning device, portable electronic device, electronic device, vehicle, traveling supporting system, and display device

Similar Documents

Publication Publication Date Title
KR100650538B1 (ko) 반도체 장치의 제조 방법
KR102287698B1 (ko) 반도체 장치 및 그 제조 방법
JP2007184426A (ja) 半導体装置の製造方法
JPH03204954A (ja) 半導体装置の製造方法
JP4342832B2 (ja) 半導体装置およびその製造方法
JP2009088252A (ja) ウエハのダイシング方法および半導体チップ
JP4495916B2 (ja) 半導体チップの製造方法
JP2007165371A (ja) 半導体装置の製造方法
JP2004055852A (ja) 半導体装置及びその製造方法
JP2007165789A (ja) 半導体装置の製造方法
JP6455932B2 (ja) Ledパッケージ及び多列型led用リードフレーム、並びにそれらの製造方法
JP2011129612A (ja) 半導体装置の製造方法及び半導体装置
WO2018230297A1 (ja) 半導体装置およびその製造方法
JP2010129870A (ja) 半導体発光装置及びその製造方法
JP2018046289A (ja) 半導体装置およびその製造方法
JP3501959B2 (ja) レーザー溶断方式半導体装置の製造方法および半導体装置
JP2009200175A (ja) 半導体装置及びその製造方法
JP2004158739A (ja) 樹脂封止型半導体装置およびその製造方法
JP2013062372A (ja) デバイスウェハ及びデバイスウェハの切断方法
JP2009076782A (ja) 半導体基板、その製造方法、および半導体チップ
JP2001044141A (ja) 半導体基板の切断方法
JP2005302985A (ja) 半導体ウェーハおよび半導体チップ
JP2010073803A (ja) 半導体装置の製造方法
KR100681264B1 (ko) 전자소자 패키지 및 그의 제조 방법
JP2006108245A (ja) 半導体素子の製造方法