TW201304149A - 主動矩陣基板、顯示裝置及主動矩陣基板之製造方法 - Google Patents

主動矩陣基板、顯示裝置及主動矩陣基板之製造方法 Download PDF

Info

Publication number
TW201304149A
TW201304149A TW101111182A TW101111182A TW201304149A TW 201304149 A TW201304149 A TW 201304149A TW 101111182 A TW101111182 A TW 101111182A TW 101111182 A TW101111182 A TW 101111182A TW 201304149 A TW201304149 A TW 201304149A
Authority
TW
Taiwan
Prior art keywords
layer
electrode
active matrix
matrix substrate
protective layer
Prior art date
Application number
TW101111182A
Other languages
English (en)
Other versions
TWI406420B (zh
Inventor
Katsunori Misaki
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW201304149A publication Critical patent/TW201304149A/zh
Application granted granted Critical
Publication of TWI406420B publication Critical patent/TWI406420B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133337—Layers preventing ion diffusion, e.g. by ion absorption
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G02F2201/501—Blocking layers, e.g. against migration of ions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明之主動矩陣基板(1)具備源極電極(32)、汲極電極(33)、及包含氧化物半導體之半導體層(31)，在閘極電極(12a)上形成有包含氧化矽之閘極絕緣層(42)，在閘極絕緣層(42)上形成有源極電極(32)、汲極電極(33)、及半導體層(31)，在閘極絕緣層(42)上形成有未覆蓋半導體層(31)之包含氮化矽之第1保護層(44)，在半導體層(31)上形成有包含氧化矽之第2保護層(46)。第1保護層(44)係覆蓋訊號線(14)及源極連接線(36)。

Description

主動矩陣基板、顯示裝置及主動矩陣基板之製造方法
本發明係關於一種具有薄膜電晶體之主動矩陣基板、及具備此種主動矩陣基板之顯示裝置。
主動矩陣型液晶顯示裝置或有機EL(Electro Luminescence電致發光)顯示裝置一般而言具備：主動矩陣基板，其於每個像素中形成有作為開關元件之薄膜電晶體(Thin Film Transistor；以下亦稱為「TFT」)；對向基板，其係形成有對向電極及彩色濾光器等；及液晶層等之光調變層，其係設置於TFT基板與對向基板之間。
近年來，有人提案有使用IGZO(InGaZnOx)等氧化物半導體膜，取代非晶矽等矽半導體來作為TFT半導體層。將此種TFT稱為「氧化物半導體TFT」。由於氧化物半導體具有比非晶矽更高之移動率，故氧化物半導體TFT能以比非晶矽TFT更快之速度進行動作。此外，氧化物半導體膜因與多晶矽膜相比可用更簡便之製程形成，故其特徵為亦易用於需要大面積之裝置。
專利文獻1及2記載有氧化物半導體TFT之例。
專利文獻1之氧化物半導體TFT係具備以氧化鋅作為主成分之半導體層之氧化物TFT。根據專利文獻1，其製造方法係包含：於基板上形成以氧化鋅作為主成分之氧化物半導體薄膜層之步驟；於氧化物半導體薄膜層上形成第1絕緣膜之步驟；及於第1絕緣膜上形成第2絕緣膜之步驟；且 在第2絕緣膜成膜前，氧化第1絕緣膜。
專利文獻2之氧化物半導體TFT係具備：氧化物半導體薄膜層，其係配置於源極電極與汲極電極之間，且以氧化鋅(ZnO)作為主成分；及閘極絕緣膜，其係覆蓋氧化物半導體薄膜層之上表面及側面之矽系絕緣膜；閘極絕緣膜包含：第1閘極絕緣膜，其係覆蓋氧化物半導體薄膜層之上表面；及第2閘極絕緣膜，其係覆蓋第1閘極絕緣膜之前面及氧化物半導體薄膜層之側面。
先行技術文獻 專利文獻
[專利文獻1]日本特開2008-60419號公報
[專利文獻2]日本特開2007-73561號公報
參照圖19~24對第1參考例之主動矩陣基板100加以說明。
圖19係表示主動矩陣基板100中像素120、訊號線端子(亦稱為「S端子」)160、閘極線端子(亦稱為「G端子」)170、及輔助電容線端子(亦稱為「Cs端子」)180之構成之俯視圖。
主動矩陣基板100具備：配置成矩陣狀之複數個像素120；彼此正交延伸之複數根掃描線112及複數根訊號線114；及與複數根掃描線112平行延伸之複數根輔助電容線(亦稱為「Cs線」)116。
如圖19所示，各像素120係具有像素電極121及輔助電容部140。在掃描線112與訊號線114之交點附近，配置有對應像素120之TFT130。訊號線114、掃描線112、及Cs線116之端部係分別配置有S端子160、G端子170、及Cs端子180。
圖20(a)~(d)係表示TFT130、輔助電容部140、S端子160、及G端子170各自構成之剖面圖，分別表示圖19中A-A'剖面、B-B'剖面、C-C'剖面、及D-D'剖面。
如圖19及圖20(a)所示，TFT130係具備半導體層131、源極電極132、汲極電極133、及閘極電極112a。半導體層131係IGZO等之氧化物半導體層。閘極電極112a係掃描線112之一部分。閘極電極112a上形成有閘極絕緣層142，閘極絕緣層142上形成有源極電極132、汲極電極133、及半導體層131。半導體層131係以分別覆蓋源極電極132及汲極電極133之一部分之方式形成。此外，閘極絕緣層142上形成有連接源極電極132與訊號線114之源極連接線136、及連接源極電極133與像素電極121之汲極連接線137。
半導體層131、源極電極132、汲極電極133、源極連接線136、及汲極連接線137上，依序積層有包含氧化矽(SiO2)之第1保護層144、及包含氮化矽(SiN)之第2保護層146。汲極連接線137係藉由以貫通第1保護層144及第2保護層146之方式形成之接觸孔135，連接於像素電極121。源極連接線136及汲極連接線137係具有3層結構，其包含下層151、中間層152、及上層153。下層151、中間層 152、及上層153係分別包含例如Ti(鈦)、Al(鋁)、及MoN(氮化鉬)。
如圖19及圖20(b)所示，輔助電容部140包含：輔助電容電極116a、形成於輔助電容電極116a上之閘極絕緣層142、形成於閘極絕緣層142上之Cs對向電極(輔助電容對向電極)147、形成於Cs對向電極147上之第1保護層144、積層於第1保護層144上之第2保護層146、及形成於第2保護層146上之像素電極121。
Cs對向電極147係藉由以貫通第1保護層144及第2保護層146之方式形成之接觸孔145，連接於像素電極121。輔助電容電極116a係Cs線116之一部分。藉由輔助電容電極116a、Cs對向電極147、及被兩電極包夾之閘極絕緣層142之部分，形成輔助電容。此外，Cs對向電極147係與源極連接線136及汲極連接線137相同，具有包含下層151、中間層152、及上層153之3層結構。
如圖19及圖20(c)所示，S端子160包含：閘極絕緣層142、配置於閘極絕緣層142上之訊號線114、積層於訊號線114上之第1保護層144、積層於第1保護層144上之第2保護層146、及形成於第2保護層146上之上部佈線161。訊號線114係藉由以貫通第1保護層144及第2保護層146之方式形成之接觸孔165，連接於上部佈線161。訊號線114係與源極連接線136等相同，具有包含下層151、中間層152、及上層153之3層結構。
如圖19及圖20(d)所示，G端子170包含：掃描線112、依 序形成於掃描線112上之閘極絕緣層142、第1保護層144、第2保護層146、及上部佈線171。掃描線112係藉由以貫通閘極絕緣層142、第1保護層144、及第2保護層146之方式形成之接觸孔175，連接於上部佈線171。
其次，參照圖21(a)~(d)及圖22(e)~(g)，對主動矩陣基板100之製造方法加以說明。圖21(a)~(d)及圖22(e)~(g)係表示圖19中TFT130之A-A'剖面、輔助電容部140之B-B'剖面、S端子160之C-C'剖面、及G端子170之D-D'剖面之構成。
步驟(A)：首先，藉由濺鍍法等在基板上形成金屬層。該金屬層係例如具有Al、Ti、及TiN(氮化鈦)之3層構成。其次，藉由眾所周知之光微影法將金屬層圖案化(第1遮罩步驟)，如圖21(a)所示，取得閘極電極112a、輔助電容電極116a、及掃描線112。此時，該處亦同時形成有未圖示之Cs線116。S端子160上未殘留金屬層。
步驟(B)：繼而，如圖21(b)所示，以覆蓋閘極電極112a、輔助電容電極116a、及掃描線112之方式，利用電漿CVD法在基板上積層氧化矽，取得閘極絕緣層142。
步驟(C)：接著，於閘極絕緣層142上積層ITO(Indium Tin Oxide)等透明導電材料，且藉由光微影法圖案化(第2遮罩步驟)，如圖21(c)所示，取得源極電極132及汲極電極133。
步驟(D)：其次，在閘極絕緣層142上藉由濺鍍法，以覆蓋源極電極132及汲極電極133之方式積層IGZO等之氧化物半導體材料。其後，藉由光微影法將氧化物半導體材料圖案化(第3遮罩步驟)，如圖21(d)所示，取得半導體層131。
步驟(E)：繼而，藉由濺鍍法，在閘極絕緣層142上以覆蓋源極電極132、汲極電極133、及半導體層131之方式，依序積層Ti、Al、及MoN。其後，藉由光微影法，將該等3層同時圖案化(第4遮罩步驟)，如圖22(e)所示，取得源極連接線136、汲極連接線137、Cs對向電極147、及訊號線114。該等佈線係如上所述具有3層構成。
步驟(F)：接著，以覆蓋各佈線之方式，積層氧化矽而形成第1保護層144，並於其上積層氮化矽從而取得第2保護層146。其後，藉由光微影法，分別在汲極連接線137、Cs對向電極147、S端子160之訊號線114、及G端子170之掃描線112上，形成接觸孔135、145、165、及175(第5遮罩步驟)。此處，汲極連接線137、Cs對向電極147、及訊號線114之上層153係實現蝕刻阻擋之作用，且在接觸孔135、145、及165中，以分別露出汲極連接線137、Cs對向電極147、及訊號線114之上層153之方式進行蝕刻。此外，在G端子170之接觸孔175中露出掃描線112。
步驟(G)： 繼而，在第2保護層146上藉由濺鍍法積層ITO等透明導電材料。此時透明導電材料亦積層於接觸孔135、145、165、及175內。其後，藉由光微影法，進行透明電極材料之圖案化，形成像素電極121、上部佈線161、及上部佈線171(第6遮罩步驟)。
藉此，完成如圖19及圖20所示之主動矩陣基板100。
接著，對第2參考例之主動矩陣基板100加以說明。第2參考例之主動矩陣基板100係除不具備第2保護層146之外，基本上具有與第1參考例之主動矩陣基板100相同之構成。藉此，相同構成要件係賦予相同參照符號，並省略其說明。
第2參考例之主動矩陣基板100之平面構成係與圖19所表示者相同，故省略其說明。
圖23(a)~(d)係表示第2參考例之主動矩陣基板100之TFT130、輔助電容部140、S端子160、及G端子170各自之構成之剖面圖，且分別表示圖19之A-A'剖面、B-B'剖面、C-C'剖面、及D-D'剖面。
如圖23(a)所示，TFT130中，在包含氧化矽之第1保護層144上形成有像素電極121，汲極連接線137係藉由貫通第1保護層144之接觸孔135，連接於像素電極121。
如圖23(b)所示，輔助電容部140中，在第1保護層144上形成像素電極121，Cs對向電極147係藉由貫通第1保護層144之接觸孔135，連接於像素電極121。
如圖23(c)所示，S端子160中，訊號線114係藉由貫通第1 保護層144之接觸孔165，連接於上部佈線161。
如圖23(d)所示，G端子170中，掃描線112係藉由貫通閘極絕緣層142及第1保護層144之接觸孔175，連接於上部佈線171。
其次，參照圖24(a)及(b)，對第2參考例之主動矩陣基板100之製造方法加以說明。圖24(a)及(b)係表示圖19中TFT130之A-A'剖面、輔助電容部140之B-B'剖面、S端子160之C-C'剖面、及G端子170之D-D'剖面之構成。
首先，經由使用圖21(a)~(d)顯示之步驟(A)~(D)，取得如圖22(e)所示之積層結構。繼而，在該積層結構上積層氧化矽形成第1保護層144。其後，藉由光微影法將第1保護層144圖案化，於汲極連接線137、Cs對向電極147、S端子160之訊號線114、及G端子170之掃描線112上分別形成接觸孔135、145、165、及175(第5遮罩步驟)。接觸孔135、145、及165中，以分別露出汲極連接線137、Cs對向電極147、及訊號線114之上層153之方式進行蝕刻。此外，在G端子170之接觸孔175中露出掃描線112。
其次，藉由濺鍍法在第1保護層144上積層透明導電材料。此時透明導電材料亦積層於接觸孔135、145、165、及175內。其後，藉由光微影法進行透明電極材料之圖案化，形成像素電極121、上部佈線161、及上部佈線171(第6遮罩步驟)。
在具有氧化物半導體之主動矩陣基板之製造步驟中，形成氧化物半導體層，且在其上形成保護層後，以溫度 300~350℃之高溫進行退火處理。其中，如上述第1參考例所示，半導體層上之保護層使用氧化矽及氮化矽之情形，或保護層僅使用氮化矽之情形，藉由退火時包含於氮化矽內之氫，在半導體層上發生還原反應，從而引起所謂TFT特性劣化之問題。TFT特性劣化具體而言係使來自源極電極及汲極電極之洩漏電流增加、TFT之臨限值降低等。
為防止該問題，如第2參考例所示，考慮保護層上僅使用氧化矽。然而，該情形下，由於氧化矽之防濕性不佳，從而引起其下之源極連接線、汲極連接線、訊號線、Cs對向電極等被腐蝕之問題。
再者，在製造第1參考例及第2參考例之主動矩陣基板100之情形，因必須進行6次光微影步驟(6片遮罩步驟)，故有製造效率低，且製造成本高之問題。
本發明係鑒於上述問題而完成者，其目的在於提供一種具備高TFT特性之氧化物半導體TFT之主動矩陣基板。本發明之其他目的係提供一種具有優秀TFT特性，且源極連接線、汲極連接線、及訊號線等之耐久性優秀之主動矩陣基板。又，本發明之其他目的係提供一種製造效率更高之主動矩陣基板。此外，本發明之其他目的還在於提供一種具備此種主動矩陣基板之液晶顯示裝置、有機EL顯示裝置等之顯示裝置、或電子機器。
本發明之主動矩陣基板係具備含有氧化物半導體之薄膜電晶體者，且具備：上述薄膜電晶體之閘極電極、源極電 極、及汲極電極；訊號線，其對上述源極電極供給電壓；掃描線，其供給上述薄膜電晶體之開關訊號；及半導體層，其包含連接於上述源極電極及汲極電極之氧化物半導體；且(A)在上述閘極電極上形成包含氧化矽之閘極絕緣層，在上述閘極絕緣層上形成上述源極電極、上述汲極電極、及上述半導體層，在上述閘極絕緣層上形成未覆蓋上述半導體層之包含氮化矽之第1保護層，並在上述半導體層上形成包含氧化矽之第2保護層；或(B)形成有未覆蓋上述半導體層之包含氮化矽之第1保護層，在上述半導體層上形成包含氧化矽之閘極絕緣層，在上述半導體層之通道部上方之上述閘極絕緣層上形成有上述閘極電極，且在上述閘極電極上形成有包含氮化矽之第2保護層。
某實施形態中，上述主動矩陣基板具備連接上述訊號線與上述源極電極之源極連接線，且上述訊號線及上述源極連接線以接觸上述第1保護層之方式形成。
某實施形態中，上述訊號線形成於透明電極材料之電極層上，上述源極電極包含上述透明電極材料，且於上述源極電極之一部分上形成有上述源極連接線。
某實施形態中，上述主動矩陣基板具備各自包含像素電極之複數個像素；上述源極電極、上述汲極電極、及上述像素電極藉由相同之透明電極材料而形成於同一層。
某實施形態中，上述主動矩陣基板具備形成於上述複數個像素之各者之輔助電容，且上述輔助電容之輔助電容電極係以夾著上述閘極絕緣層而與上述像素電極對向之方式 配置。
某實施形態中，上述主動矩陣基板具備包含上述訊號線之一部分之訊號線端子；且於上述訊號線端子內，形成有貫通上述第1保護層及上述第2保護層而達至上述訊號線之接觸孔。
某實施形態中，上述主動矩陣基板具備閘極線端子，其包含上述掃描線之一部分；且於上述閘極線端子內，形成有至少貫通上述第2保護層而達至上述掃描線之接觸孔。
本發明之顯示裝置具備上述主動矩陣基板之顯示裝置。
本發明之主動矩陣基板之製造方法係具備含有氧化物半導體之薄膜電晶體之主動矩陣基板之製造方法，其包含：形成成為上述薄膜電晶體之源極電極及汲極電極之電極層之步驟；在上述電極層上積層金屬層之步驟；在上述金屬層上形成包含氮化矽之第1保護層之步驟；將上述第1保護層及上述金屬層圖案化，使上述電極層之一部分露出之步驟；在上述電極層上形成包含氧化物半導體之半導體層之步驟；及在露出之上述電極層、上述半導體層、及殘留之上述第1保護層上，形成包含氧化矽之第2保護層或閘極絕緣層之步驟。
某實施形態中，在露出之上述電極層、上述半導體層、及殘留之上述第1保護層上，形成包含氧化矽之第2保護層，且在形成上述電極層之前，實施形成上述薄膜電晶體之閘極電極之步驟、及在上述閘極電極上形成閘極絕緣層之步驟。
某實施形態中，在露出之上述電極層、上述半導體層、及殘留之上述第1保護層上，形成包含氧化矽之閘極絕緣層，且在形成上述閘極絕緣層後，實施在上述半導體層上方之上述閘極絕緣層上形成上述薄膜電晶體之閘極電極之步驟、及在上述閘極電極上形成包含氮化矽之第2保護層之步驟。
某實施形態中，藉由上述金屬層，形成對上述源極電極供給電壓之訊號線、及連接上述訊號線與上述源極電極之源極連接線。
某實施形態中，上述電極層包含透明電極材料，且自上述電極層形成像素電極。
根據本發明，由於在氧化物半導體層上，未形成氮化矽層而形成氧化矽層，或在氧化物半導體層上形成氧化矽層，且其上夾著閘極電極形成氮化矽層，故可提供一種包含具有優秀TFT特性之氧化物半導體TFT之主動矩陣基板。
根據本發明，由於在氧化物半導體層上形成氧化矽層，且於訊號線、源極連接線等佈線上形成氮化矽層，故可提供一種佈線之抗腐蝕性及TFT特性優秀之主動矩陣基板。
根據本發明，由於可藉由更少之遮罩步驟來形成主動矩陣基板，故可提供一種製造效率更高之主動矩陣基板。
根據本發明，可提供一種使用上述主動矩陣基板，且製造效率更高之高品質顯示裝置。
以下，參照圖式，對本發明之實施形態之主動矩陣基板加以說明。其中，本發明之範圍並非限定於下述實施形態。本發明之主動矩陣基板係形成氧化物半導體TFT之TFT基板，除如下說明之液晶顯示裝置之TFT基板以外，亦廣泛包含有機EL顯示裝置、電子機器等之TFT基板。
(實施形態1)
參照圖1~4，對本發明之實施形態1之主動矩陣基板1加以說明。
圖1係表示主動矩陣基板1之像素20、訊號線端子(S端子)60、閘極線端子(G端子)70、及輔助電容線端子(Cs端子)80之構成之俯視圖。
主動矩陣基板1係具備配置成矩陣狀之複數個像素20、彼此正交延伸之複數根掃描線12及複數根訊號線14、以及與複數根掃描線12平行延伸之複數根輔助電容線(Cs線)16。
如圖1所示，各像素20係具有像素電極21及輔助電容部40。在掃描線12與訊號線14之交點附近，配置有對應像素20之TFT30。利用掃描線12供給TFT30之開關訊號，且利用訊號線14經由TFT30之源極連接線36，將顯示訊號供給至源極電極32。訊號線14、掃描線12、及Cs線16之端部係分別配置有S端子60、G端子70、及Cs端子80。
圖2(a)~(d)係表示TFT30、輔助電容部40、S端子60、及G端子70各自構成之剖面圖，分別表示圖1中A-A'剖面、B- B'剖面、C-C'剖面、及D-D'剖面。
TFT30係如圖1及圖2(a)所示，具備：半導體層31、源極電極32、汲極電極33、及閘極電極12a。半導體層31係藉由IGZO等形成之氧化物半導體層。閘極電極12a係掃描線12之一部分。閘極電極12a及掃描線12係例如具有包含依序積層之Al、Ti、TiN、ITO之4層構成。
閘極電極12a上形成有包含氧化矽之閘極絕緣層42，閘極絕緣層42上形成有源極電極32、汲極電極33、半導體層31、及像素電極21。半導體層31係以分別覆蓋源極電極32及汲極電極33之一部分之方式形成。且在兩電極間形成有TFT30之通道層。
此外，閘極絕緣層42上形成有連接源極電極32與訊號線14之源極連接線36。源極連接線36係形成於源極電極32之與半導體層31成相反側之端部上。源極連接線36係具有依序積層之第1層51、第2層52、第3層53、及第4層54之4層結構。第1層51、第2層52、第3層53、及第4層54係分別包含例如MoN、Al、MoN、及ITO。源極連接線36亦可作為使用該等金屬或其他金屬之單層或複數層之構成。
源極電極32、汲極電極33、像素電極21係包含ITO等透明電極材料，且形成於同一層。汲極電極33與像素電極21係一體形成於閘極絕緣層42上。源極連接線36及訊號線14係形成於藉由透明電極材料形成之層上。
閘極絕緣層42上形成有氮化矽之第1保護層44、及氧化矽之第2保護層46。第1保護層44係覆蓋源極連接線36，但 未覆蓋半導體層31、未與源極連接線36重合之部分之源極電極32、汲極電極33、及像素電極21。第2保護層46係覆蓋第1保護層44、半導體層31、未與源極連接線36重合之部分之源極電極32、汲極電極33、及像素電極21。
輔助電容部40係如圖1及圖2(b)所示，包含：輔助電容電極16a；閘極絕緣層42，其形成於輔助電容電極16a上；像素電極21，其形成於閘極絕緣層42上；及第2保護層46，其形成於像素電極21上。輔助電容電極16a係Cs線16之一部分。藉由輔助電容電極16a、像素電極21、及被兩電極包夾之閘極絕緣層42之部分，形成輔助電容。
S端子60係如圖1及圖2(c)所示，包含：閘極絕緣層42；配置於閘極絕緣層42上之電極層61及訊號線14；以覆蓋訊號線14之方式積層之第1保護層44；及積層於第1保護層44上之第2保護層46。訊號線14上形成有貫通第1保護層44及第2保護層46而達至訊號線14之接觸孔65。電極層61係以與像素電極21相同材料相同步驟形成之透明電極層。訊號線14係形成於電極層61上，且與源極連接線36等相同，具有包含依序積層之第1層51、第2層52、第3層53、及第4層54之4層結構。藉由接觸孔65，使形成於第2保護層46上未圖示之上部佈線與訊號線14連接。
G端子70係如圖1及圖2(d)所示，包含：掃描線12；依序形成於掃描線12上之閘極絕緣層42、第1保護層44、及第2保護層46。掃描線12上形成有閘極絕緣層42、第1保護層44、及貫通第2保護層46而達至訊號線12之接觸孔75。藉 由接觸孔75，使形成於第2保護層46上未圖示之上部佈線與訊號線12連接。
本實施形態中，在閘極絕緣層42上形成有未覆蓋半導體層31之包含氮化矽之第1保護層44，且在半導體層31上形成有包含氧化矽之第2保護層46。因此，在形成第2保護層46後，進行高溫退火處理之情形，可防止因包含於氮化矽之氫而使TFT30之特性劣化之問題。又因訊號線14、源極連接線36等佈線係覆蓋有氮化矽層，故可防止佈線被腐蝕。
其次，參照圖3(a)~(d)及圖4(e)~(g)，對主動矩陣基板1之製造方法加以說明。圖3(a)~(d)及圖4(e)~(g)係表示圖1中TFT30之A-A'剖面、輔助電容部40之B-B'剖面、S端子60之C-C'剖面、及G端子70之D-D'剖面之構成。
步驟A1：首先，藉由濺鍍法等在基板上形成金屬層。該金屬層係例如具有Al、Ti、TiN、ITO之4層構成。其次，藉由眾所周知之光微影法將金屬層圖案化(第1遮罩步驟)，如圖3(a)所示，取得閘極電極12a、輔助電容電極16a、及掃描線12。此時，該處亦同時形成有未圖示之Cs線16。S端子60上未殘留金屬層。
步驟B1：繼而，如圖3(b)所示，以覆蓋閘極電極12a、輔助電容電極16a、及掃描線12之方式，利用電漿CVD法將氧化矽積層在基板上，取得閘極絕緣層42。
步驟C1：接著，於閘極絕緣層42上按ITO、MoN、Al、MoN、及ITO之順序積層。其後藉由光微影法將積層之金屬層圖案化(第2遮罩步驟)，取得如圖3(c)所示之金屬多層結構19及訊號線14。TFT30中閘極電極12a上之後作為TFT30之通道區域之位置，形成有金屬多層結構19之開口39。
步驟D1：其次，在閘極絕緣層42上藉由電漿CVD法，以覆蓋金屬多層結構19及訊號線14之方式積層氮化矽，如圖3(d)所示，取得第1保護層44。
步驟E1：繼而，藉由光微影法，選擇性除去第1保護層44，如圖4(e)所示露出源極電極32之一部分、汲極電極33、及像素電極21(第3遮罩步驟)。此時，藉由殘留之金屬多層結構19形成源極連接線36。
步驟F1：接著，於基板上，積層IGZO等氧化物半導體材料。其後，藉由光微影法將氧化物半導體材料圖案化(第4遮罩步驟)，如圖4(f)所示取得半導體層31。
步驟G1：繼而，藉由電漿CVD法等，在像素電極21、源極電極32、汲極電極33、半導體層31、及殘留之第1保護層44上，積層氧化矽，取得第2保護層46。其後，藉由光微影法將第2保護層46圖案化，在S端子60之訊號線14上、及G 端子70之掃描線12上，分別形成接觸孔65、及75(第5遮罩步驟)。此處，訊號線14之第4層54係實現蝕刻阻擋之作用，且在接觸孔65中露出第4層54。此外，在G端子70之接觸孔75中露出掃描線12。
藉此，完成如圖1及圖2所示之主動矩陣基板1。根據該製造步驟，因只需5次遮罩步驟，故提升了製造效率。
(實施形態2)
其次，對本發明之實施形態2之主動矩陣基板1加以說明。下文中，與實施形態1之主動矩陣基板1相同之構成要件係賦予基本相同之參照符號，且省略其說明，並以不同部分為中心進行說明。實施形態2之主動矩陣基板1之平面構成因與圖1所示者相同，故省略說明。
圖5(a)~(d)係表示實施形態2之主動矩陣基板1之TFT30、輔助電容部40、S端子60、及G端子70各自構成之剖面圖，且分別表示圖1中A-A'剖面、B-B'剖面、C-C'剖面、及D-D'剖面。
TFT30中，如圖5(a)所示，基板上形成有像素電極21、汲極電極33、及源極電極32，且以分別覆蓋源極電極32及汲極電極33之一部分之方式形成半導體層31。在源極電極32之與半導體層31成相反側之端部上，形成有源極連接線36。
源極連接線36係具有包含依序積層之第1層51、第2層52、及第3層53之3層結構。第1層51、第2層52、及第3層53係分別包含例如MoN、Al、及MoN。源極連接線36亦可 作為使用該等金屬或其他金屬之單層或複數層之構成。
以覆蓋源極連接線36之方式形成氮化矽之第1保護層44，以覆蓋未被源極連接線36覆蓋之源極電極32、汲極電極33、像素電極21、半導體層31、及第1保護層44之方式，形成閘極絕緣層42。閘極絕緣層42包含氧化矽。半導體層31之通道部上方之閘極絕緣層42上，形成有閘極電極12a。閘極電極12a係掃描線12之一部分。閘極電極12a及掃描線12係具有例如Al、Ti、TiN之3層結構。閘極絕緣層42上，以覆蓋閘極電極12a之方式，形成有氮化矽之第2保護層46。
輔助電容部40係如圖5(b)所示，包含：像素電極21；閘極絕緣層42，其形成於像素電極21上；輔助電容電極16a，其形成於閘極絕緣層42上；及第2保護層46，其以覆蓋輔助電容電極16a之方式形成於閘極絕緣層42上。輔助電容電極16a係Cs線16之一部分。藉由輔助電容電極16a、像素電極21、及被兩電極包夾之閘極絕緣層42之部分，形成輔助電容。
S端子60係如圖5(c)所示，包含：電極層61，其係形成於基板上；訊號線14，其係形成於電極層61上；第1保護層44，其以覆蓋訊號線14之方式形成；及第2保護層46，其積層於第1保護層44上。訊號線14上形成有接觸孔65，其貫通第1保護層44及第2保護層46而達至訊號線14。電極層61係以與像素電極21相同之材料在相同步驟下形成之透明電極層。訊號線14係與源極連接線36等相同，包含：第 1層51、第2層52、及第3層53。藉由接觸孔65，使形成於第2保護層46上之未圖示之上部佈線與訊號線14連接。
G端子70係如圖5(d)所示，包含：閘極絕緣層42；掃描線12，其形成於閘極絕緣層42上；及第2保護層46，其以覆蓋掃描線12之方式形成。掃描線12上形成有接觸孔75，其貫通第2保護層46而達至掃描線12。藉由接觸孔75，使形成於第2保護層46上之未圖示之上部佈線與掃描線12連接。
本實施形態中，包含氮化矽之第1保護層44係未覆蓋半導體層31而形成，且半導體層31上形成有包含氧化矽之閘極絕緣層42。包含氮化矽之第2保護層46係形成於半導體層31之通道部上方之閘極電極12a上。因此，在形成第2保護層46後，進行高溫退火處理之情形，可防止因包含於氮化矽內之氫而使TFT30特性劣化之問題。又，由於訊號線14、源極連接線36等佈線係被氮化矽層覆蓋，故可防止佈線被腐蝕。
其次，參照圖6(a)~(d)及圖7(e)~(g)，對實施形態2之主動矩陣基板1之製造方法加以說明。圖6(a)~(d)及圖7(e)~(g)係表示圖1中TFT30之A-A'剖面、輔助電容部40之B-B'剖面、S端子60之C-C'剖面、及G端子70之D-D'剖面之構成。
步驟A2：首先，藉由濺鍍法等在基板上按ITO、MoN、Al、MoN之順序積層。其次，藉由光微影法使該等4層金屬層圖案 化(第1遮罩步驟)，如圖6(a)所示，取得TFT30及輔助電容部40之像素電極21、源極電極32、汲極電極33、及積層於該等電極上之金屬多層結構19。此外，S端子60上形成有電極層61及積層於電極層61上之3層構成之訊號線14。
步驟B2：其次，藉由濺鍍法以覆蓋上述金屬層之方式積層氮化矽，如圖6(b)所示取得第1保護層44。
步驟C2：繼而，藉由光微影法選擇性除去第1保護層44及金屬多層結構19，如圖6(c)所示，使源極電極32之一部分、汲極電極33、及像素電極21露出(第2遮罩步驟)。此時，藉由殘留於TFT30之金屬多層結構19來形成源極連接線36。G端子70上未殘留第1保護層44。
步驟D2：接著，在基板上積層IGZO等氧化物半導體材料，且藉由光微影法圖案化(第3遮罩步驟)，如圖6(d)所示取得半導體層31。
步驟E2：其次，如圖7(e)所示，在像素電極21、源極電極32、汲極電極33、半導體層31、及殘留之第1保護層44上，積層氧化矽，得到閘極絕緣層42。S端子60上未積層閘極絕緣層42。
步驟F2：繼而，藉由濺鍍法在基板上積層金屬層。該金屬層係例 如具有Al、Ti、TiN之3層構成。接著，藉由光微影法使積層之金屬層圖案化(第4遮罩步驟)，如圖7(f)所示，取得閘極電極12a、輔助電容電極16a、及掃描線12。此時，該處亦同時形成有未圖示之Cs線16。S端子60上未殘留金屬層。
步驟G2：其次，藉由電漿CVD法等，以覆蓋閘極電極12a、輔助電容電極16a、及掃描線12之方式積層氮化矽，從而取得第2保護層46。之後，藉由光微影法將第1保護層44及第2保護層46圖案化，在S端子60之訊號線14上及G端子70之掃描線12上，分別形成接觸孔65及75(第5遮罩步驟)。此處，訊號線14之第3層53係實現蝕刻阻擋之作用，且在接觸孔65中露出第3層53。此外，在G端子70之接觸孔75中露出掃描線12。
藉此，完成如圖1及圖5所示之主動矩陣基板1。根據該製造步驟，因只需5次遮罩步驟，故提升了製造效率。
(實施形態3)
其次，對本發明之實施形態3之主動矩陣基板1加以說明。下文中，與實施形態1之主動矩陣基板1相同之構成要件基本上賦予相同之參照符號，省略其說明，並以不同的部分為中心進行說明。實施形態3之主動矩陣基板1之平面構成因與圖1所示相同，故省略說明。
圖8(a)~(d)係表示實施形態3之主動矩陣基板1之TFT30、輔助電容部40、S端子60、及G端子70各自構成之剖面圖， 且分別表示圖1中A-A'剖面、B-B'剖面、C-C'剖面、及D-D'剖面。
TFT30中，如圖8(a))所示，具備：半導體層31、源極電極32、汲極電極33、及閘極電極12a。閘極電極12a係掃描線12之一部分。閘極電極12a及掃描線12係例如具有5層構成，該構成包含依序積層之ITO、Ti、Al、Ti、及TiN。ITO、Ti、Al、Ti、及TiN之層分別作為第1層91、第2層92、第3層93、第4層94、及第5層95。
在閘極電極12a上形成有氧化矽之閘極絕緣層42，且在閘極絕緣層42上形成有源極電極32、汲極電極33、半導體層31、像素電極21。半導體層31係以分別覆蓋源極電極32及汲極電極33之一部分之方式形成，且在兩電極之間形成有TFT30之通道層。在源極電極32之與半導體層31成相反側之端部上形成有源極連接線36。源極連接線36係具有依序積層之第1層51、第2層52、及第3層53之3層結構。第1層51、第2層52、及第3層53係分別包含例如MoN、Al、MoN。
閘極絕緣層42上形成有氮化矽之第1保護層44及氧化矽之第2保護層46。第1保護層44係覆蓋源極連接線36，但未覆蓋半導體層31、不與源極連接線36重疊之部分之源極電極32、汲極電極33、及像素電極21。第2保護層46係覆蓋第1保護層44、半導體層31、不與源極連接線36重疊之部分之源極電極32、汲極電極33、及像素電極21。
輔助電容部40係如圖8(b))所示，包含：輔助電容電極 16a；閘極絕緣層42，其形成於輔助電容電極16a上；像素電極21，其形成於閘極絕緣層42上；及第2保護層46，其形成於像素電極21上。輔助電容電極16a係Cs線16之一部分。藉由輔助電容電極16a、像素電極21、及被兩電極包夾之閘極絕緣層42之部分，形成輔助電容。
S端子60係如圖8(c))所示，包含：閘極絕緣層42；電極層61及訊號線14，該等係配置於閘極絕緣層42上；第1保護層44，其以覆蓋訊號線14之方式積層；及第2保護層46，其積層於第1保護層44上。電極層61係以與像素電極21相同之材料在相同步驟下形成之透明電極層。訊號線14形成於電極層61上，與源極連接線36等同樣地包含：第1層51、第2層52、及第3層53。
於電極層61上形成有接觸孔65，其係貫通訊號線14、第1保護層44、及第2保護層46而達至電極層61。接觸孔65之側面被第2保護層46覆蓋。藉由接觸孔65，使形成於第2保護層46上之未圖示之上部佈線與電極層61連接。
G端子70如圖8(d))所示，包含：掃描線12；依序形成於掃描線12上之閘極絕緣層42、第1保護層44、及第2保護層46。於掃描線12之第1層91上，形成有接觸孔75，其貫通除上述以外之掃描線12之金屬層、閘極絕緣層42、第1保護層44、及第2保護層46而達至第1層91。接觸孔75之側面被第2保護層46覆蓋。藉由接觸孔75，使形成於第2保護層46上之未圖示之上部佈線與第1層91連接。
本實施形態中，包含氮化矽之第1保護層44係未覆蓋半 導體層31而形成於閘極絕緣層42上，且半導體層31上形成有包含氧化矽之第2保護層46。因此，在形成第2保護層46後，進行高溫退火處理之情形，可防止因包含於氮化矽內之氫而使TFT30特性劣化之問題。又，由於訊號線14、源極連接線36等之佈線係被氮化矽層覆蓋，故可防止佈線被腐蝕。
其次，參照圖9(a))~(d))及圖10(e))~(g))，對實施形態3之主動矩陣基板1之製造方法加以說明。圖9(a))~(d))及圖10(e))~(g))係表示圖1中TFT30之A-A'剖面、輔助電容部40之B-B'剖面、S端子60之C-C'剖面、及G端子70之D-D'剖面之構成。
步驟A3：首先，藉由濺鍍法等在基板上按第1層91、第2層92、第3層93、第4層94、及第5層95之順序積層。其次，藉由光微影法使金屬層圖案化(第1遮罩步驟))，如圖9(a))所示，取得閘極電極12a、輔助電容電極16a、及掃描線12。此時，該處亦可同時形成未圖示之Cs線16。S端子60上未殘留金屬層。
步驟B3：其次，如圖9(b))所示，藉由電漿CVD法將氧化矽以覆蓋閘極電極12a、輔助電容電極16a、及掃描線12之方式積層於基板上，從而得到閘極絕緣層42。
步驟C3：繼而，在閘極絕緣層42上依序積層有ITO、MoN、Al、 及MoN。之後，藉由光微影法將積層之金屬層圖案化(第2遮罩步驟))，如圖9(c))所示，取得TFT30及輔助電容部40之像素電極21、源極電極32、汲極電極33、及積層於該等電極上之3層構成之金屬多層結構19。此外，S端子60係形成有電極層61及積層於電極層61上之3層構成之訊號線14。TFT30之閘極電極12a上之後作為TFT30之通道區域之位置，形成有金屬多層結構19之開口39。
步驟D3：接著，藉由電漿CVD法，以覆蓋金屬多層結構19及訊號線14之方式積層氮化矽，如圖9(d))所示，得到第1保護層44。
步驟E3：其次，藉由光微影法選擇性除去第1保護層44、金屬多層結構19、及訊號線14，如圖10(e))所示，使源極電極32之一部分、汲極電極33、及像素電極21露出(第3遮罩步驟))。此時，藉由殘留之金屬多層結構19來形成源極連接線36。此時在S端子60上，形成貫通第1保護層44及訊號線14之接觸孔65，且在其中露出電極層61。又在G端子70中，形成貫通第1保護層44、閘極絕緣層42、及掃描線12之第2層~第5層(92~95))之接觸孔75，且在其中露出掃描線12之第1層91。
步驟F3：接著，在基板上積層IGZO等氧化物半導體材料，且藉由光微影法圖案化(第4遮罩步驟))，如圖10(f))所示取得半 導體層31。
步驟G3：其次，藉由電漿CVD法等積層氧化矽，從而得到第2保護層46。之後，藉由光微影法使第2保護層46圖案化，使電極層61在S端子60之接觸孔65中露出，且使掃描線12之第1層91在G端子70之接觸孔75中露出(第5遮罩步驟))。
藉此完成實施形態3之主動矩陣基板1。根據該製造步驟，因只需5次遮罩步驟，故提升了製造效率。
(實施形態4)
其次，對本發明之實施形態4之主動矩陣基板1加以說明。下文中，與實施形態1及3之主動矩陣基板1相同之構成要件係基本上賦予相同之參照符號，省略其說明，並以不同的部分為中心進行說明。實施形態4之主動矩陣基板1之平面構成因與圖1所示者相同，故省略其說明。
圖11(a))~(d))係表示實施形態4之主動矩陣基板1之TFT30、輔助電容部40、S端子60、及G端子70各自構成之剖面圖，且分別表示圖1中A-A'剖面、B-B'剖面、C-C'剖面、及D-D'剖面。
TFT30及輔助電容部40之構成係因與圖11(a))及(b))所示之實施形態3相同，故省略說明。
S端子60係如圖11(c))所示，包含：閘極絕緣層42；電極層61及訊號線14，該等係配置於閘極絕緣層42上；第1保護層44，其以覆蓋訊號線14之方式積層；及第2保護層46，其積層於第1保護層44上。
電極層61上形成有接觸孔65，其係貫通訊號線14、第1保護層44、及第2保護層46而達至電極層61。藉由接觸孔65，使形成於第2保護層46上之未圖示之上部佈線與電極層61連接。
G端子70係如圖11(d))所示，包含：掃描線12；依序形成於掃描線12上之閘極絕緣層42、第1保護層44、及第2保護層46。掃描線12之第1層91上，形成有接觸孔75，其貫通掃描線12之第2層~第5層(92~95))、閘極絕緣層42、第1保護層44、及第2保護層46而達至第1層91。藉由接觸孔75，使形成於第2保護層46上之未圖示之上部佈線與第1層91連接。
本實施形態中，包含氮化矽之第1保護層44係未覆蓋半導體層31而形成於閘極絕緣層42上，且半導體層31上形成有包含氧化矽之第2保護層46。因此，在形成第2保護層46後，進行高溫退火處理之情形，可防止因包含於氮化矽內之氫而使TFT30特性劣化之問題。又，由於訊號線14、源極連接線36等之佈線係被氮化矽層覆蓋，故可防止佈線被腐蝕。
其次，參照圖12(a))~(c))，對實施形態4之主動矩陣基板1之製造方法加以說明。圖12(a))~(c)係表示圖1中TFT30之A-A'剖面、輔助電容部40之B-B'剖面、S端子60之C-C'剖面、及G端子70之D-D'剖面之構成。
步驟A4：首先，實施在實施形態3中說明之步驟A3~D3後，藉由 光微影法選擇性除去第1保護層44及金屬多層結構19，如圖12(a)所示，使源極電極32之一部分、汲極電極33、及像素電極21露出(第3遮罩步驟)。此時，藉由殘留之金屬多層結構19形成源極連接線36。同時，未除去S端子60及G端子70中之第1保護層44。
步驟B4：接著，在基板上積層IGZO等氧化物半導體材料，且藉由光微影法圖案化(第4遮罩步驟)，如圖12(b)所示取得半導體層31。
步驟C4：其次，藉由電漿CVD法積層氧化矽，從而取得第2保護層46。之後，藉由光微影法使第2保護層46圖案化，在S端子60中形成接觸孔65，在G端子70中形成接觸孔75(第5遮罩步驟)。
藉此，完成實施形態4之主動矩陣基板1。根據該製造步驟，因只需5次遮罩步驟，故提升了製造效率。
(實施形態5)
其次，對本發明之實施形態5之主動矩陣基板1加以說明。下文中，與實施形態1及2之主動矩陣基板1相同之構成要件係基本上賦予相同之參照符號，省略其說明，並以不同的部分為中心進行說明。實施形態5之主動矩陣基板1之平面構成因與圖1所示者相同，故省略其說明。
圖13(a)~(d)係表示實施形態5之主動矩陣基板1之TFT30、輔助電容部40、S端子60、及G端子70各自構成之 剖面圖，且分別表示圖1中A-A'剖面、B-B'剖面、C-C'剖面、及D-D'剖面。
TFT30、輔助電容部40、及G端子70之構成如圖13(a)、(b)、及(d)所示，因與實施形態2相同，故省略說明。
S端子60係如圖13(c)所示，包含：電極層61，其形成於基板上；訊號線14，其形成於電極層61上；第1保護層44，其形成於訊號線14上；閘極絕緣層42，其積層於第1保護層44上；及第2保護層46，其積層於閘極絕緣層42上。電極層61上形成有接觸孔65，其貫通訊號線14、第1保護層44、閘極絕緣層42、及第2保護層46。接觸孔65之側面被第2保護層46覆蓋。藉由接觸孔65，使形成於第2保護層46上之未圖示之上部佈線與電極層61連接。
本實施形態中，包含氮化矽之第1保護層44係未覆蓋半導體層31而形成，且半導體層31上形成有包含氧化矽之閘極絕緣層42。包含氮化矽之第2保護層46係形成於半導體層31之通道部上方之閘極電極12a上。因此，在形成第2保護層46後，進行高溫退火處理之情形，可防止因包含於氮化矽內之氫而使TFT30特性劣化之問題。又，由於訊號線14、源極連接線36等之佈線係被氮化矽層覆蓋，故可防止佈線被腐蝕。
其次，參照圖14(a)~(d)及圖15(e)~(g)，對實施形態5之主動矩陣基板1之製造方法加以說明。圖14(a)~(d)及圖15(e)~(g)係表示圖1中TFT30之A-A'剖面、輔助電容部40之B-B'剖面、S端子60之C-C'剖面、及G端子70之D-D'剖面之 構成。
步驟A5：實施與實施形態2中所說明之步驟A2相同之步驟，如圖14(a)所示，取得TFT30及輔助電容部40之像素電極21、源極電極32、汲極電極33、及積層於該等電極上之金屬多層結構19。此外，S端子60上形成有電極層61及積層於電極層61上之3層構成之訊號線14。
步驟B5：其次，實施與實施形態2中所說明之步驟B2相同之步驟，如圖14(b)所示，形成第1保護層44。
步驟C5：繼而，藉由光微影法選擇性除去第1保護層44、金屬多層結構19及訊號線14，如圖14(c)所示，使源極電極32之一部分、汲極電極33、及像素電極21露出(第2遮罩步驟)。此時，藉由殘留於TFT30之金屬多層結構19來形成源極連接線36。在S端子60中，於電極層61上形成訊號線14及第1保護層44之開口，其中露出電極層61。G端子70上未殘留第1保護層44。
步驟D5：接著，將氧化物半導體材料積層於基板上，藉由光微影法圖案化(第3遮罩步驟)，如圖14(d)所示得到半導體層31。
步驟E5：其次，如圖15(e)所示，將氧化矽積層於基板上得到閘極 絕緣層42。
步驟F5：繼而，藉由濺鍍法在基板上積層金屬層。該金屬層係例如具有Al、Ti、TiN之3層構成。接著，藉由光微影法使積層之金屬層圖案化(第4遮罩步驟)，如圖15(f)所示，取得閘極電極12a、輔助電容電極16a、及掃描線12。此時，該處亦同時形成有未圖示之Cs線16。S端子60上未殘留金屬層。
步驟G5：其次，藉由電漿CVD法等，以覆蓋閘極電極12a、輔助電容電極16a、及掃描線12之方式積層氮化矽，從而取得第2保護層46。之後，藉由光微影法使第2保護層46圖案化，在S端子60之電極層61上，及G端子70之掃描線12上，分別形成接觸孔65及75(第5遮罩步驟)。在接觸孔65中露出電極層61，且在接觸孔75中露出掃描線12。
藉此，完成實施形態5之主動矩陣基板1。根據該製造步驟，因只需5次遮罩步驟，故提升了製造效率。
(實施形態6)
圖16係模式化表示本發明之實施形態6之液晶顯示裝置1000之構成之立體圖。
如圖16所示，液晶顯示裝置1000具備：主動矩陣基板(TFT基板)1及對向基板200，該等係夾著液晶層相互對向設置；偏光板210及220，該等係分別配置於主動矩陣基板1及對向基板200之外側；及背光單元230，其係將顯示用 光出射向主動矩陣基板1。主動矩陣基板1係可使用實施形態1~5之主動矩陣基板1。主動矩陣基板1配置有掃描線驅動電路240，其係驅動複數根掃描線；及訊號線驅動電路250，其係驅動複數根訊號線。掃描線驅動電路240及訊號線驅動電路250係連接在配置於主動矩陣基板1內部或外部之控制電路260。根據控制電路260之控制，將來自掃描線驅動電路240之用以切換TFT開關之掃描訊號供給至複數根掃描線，且將來自訊號線驅動電路250之顯示訊號(對像素電極之施加電壓)供給至複數根訊號線。
對向基板200係具備彩色濾光片及共用電極。彩色濾光片在3原色顯示之情形下，包含：R(紅)濾光片、G(綠)濾光片、及B(藍)濾光片，該等分別對應像素而配置。共用電極係以夾著液晶層且覆蓋複數像素電極之方式形成。對應施加於共用電極與各像素電極之間之電位差，使兩電極間之液晶分子配向於各像素，進行顯示。
圖17係模式化顯示主動矩陣基板1之構成之俯視圖。圖18係模式化顯示主動矩陣基板1之顯示區域DA之構成之俯視圖。
如圖17所示，主動矩陣基板1係具有顯示部DA與位於顯示部DA之外側之周邊部FA。周邊部FA上，以COG(玻璃覆晶)方式配置有掃描線驅動電路240、訊號線驅動電路250、及電壓供給電路等電性元件。周邊部FA之TFT、二極體等電性元件係在與顯示部DA之TFT相同之製造步驟中形成。此外，周邊部FA之外端部附近配置有用以安裝FPC (Flexible Printed Circuits可撓式印刷電路)等外部元件之端子300。再者，周邊部FA上形成有電性連接上部佈線與下部佈線之端子400。端子400上包含圖1所示之S端子60、G端子70、及Cs端子80。
顯示部DA上，如圖18所示，配置有矩陣狀之複數個像素20，且複數根掃描線12與複數根訊號線14以彼此正交之方式配置。在複數根掃描線12與複數根訊號線14各自之交點附近，TFT30形成於每個像素20上。掃描線12之一部分係構成TFT30之閘極電極。各像素20上，配置有電性連接於TFT30之汲極電極之例如像素電極21。此外，相鄰2根掃描線12之間，Cs線16係與掃描線12平行延伸。各像素20內形成有Cs部40。
產業上之可利用性
本發明係適用於具有氧化物半導體TFT之主動矩陣基板、及具備該主動矩陣基板之液晶顯示裝置、有機EL顯示裝置等之顯示裝置。
1‧‧‧主動矩陣基板
12‧‧‧掃描線
12a‧‧‧閘極電極
14‧‧‧訊號線
16‧‧‧輔助電容線(Cs線)
16a‧‧‧輔助電容電極
19‧‧‧金屬多層結構
20‧‧‧像素
21‧‧‧像素電極
30‧‧‧TFT
31‧‧‧半導體層
32‧‧‧源極電極
33‧‧‧汲極電極
36‧‧‧源極連接線
39‧‧‧開口
40‧‧‧輔助電容部
42‧‧‧閘極絕緣層
44‧‧‧第1保護層
45‧‧‧接觸孔
46‧‧‧第2保護層
51‧‧‧第1層
52‧‧‧第2層
53‧‧‧第3層
54‧‧‧第4層
60‧‧‧訊號線端子(S端子)
61‧‧‧電極層
65‧‧‧接觸孔
66‧‧‧開口
70‧‧‧閘極線端子(G端子)
75‧‧‧接觸孔
80‧‧‧輔助電容線端子(Cs端子)
91‧‧‧第1層
92‧‧‧第2層
93‧‧‧第3層
94‧‧‧第4層
95‧‧‧第5層
100‧‧‧主動矩陣基板
112‧‧‧掃描線
112a‧‧‧閘極電極
114‧‧‧訊號線
116‧‧‧輔助電容線
116a‧‧‧輔助電容電極
120‧‧‧像素
121‧‧‧像素電極
130‧‧‧TFT
131‧‧‧半導體層
132‧‧‧源極電極
133‧‧‧汲極電極
135‧‧‧接觸孔
136‧‧‧源極連接線
137‧‧‧汲極連接線
140‧‧‧輔助電容部
142‧‧‧閘極絕緣層
144‧‧‧第1保護層
145‧‧‧接觸孔
146‧‧‧第2保護層
147‧‧‧Cs對向電極
151‧‧‧下層
152‧‧‧中間層
153‧‧‧上層
160‧‧‧訊號線端子(S端子)
161‧‧‧上部佈線
165‧‧‧接觸孔
170‧‧‧閘極線端子(G端子)
171‧‧‧上部佈線
175‧‧‧接觸孔
180‧‧‧輔助電容線端子(Cs端子)
200‧‧‧對向基板
210‧‧‧偏光板
220‧‧‧偏光板
230‧‧‧背光單元
240‧‧‧掃描線驅動電路
250‧‧‧訊號線驅動電路
260‧‧‧控制電路
300‧‧‧端子
400‧‧‧端子
1000‧‧‧液晶顯示裝置
DA‧‧‧顯示部
FA‧‧‧周邊部
圖1係模式化表示本發明實施形態之主動矩陣基板1之構成之俯視圖。
圖2(a)~(d)係分別模式化表示實施形態1之主動矩陣基板1之TFT30、輔助電容部40、訊號線端子60、及閘極線端子70之構成之剖面圖。
圖3(a)~(d)係表示實施形態1之主動矩陣基板1之製造方法之剖面圖。
圖4(e)~(g)係表示實施形態1之主動矩陣基板1之製造方法之剖面圖。
圖5(a)~(d)係分別模式化表示實施形態2之主動矩陣基板1之TFT30、輔助電容部40、訊號線端子60、及閘極線端子70之構成之剖面圖。
圖6(a)~(d)係表示實施形態2之主動矩陣基板1之製造方法之剖面圖。
圖7(e)~(g)係表示實施形態2之主動矩陣基板1之製造方法之剖面圖。
圖8(a)~(d)係分別模式化表示實施形態3之主動矩陣基板1之TFT30、輔助電容部40、訊號線端子60、及閘極線端子70之構成之剖面圖。
圖9(a)~(d)係表示實施形態3之主動矩陣基板1之製造方法之剖面圖。
圖10(e)~(g)係表示實施形態3之主動矩陣基板1之製造方法之剖面圖。
圖11(a)~(d)係分別模式化表示實施形態4之主動矩陣基板1之TFT30、輔助電容部40、訊號線端子60、及閘極線端子70之構成之剖面圖。
圖12(a)~(c)係表示實施形態4之主動矩陣基板1之製造方法之剖面圖。
圖13(a)~(d)係分別模式化表示實施形態5之主動矩陣基板1之TFT30、輔助電容部40、訊號線端子60、及閘極線端子70之構成之剖面圖。
圖14(a)~(d)係表示實施形態5之主動矩陣基板1之製造方法之剖面圖。
圖15(e)~(g)係表示實施形態5之主動矩陣基板1之製造方法之剖面圖。
圖16係模式化表示本發明之液晶顯示裝置1000之構成之立體圖。
圖17係模式化表示液晶顯示裝置1000之主動矩陣基板1之構成之俯視圖。
圖18係模式化表示主動矩陣基板1之顯示區域DA之構成之俯視圖。
圖19係模式化表示第1參考例及第2參考例之主動矩陣基板100之構成之俯視圖。
圖20(a)~(d)係模式化表示第1參考例之主動矩陣基板100之TFT130、輔助電容部140、S端子160、及G端子170之構成之剖面圖。
圖21(a)~(d)係模式化表示第1參考例之主動矩陣基板100之製造方法之剖面圖。
圖22(e)~(g)係模式化表示第1參考例之主動矩陣基板100之製造方法之剖面圖。
圖23(a)~(d)係模式化表示第2參考例之主動矩陣基板100之TFT130、輔助電容部140、訊號線端子160、及閘極線端子170之構成之剖面圖。
圖24(a)~(b)係模式化表示第2參考例之主動矩陣基板100之製造方法之剖面圖。
1‧‧‧主動矩陣基板
12‧‧‧掃描線
14‧‧‧訊號線
16‧‧‧輔助電容線(Cs線)
20‧‧‧像素
21‧‧‧像素電極
30‧‧‧TFT
31‧‧‧半導體層
32‧‧‧源極電極
33‧‧‧汲極電極
36‧‧‧源極連接線
40‧‧‧輔助電容部
60‧‧‧訊號線端子(S端子)
65‧‧‧接觸孔
70‧‧‧閘極線端子(G端子)
75‧‧‧接觸孔
80‧‧‧輔助電容線端子(Cs端子)

Claims (13)

  1. 一種主動矩陣基板，其特徵為，其係具備含有氧化物半導體之薄膜電晶體者，具備：上述薄膜電晶體之閘極電極、源極電極、及汲極電極；訊號線，其對上述源極電極供給電壓；掃描線，其供給上述薄膜電晶體之開關訊號；及半導體層，其包含連接於上述源極電極及汲極電極之氧化物半導體；且(A)於上述閘極電極上形成有包含氧化矽之閘極絕緣層；於上述閘極絕緣層上形成有上述源極電極、上述汲極電極、及上述半導體層；於上述閘極絕緣層上形成有未覆蓋上述半導體層之包含氮化矽之第1保護層；於上述半導體層上形成有包含氧化矽之第2保護層；或(B)形成有未覆蓋上述半導體層之包含氮化矽之第1保護層；於上述半導體層上形成有包含氧化矽之閘極絕緣層；於上述半導體層之通道部上方之上述閘極絕緣層上形成有上述閘極電極；於上述閘極電極上形成有包含氮化矽之第2保護 層。
  2. 如請求項1之主動矩陣基板，其具備連接上述訊號線與上述源極電極之源極連接線，且上述訊號線及上述源極連接線以接觸上述第1保護層之方式形成。
  3. 如請求項2之主動矩陣基板，其中上述訊號線形成於藉由透明電極材料形成之電極層上，上述源極電極包含上述透明電極材料，於上述源極電極之一部分上形成有上述源極連接線。
  4. 如請求項1至3中任一項之主動矩陣基板，其具備各自包含像素電極之複數個像素，上述源極電極、上述汲極電極、及上述像素電極藉由相同之透明電極材料而形成於同一層。
  5. 如請求項4之主動矩陣基板，其具備形成於上述複數個像素之各者之輔助電容，上述輔助電容之輔助電容電極係以夾著上述閘極絕緣層而與上述像素電極對向之方式配置。
  6. 如請求項1至5中任一項之主動矩陣基板，其具備包含上述訊號線之一部分之訊號線端子，於上述訊號線端子內，形成有貫通上述第1保護層及上述第2保護層而達至上述訊號線之接觸孔。
  7. 如請求項1至6中任一項之主動矩陣基板，其具備包含上述掃描線之一部分之閘極線端子，於上述閘極線端子內，形成有至少貫通上述第2保護 層而達至上述掃描線之接觸孔。
  8. 一種顯示裝置，其具備如請求項1至7中任一項之主動矩陣基板。
  9. 一種主動矩陣基板之製造方法，其係製造具備含有氧化物半導體之薄膜電晶體之主動矩陣基板者，包含：形成成為上述薄膜電晶體之源極電極及汲極電極之電極層之步驟；於上述電極層上積層金屬層之步驟；於上述金屬層上形成包含氮化矽之第1保護層之步驟；將上述第1保護層及上述金屬層圖案化，使上述電極層之一部分露出之步驟；於上述電極層上形成包含氧化物半導體之半導體層之步驟；及在露出之上述電極層、上述半導體層、及殘留之上述第1保護層上，形成包含氧化矽之第2保護層或閘極絕緣層之步驟。
  10. 如請求項9之主動矩陣基板之製造方法，其在露出之上述電極層、上述半導體層、及殘留之上述第1保護層上，形成包含氧化矽之第2保護層，在形成上述電極層之前，實施形成上述薄膜電晶體之閘極電極之步驟、及在上述閘極電極上形成閘極絕緣層之步驟。
  11. 如請求項9之主動矩陣基板之製造方法，其在露出之上 述電極層、上述半導體層、及殘留之上述第1保護層上，形成包含氧化矽之閘極絕緣層，在形成上述閘極絕緣層後，實施在上述半導體層之上方之上述閘極絕緣層上形成上述薄膜電晶體之閘極電極之步驟、及在上述閘極電極上形成包含氮化矽之第2保護層之步驟。
  12. 如請求項9至11中任一項之主動矩陣基板之製造方法，其藉由上述金屬層，形成對上述源極電極供給電壓之訊號線、及連接上述訊號線與上述源極電極之源極連接線。
  13. 如請求項9至12中任一項之主動矩陣基板之製造方法，其中上述電極層包含透明電極材料，且自上述電極層形成像素電極。
TW101111182A 2011-03-30 2012-03-29 主動矩陣基板、顯示裝置及主動矩陣基板之製造方法 TWI406420B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011074033 2011-03-30

Publications (2)

Publication Number Publication Date
TW201304149A true TW201304149A (zh) 2013-01-16
TWI406420B TWI406420B (zh) 2013-08-21

Family

ID=46930831

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101111182A TWI406420B (zh) 2011-03-30 2012-03-29 主動矩陣基板、顯示裝置及主動矩陣基板之製造方法

Country Status (7)

Country Link
US (1) US9379143B2 (zh)
EP (1) EP2693420B1 (zh)
JP (1) JP5253686B2 (zh)
KR (1) KR101345047B1 (zh)
CN (1) CN103460270B (zh)
TW (1) TWI406420B (zh)
WO (1) WO2012133103A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014080930A1 (ja) * 2012-11-21 2014-05-30 シャープ株式会社 液晶表示装置
EP3274306B1 (en) 2015-03-24 2021-04-14 Corning Incorporated Laser cutting and processing of display glass compositions
WO2016195039A1 (ja) * 2015-06-05 2016-12-08 シャープ株式会社 アクティブマトリクス基板およびその製造方法、ならびにアクティブマトリクス基板を用いた表示装置
JP6569901B2 (ja) * 2015-08-28 2019-09-04 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
KR102600620B1 (ko) * 2016-05-16 2023-11-09 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
WO2018021154A1 (ja) * 2016-07-27 2018-02-01 シャープ株式会社 走査アンテナおよび走査アンテナの駆動方法ならびに液晶デバイス
CN109599363B (zh) * 2018-11-28 2020-09-04 南京中电熊猫液晶显示科技有限公司 一种阵列基板及其制造方法
KR20220065949A (ko) 2020-11-13 2022-05-23 삼성디스플레이 주식회사 표시 장치
CN113192973A (zh) * 2021-04-02 2021-07-30 Tcl华星光电技术有限公司 阵列基板及微型发光二极管显示面板

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6399470B1 (en) * 2000-10-05 2002-06-04 Oki Electronic Industry Co., Ltd. Method for forming contact holes on conductors having a protective layer using selective etching
JP2003050405A (ja) 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US6771328B2 (en) * 2001-07-25 2004-08-03 Lg. Philips Lcd Co., Ltd. Active matrix organic electroluminescent device simplifying a fabricating process and a fabricating method thereof
JP4381691B2 (ja) * 2002-03-28 2009-12-09 シャープ株式会社 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法
KR101189271B1 (ko) * 2005-07-12 2012-10-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2007073561A (ja) 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ
JP5128792B2 (ja) 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP5354999B2 (ja) * 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP2009099887A (ja) * 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
KR101270174B1 (ko) * 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
KR101533391B1 (ko) * 2008-08-06 2015-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판과 그 제조 방법
KR101681483B1 (ko) * 2008-09-12 2016-12-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
TWI540647B (zh) * 2008-12-26 2016-07-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8461582B2 (en) * 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI485851B (zh) * 2009-03-30 2015-05-21 Semiconductor Energy Lab 半導體裝置及其製造方法
KR101073301B1 (ko) * 2009-07-15 2011-10-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그 제조방법
JP2011049542A (ja) * 2009-07-27 2011-03-10 Kobe Steel Ltd 配線構造およびその製造方法、並びに配線構造を備えた表示装置
JP2011049543A (ja) * 2009-07-27 2011-03-10 Kobe Steel Ltd 配線構造およびその製造方法、並びに配線構造を備えた表示装置
KR102246529B1 (ko) * 2009-09-16 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011070981A1 (ja) * 2009-12-09 2011-06-16 シャープ株式会社 半導体装置およびその製造方法
KR101600879B1 (ko) * 2010-03-16 2016-03-09 삼성디스플레이 주식회사 박막트랜지스터, 그 제조방법 및 박막트랜지스터를 이용한 표시기판

Also Published As

Publication number Publication date
EP2693420A4 (en) 2014-10-08
JPWO2012133103A1 (ja) 2014-07-28
KR20130106448A (ko) 2013-09-27
EP2693420B1 (en) 2019-05-08
US9379143B2 (en) 2016-06-28
CN103460270B (zh) 2016-09-07
CN103460270A (zh) 2013-12-18
US20140042439A1 (en) 2014-02-13
WO2012133103A1 (ja) 2012-10-04
KR101345047B1 (ko) 2013-12-26
JP5253686B2 (ja) 2013-07-31
EP2693420A1 (en) 2014-02-05
TWI406420B (zh) 2013-08-21

Similar Documents

Publication Publication Date Title
TWI406420B (zh) 主動矩陣基板、顯示裝置及主動矩陣基板之製造方法
JP5275521B2 (ja) 半導体装置、表示装置、ならびに半導体装置および表示装置の製造方法
JP6916256B2 (ja) 表示装置
TWI532190B (zh) 半導體裝置、顯示面板、及半導體裝置之製造方法
US8957418B2 (en) Semiconductor device and display apparatus
KR101273831B1 (ko) 반도체 장치 및 그 제조 방법
KR20110119963A (ko) 반도체 장치 및 그 제조 방법
CN108550553A (zh) 一种薄膜晶体管及制作方法、显示装置
US20170351365A1 (en) Display device
KR20200060071A (ko) 표시 장치
US11302718B2 (en) Active matrix substrate and production method therefor
JP5275517B2 (ja) 基板及びその製造方法、表示装置
US10061419B2 (en) Display device
WO2017090477A1 (ja) 半導体装置および半導体装置の製造方法
JP5241966B2 (ja) 半導体装置、ｔｆｔ基板、ならびに半導体装置およびｔｆｔ基板の製造方法
WO2014021252A1 (ja) 半導体装置およびその製造方法