TW201104693A - Replacing defective memory blocks in response to external addresses - Google Patents

Description

201104693 六、發明說明： 【發明所屬之技術領域】 一般而言本發明係關於記憶體裝置，且特定而言本發明 係關於取代有缺陷的記憶體區塊以回應外部位址。 【先前技術】 通常提供記憶體裝置作為電腦或其他電子裝置中之内部 半導體積體電路。存在諸多不同類型之記憶體，包括隨機 存取記憶體（RAM)、唯讀記憶體（R〇M)、動態隨機存取記 憶體（DRAM)、同步動態隨機存取記憶體（SDRam)及快閃 記憶體。 快閃記憶體裝置已發展成用於廣泛電子應用之非揮發記 憶體之一普遍來源。快閃記憶體裝置通常使用允許高記憶 體密度、高可靠性及低功率消耗之一單電晶體記憶體單 元。藉由對電荷儲存節點（例如陷獲層）或其他實體現象之 程式化（有時稱作寫入）’該等單元之臨限電壓中之變化確 定每一單元之資料值。快閃記憶體之常見用途包含個人電 腦、個人數位助理（PDA)、數位相機、數位媒體播放器、 蜂巢.式電話及可抽換式記憶體模組。 一 NAND快閃記憶體裝置係一常見類型的快閃記憶體裝 置，所謂的此種類型係指配置基本記憶體單元組態之邏輯 形式。通常，用於NAND快閃記憶體裝置之記憶體單元陣 列經配置使得該陣列之一列之每一記憶體單元之控制閘極 連接在一起以形成一存取線，例如一字線。該陣列之行包 括在一對選擇線（一源極選擇線與一汲極選擇線）之間自源 144670.doc 201104693 /串聯連接在—起之記憶體單元串（經常稱作Να仙 )。《極選擇線包括在—職仙串與該源極選擇線之間 的每-交又點處之-源極選擇閘極，且減極選擇線包括 在-ΝΑΝΜ與該沒極選擇線之間的每—交又點處之一及 極選擇問極。該等選擇閑極通常係場效電晶體。每一源極 =擇間極連接至—源極線，而每1極選擇閘極連接至一 資料線’例如行位元線。 列解碼益精由選擇連接至—記憶體單元之一控制間極 之字線啟動—列記憶體單元來存取該記憶體陣列。此外， 驅動連接至每一串之未選記憶體單元之控制閘極之字線以 將每=串之該未選記憶體單元作為傳送電晶體來運作，從 :其等以不受其等所儲存之資料值限制之—方式使電流通 ι然後’電流經由對應選擇閘極穿過每— nand串自行 位讀流至源極線，該電流僅受每—串之所選記憶體單元 限制。此將該列所選記憶體單元之當前已編碼資料值置於 行位元線上。 ' —=憶體裝置通常經放置以經由一輸入/輸出介面與— 控制益（例如—處理器、—主機控制器或其他外部主機裝 置）通信⑼如）以形成-電子系統之—部分。該記憶體裝置 自控制范接收控制信號、命令信號（有時稱作命令）、位址 化號（有時稱作位址）及資料信號（有時稱作資料）且向該押 制器輸出資料。 工 、陷可發生於製造具有若干列及若干行記憶體單元之— 己隐體陣列期Μ，此導致有缺陷的列或行。通常藉由將選 144670.doc 201104693 擇性地取代有缺陷的元件之冗餘元件併 入記憶體中來解決 此問題。冗餘列係用於快閃記憶體中以取代有缺陷的主要 歹J之几餘元件之一常見形式。舉例而言，對nAND快閃記 隐體車歹丨而„，几餘列之區塊（通常稱作一冗餘區塊）取代 主要列之有缺陷的區塊（通常稱作一主要區塊）。 冗餘區塊通常位於一記憶體陣列中不同於主要區塊之— 部分中β 一般而言，冗餘電路用於選擇性地將指向有缺陷 的主要區塊之存取請求路由至位於該陣列之一不同位置中 之几餘區塊某些s己憶體裝置（包括某些快閃記憶體裝置） 利用非揮發性暫存器來儲存經指定欲被取代之主要區塊之 位址°將來自主機控制器之位址請求與儲存於記憶體裝置 f之暫存器中之有缺陷的主要區塊之位址相比較例如， 精助冗餘電路。若-位址請求匹配儲存於暫存器中之—有 缺陷的主要區塊之-位址’則冗餘電路將該存取請求指向 至或映射至冗餘區塊而非該有缺陷的主要區塊。 用-冗餘區塊取代-有缺陷的主要區塊之過程對主機控 制器通常係透明的，乃因主機控制器不知曉其發送至記^ 體裝置之位址係一有缺陷的區塊之一位址。亦即，主機= 制器認為其正在記憶體陣列中對應於主機控制器發送至記 憶體裝置之位址之-位置（有缺陷的區塊之位置）處存取 記憶體區塊。相反，主機控制器正存取位於陣列中之—不 同位置處之一冗餘區塊。 當將一電壓施加於字線時通常存在沿該字線之長度之一 電壓延遲，此歸因於電阻性及電容性效應（通常稱作 144670.doc 201104693 延遲）。該RC延遲隨距字線之施加有該電壓之末端（例如， 距最靠近列解碼器之末端）之距離之增加而增加。另外， 通常存在沿位元線之一電壓延遲，其中該延遲隨沿自—咸 測放大器之位元線之距離之增加而增加。 i在某些情況下’主機控制器可經程式化以補償在—記憶 體單元處由該記憶體單元距列解碼器及/或感測放大器之 距離引起之電壓延遲。然而，若含有被補償之記憶體單元 之區塊係位址被映射至位於陣列中之一不同位置處之—冗 餘區塊之一有缺陷的區塊，則可產生問題。此乃因主機控 制器經程式化以基於陣列中之有缺陷的記憶體區塊之位置 而不係基於冗餘區塊之位置補償延遲。亦即，該補償將被 應用於冗餘區塊中之記憶體單元仿佛使其等位於有缺陷的 區塊之位置處。 出於上述原因，且出於熟習此項技術者在閱讀且瞭解本 說明書之後將明瞭之下述其他原因，在該技術中存在對替 代冗餘方案之一需要。 【實施方式】 在以下詳細説明中，將參照構成本文之一部分之附圖， 且附圖中以圖解說明之方式顯示其中可實踐本發明之特定 實施例。中，1¾數個視圖中之相同編號描述大致類似 之組件。充分詳細地闡述此等實施例以使熟習此項技術者 能夠實踐本發明。可利用其他實施例且可在不背離本發明 之範疇的前提下對本發明作出結構、邏輯及電方面的改 動因此，不應以一限定意義考量以下詳細說明，且本發 [S] 144670.doc 201104693 明之範鳴僅由隨附中請專利範圍及其等效物界定。 圖1係根據-實施例耗合至一控制器13〇作為一電子系統 (例如一個人數位助理（PDA)、數位相機、數位媒體播放 器、蜂巢式電話等等）之—部分之—NAND,_記憶體裝置 100之-簡化方塊圖。控制器130可係一處理器、記憶體控 制器或其他外部主機裝置。記憶體裝置100包括配置成列 及行之_記憶體單元陣列104β提供—列解碼器⑽及一行 解碼器no以解碼位址信號。位址信號經接收及解碼以存 取記憶體陣列1 04。 記憶體裝置100亦包括輸入/輸出⑽)控制電路"2以管 理命令、位址及資料至記憶體襄置1〇〇之輸入以及資料盘 狀態資訊自記憶體裝置100之輸出。對於—個實施例，控 制電請經組態以管理記憶體陣列1〇4中之一個或多個： 缺陷的記憶體單元區塊（例如，含有一個或多個有缺陷的 記憶體單元列）之位址至控制器13〇之輸出。 一位址暫存器m耗合於1/0控制電路112與列解碼器⑽ 及打解碼器uo之間以在解碼之前鎖存位址信號…命令 暫存器m輕合於1/0控制電路112與控制邏輯ιΐ6之間以鎖 存傳入命令。控制邏輯116控制對記憶體陣列⑽之存取以 回應該等命令來且產生控制器13〇之狀態資訊。控制邏輯 ⑴輕合至列解碼器⑽及行解碼器ug以控制列解碼器⑽ 及行解碼器1 1 〇以回應該等位址。 控制邏輯116亦輕合至 Π8受控制邏輯116引導而 —快取暫存器118。快取暫存器 鎖存資料（傳入或傳出）以在記憶 144670.doc 201104693 體陣m〇4正忙於分別寫人或讀取其他資料時暫時儲存資 枓。在一寫入作業期間’將資料自快取暫存器118傳遞至 資料暫存器12G以供傳送至記憶料㈣4; _，將新的 資料自爾制電路112鎖存於快取暫存器⑴中。在—讀 取作業期帛，將資料自快取暫存器118傳遞至ι/〇控制電路 112以供輸出至控制器13〇;然後’將新的資料自資料暫存 器120傳遞至快取暫存器118。—狀態暫存器合於1/〇 控制電路U2與控制邏輯116之間以鎖存狀態資訊以供輪出 至控制器130。 記憶體rnoo在控制邏輯116處經由一控制鍵路132自 控制器130接收控制信號。該等控制信號可至少包括一晶 片賦能CE#、一命令鎖存賦能CLE、一位址鎖存心 ALE，及一寫入賦能WE#。記憶體裝置1〇〇經由一多工輸 入/輸出（I/O)鏈路134(有時稱作一 1/〇匯流排）自控制器丨 接收命令信號（有時稱作命令）、位址信號（有時稱作位址） 及資料信號（有時稱作資料）且經由1/〇鏈路134將資料輸出 至控制器130。 特定而言，在i/o控制電路112處經由1/〇鏈路134之輸入/ 輸出（I/O)引腳[7:0]接收命令且將該等命令寫入至命令暫存 器124中。在I/O控制電路i 12處經由匯流排134之輸入/輸出 (I/O)引腳[7:0]接收位址且將該等位址寫入至位址暫存器 114中。在I/O控制電路112處經由針對一 8位元裝置之輸入/ 輸出（I/O)引腳[7:0]或針對一 16位元裝置之輸入/輸出（1/〇) 引腳[15:0]接收資料且將該等資料寫入至快取暫存器i 18 144670.doc 201104693 中。隨後將該資料寫入至資料暫存器120中以用於程式化 s己憶體陣列10 4。對於另一實施例，可省略快取暫存号 118，且將資料直接寫入至資料暫存器12〇中。亦可經由針 對一 8位元裝置之輸入/輸出（I/O)引腳[7:0]或針對一 16位元 裝置之輸入/輸出（I/O)引腳[15:0]輸出資料。 對於一個實施例，一有缺陷的區塊位址暫存器14〇輕合 於I/O控制電路112與控制邏輯116之間。有缺陷的區塊位 址暫存器140經組態以儲存記憶體陣列1 〇4之一個或多個有 缺陷的記憶體單元區塊（例如，分別具有一個或多個有缺 陷的記憶體單元列之有缺陷的記憶體單元區塊）之位址。 在作業期間，有缺陷的區塊位址暫存器140鎖存該一個或 多個有缺陷的區塊之位址（例如，至少部分地回應接收自 控制邏輯116至I/O控制電路112之一信號）以供隨後經由輸 入/輸出（I/O)鏈路134輸出至控制器130。對於一個實施 例’一個或多個有缺陷的區塊之位址輸出至控制器13〇以 至少部分地回應記憶體裝置1 〇〇通電。對於另一實施例， 當控制邏輯11 6確定記憶體裝置通電時控制邏輯116將一信 號發送至有缺陷的區塊位址暫存器140。 熟習此項技術者將瞭解，可提供額外電路及控制信號， 且已簡化圖1之記憶體裝置以幫助關注本發明。另外，儘 管根據用於各種信號之接收及輸出之通俗慣例闡述了特定 I/O引腳，但注意可在各種實施例中使用I/O引腳之其他組 合或數目。 圖2根據一實施例圖解說明記憶體陣列1〇4。記憶體陣列 144670.doc •10· 201104693 104包括具有順序的主要記憶體區塊21〇〇至21%之一主要 記憶體陣列205及具有額外（例如，冗餘）順序的記憶體區塊 210N+1至210N+1+P之一額外（例如，一冗餘）陣列215，其中 僅當主要區塊中之一者或多者有缺陷時使用該等額外記憶 體區塊。主要記憶體區塊21()1至21(^分別具有順序的區塊 位址ag至An，且額外順序的記憶體區塊2i〇n+i至2ΐ〇Ν+ι+ρ 分別具有區塊位址an+1至AN+1+P。 記憶體區塊2100至210N+1+p距記憶體陣列中之一參照位 置之實體距離（例如在陣列之頂部之區塊21〇q)隨其等之各 別位址A〇至AN+1+P自位址Ag順序增加而順序地增加。舉例 而言，區塊位址越大，區塊距區塊21〇g之距離便越大。舉 例而言，由於位址A;大於位址A2，故記憶體區塊21〇3係處 於距記憶體區塊2100比記憶體區塊21〇2大之一距離處。換 3之，順序位址A〇至AN+1+p分別指定記憶體陣列中記憶體 區塊210〇至21(^+^1>之順序次序，其開始於記憶體區塊21〇〇 之位址A〇。 在確定主要記憶體區塊2 i 〇中之一者或多者係有缺陷（例 如，具有一個或多個有缺陷的列）之情況下，該等有缺陷 的區塊之位址可儲存於有缺陷的區塊位址暫存器中（圖 1)。舉例而言，當確定分別具有位址、及As之主要區塊 21〇2及21〇5有缺陷時（例如，在檢測期間，例如，在製造記 憶體裝置100期間）’位址八2及As係儲存於有缺陷的區塊位 址暫存器140中（例如，在製造記憶體裝置1〇〇期間）。然後 經由輸入/輸出（I/O)控制電路！ 12及輸入/輸出（1/〇)鏈路134 I44670.doc 201104693 將有缺陷的主要區塊21〇2至21〇5之位址心及八5發送至控制 器130 ’例如在記憶體裝置1 〇〇通電之後。對於一個實施 例’控制器130可將有缺陷的區塊之位址儲存於一揮發性 記憶體（例如’一揮發性暫存器）145中，舉例而言，可以可 移除方式耦合至控制器130之揮發性記憶體。 控制器13 0可經組態以將區塊21 〇之位址與儲存於揮發性 記憶體145中之有缺陷的區塊之位址相比較。舉例而言， 控制器130可將發送至記憶體裝置100之一位址與儲存於揮 發性記憶體145中之有缺陷的區塊之位址相比較。控制器 130可進一步經組態以當欲被發送至記憶體控制器之位址 匹配一有缺陷的區塊之位址時用區塊序列中在彼有缺陷的 區塊之後的一鄰近（例如’第一）無缺陷的區塊（其可用於取 代有缺陷的區塊）（例如’先前尚未用作一取代區塊）之位址 來取代欲被發送至記憶體裝置100之位址。控制器1 3 0亦可 經組態以用在區塊序列中之在有缺陷的區塊之位址之後的 無缺陷的區塊之後的下一可用無缺陷的區塊之位址取代彼 無缺陷的區塊之欲被發送至記憶體裝置1 00之位址中之每 一者。控制器可記錄其已取代之位址從而使其不嘗試使用 已用作一取代之一位址。 、對於一個實施例’當控制器130遇到一有缺陷的區塊之 位址時，控制器130將該位址遞增至在區塊序列中之有缺 陷的區塊之後的一鄰近無缺陷的區塊之位址《舉例而言， 當控制器130遇到有缺陷的區塊2102之位址A2時，控制器 13 0將位址A2遞增1個位址至無缺陷的區塊2103(即如圖2中 144670.doc -12- 201104693 所顯示區塊序列中在有缺陷的區塊2ι〇2之後的第一可用無 缺的區塊）之位址A3，且將後續位址八3遞增1個位址至位 址A*，即區塊序列中可用於取代之下一無缺陷的區塊 21〇4(例如，先前尚未用作一取代區塊）之位址。由於位址 As係一有缺陷的區塊2丨〇5之位址，故位址&遞增2個位址 至無缺陷的區塊21〇6(即區塊序列中在有缺陷的區塊21〇5之 後的下 了用無缺陷的區塊’例如，先前尚未用作一取代 區塊）之位址As。位址As遞增2個位址至位址A7，即區塊序 列中在有缺陷的區塊21〇5之後之下一可用無缺陷的區塊 21〇7(例如’先前尚未用作一取代區塊）之位址，（汰意，區 塊21 〇6不係區塊序列之下一可用無缺陷的區塊，此乃因其 取代區塊21〇4)。持續遞增位址直至位址an^遞增2個位址 至無缺陷的額外區塊21〇N+1之位址AN+1，且位址AN遞增2 個位址至無缺陷的額外區塊21〇n+2之位址An+2。注意，主 要陣列205之位址間隔α[0:Ν]擴展至A[0:N+2]以容納有缺 陷的區塊21 〇2及21 05。亦即，位址間隔上移有缺陷的區塊 之位址之數目。 在如以上所闡述順序地遞增位址之後，控制器13〇將該 已遞增之位址發送至記憶體裝置1〇〇。自一有缺陷的區塊 之一位址遞增之一位址可用於代替有缺陷的區塊定址區塊 序列中在該有缺陷的區塊之後的一鄰近（例如，第一可用 的）無缺陷的區塊從而使該鄰近無缺陷的區塊取代該有缺 Pta的區塊。舉例而言’在有缺陷的區塊210 2之位址A 2遞增 至無缺陷的區塊21 03之位址A3之後，位址A3可用於代替有& 144670.doc •13- 201104693 缺陷的區塊21〇2定址無缺陷的區塊21〇3,從而用無缺陷的 區塊21〇3取代有缺陷的區塊21〇2。此意味著控制器"ο指示 記憶體裝置100代替有缺陷的區塊21〇2存取無缺陷的區塊 2103。 為容納區塊取代，順序地在有缺陷的區塊之後的無缺陷 的區塊中之每一者係由區塊序列中之下一可用無缺陷的區 塊取代。舉例而言，在無缺陷的區塊21〇3之位址A〗遞增至 無缺陷的區塊21〇4之位址A*之後，位址A4可用於代替無缺 陷的區塊21〇3定址無缺陷的區塊21〇4，從而用無缺陷的區 塊21〇4取代無缺陷的區塊21〇3。由於區塊21〇5係有缺陷 的’故用無缺陷的區塊21〇6(區塊序列中之下一可用無缺陷 的區塊）取代無缺陷的區塊21〇4，從而可代替無缺陷的區塊 21〇4存取無缺陷的區塊21〇6。舉例而言，在無缺陷的區塊 21〇4之位址Μ遞增至無缺陷的區塊21〇6之位址&之後，位 址A6可用於代替無缺陷的區塊21〇4定址無缺陷的區塊 21〇6 ’從而用無缺陷的區塊21〇6取代無缺陷的區塊21〇4。 類似地’用無缺陷的區塊21〇7取代有缺陷的區塊21〇5，用 無缺陷的區塊21〇8取代無缺陷的區塊21〇6，依此類推，直 至用無缺陷的額外區塊2i〇N+2取代無缺陷的區塊21〇n。 注意’用區塊序列中在有缺陷的記憶體區塊之後的下一 可用無缺陷的區塊取代一有缺陷的區塊之方案（例如，在 遠離記憶體陣列中之一參照區塊（例如具有位址序列中之 第—位址之頂部區塊）之一方向上）與其中取代區塊更接近 其等所取代之有缺陷的區塊之習用冗餘方案不同。舉例而 144670.doc •14- 201104693

回應將位址A、及A，5發送至記憶體裝置1〇〇之一控制器。然 3中），主要 有缺陷的區塊31〇2及 塊320〇及320丨取代以

注意，對於某些記憶體裝置 控制器根據陣列中之區塊 之位置校正沿資料線（例如位元線（例如，行線》之電壓延 遲。此意味著，對於圖3之先前技術冗餘方案，控制器將 根據有缺陷的區塊31〇2及31〇5之各別位置向冗餘區塊32〇〇 及3 20】應用校正。然而，對於圖2之取代方案之實施例， 控制器（對於一個實施例）將根據無缺陷區塊21〇2及21〇5之 各別位置向無缺陷的區塊21 〇3及210?應用校正，例如，藉 由將一信號發送至記憶體裝置1〇〇來應用校正。 預期一取代區塊離其所取代之有缺陷的區塊越遠，應用 於該取代區塊之電壓延遲校正中之誤差便越大。由於無缺 陷的區塊21〇3及21〇7至有缺陷的區塊21〇2及21〇5比冗餘區 塊320〇及32(^至有缺陷的區塊31〇2及31〇5係更接近，故預 期應用於無缺陷的區塊21 〇3及2107之電壓延遲校正中之誤 差小於應用於冗餘區塊320〇及320〗之電壓延遲校正中之誤 差。 對於另一實施例’由於控制器1 30知曉取代區塊之位 置’故控制器130可根據該等取代區塊之實際位置將一電 144670.doc 201104693 壓校正應用於該等取代區塊，例如藉由將_作 憶體裝置⑽來應用校正。亦即’控制器可基於：代區: 之貫際位置將該校正應用於該等取代區塊，而非將該校正 應用於該等取代區塊仿佛使該等取代區塊位於其等所取代 =區塊處。舉例而言’可根據無缺陷的區塊2imi〇7之 實際位置將校正應用於無缺陷的區塊叫及2107，而非根 據有缺陷的區塊21〇2及21〇5之各別位置將校正應用於無缺 陷的區塊2103及21〇7。 總結 儘管本文已圖解說明及闡述特定實施例，但熟習此項技 術者將瞭解，任何旨在達成相同目的之配置皆可替代所顯 示之特定實施例。熟習此項技術者將明瞭該等實施例之諸 多修改。因此，本申請案意欲涵蓋該等實施例之任何修改 或變化形式。該等實施例明確地意欲僅由以下申請專利範 圍及其等效物限定。 【圖式簡單說明】 圖1係根據本發明之一實施例之一電子系統之一實施例 之一簡化方塊圖。 圖2圖解說明根據本發明之另一實施例之一記憶體陣列 之一實施例。 圖3圖解說明先前技術之一記憶體陣列。 【主要元件符號說明】 100 記憶體裝置 104 記憶體陣列 144670.doc • 16 · 201104693 108 列解碼器 110 行解碼器 112 I/O控制電路 114 位址暫存器 116 控制邏輯 118 快取暫存器 120 資料暫存器 122 狀態暫存器 124 命令暫存器 130 控制器 132 控制鏈路 134 I/O鏈路 140 有缺陷的區塊位址暫存器 145 揮發性記憶體 205 主要記憶體陣列 2 1 0〇-21 〇n + i +p 記憶體區塊 215 冗餘記憶體陣列 305 主要陣列 315 冗餘陣列 310〇-310 N 記憶體區塊 320〇-320P 記憶體區塊 144670.doc •17-

Claims (1)

1. 201104693 七、申請專利範圍：

   2. 3. 4. 5. 6. 一種運作—記憶體裝置之方法，其包含： 接枚—外部位址，其代替該記憶體裝置之一記憶體區 塊序列之一有缺陷的記憶體區塊定址該記憶體區塊序列 之^無缺陷的記憶體區塊以使得該無缺陷的記憶體區塊 取代該有缺陷的記憶體區塊； 其中該無缺陷的記憶體區塊係在該記憶體區塊序列中 ,該有缺陷的記憶體區塊之後的一鄰近無缺陷的記憶體 區塊其可用於取代該有缺陷的記憶體區塊。 士 ：求項1之方法，其中取代一有缺陷的記憶體區塊之 該鄰近無缺陷的記憶體區塊係在該記憶體區塊序列中之 該有缺陷的記憶體區塊之後的第—無缺陷記憶體區塊， 其可用於取代該有缺陷的記憶體區塊。 如：求項1之方法，其中自一控制器接收定址該無缺陷 的記憶體區塊之該外部位址，且該方法進一步包含在自 該：制器接收定址該無缺陷的記憶體區塊之該外部位址 之前將該有缺陷的記㈣區塊之—位址發送至該控制 器。 如印求項3之方法’其中藉由將該有缺陷的記憶體區塊 之該位址遞增至該無缺陷的記憶體區塊之一位址而獲得 定址該無缺陷的記憶體區塊之該外部位址。 a求項3之方法，其中將該有缺陷的記憶體區塊之該 位址發送至該控制器發生於該記㈣裝置之通電之後。 月求項3之方法’其中將該有缺陷的記憶體區塊之該 144670.doc 201104693 位址係儲存於該記憶體裝置之一暫存器中。 7. 如凊求項1至6中之任一請龙馆 。用衣項之方法，其進一步包含接 收一外部位址，該外部位址^ ^ ^ ^ 八督6哀S己憶體區塊序列中之 該鄰近無缺陷的記憶體區 鬼疋址一其他無缺陷的記憶體 區塊以使得該其他益缺陷的 …、缺陷的C憶體區塊取代該鄰近無缺 陷的記憶體區塊，豆中噠复 /、于这其他無缺陷的記憶體區塊係在 該記憶體區塊序列中之該鄰近無缺陷的記憶體區塊之後 ㈣，其可用於取代該鄰近無缺 陷的記憶體區塊。 8. 如請求項1至6中之任一杜书τε 之任叫求項之方法，其進一步包含根 據遠無缺陷的記憶體區塊 貫際位置將一電壓校正應用 於取代5玄有缺陷的記情妙p仏 Μ — &塊之該無缺陷的記憶體區 塊。 9. 如請求項1至6中之任一 ^ 項方法，其進一步包含根 ^ 尾之該位置將一電壓校正應用於 取代忒有缺陷的記憶體區 尾疋°玄無缺陷的記憶體區塊。 10 · —種電子系統，其包含·· 一控制器； 其耦合於該控制器與該記憶體裝置 一記憶體裝置；及 一輸入/輸出鏈路， 之間； 其中該控制器經組態以執行—方法，該方法包含： 袭入/輸出鏈路自該記億體裝置接收該記憶體 y個有缺陷的記憶體單元區塊之一位址； 144670.doc 201104693 在S玄控制器處用該記憶體裝置之一無缺陷的記憶體 單元區塊之一位址取代該至少一個有缺陷的記憶體單 元區塊之該位址；及 經由忒輸入/輸出鏈路將該無缺陷的記憶體單元區塊 之該位址發送至該記憶體裝置以用於取代該至少一個 有缺陷的區塊定址該無缺陷的區塊。 11.如請求項10之電子系統’其中該記憶體裝置進一步包含 經組態以儲存該至少一個有缺陷的記憶體單元區塊之該 位址之一暫存器。 12‘如請求項10之電子系統，其中該控制器進一步經组態以 在該記憶體裝置之通電之後自該記憶體裝置接收該至少 一個有缺陷的記憶體單元區塊之該位址。 1 3 _如請求項1 〇之電子系姘 宜由 矛无其中s亥無缺陷的區塊係在一記 憶體單元區塊序列中之該至少—個有缺陷的記憶體單元 區塊之後的-第-無缺陷的記憶體單元區塊，其可用於 取代該至少一個有缺陷的記憶體單元區塊。 14.如請求項1〇之電子系統，其 丁成徑剌态進一步經組態以 在該控制器處用該記憶體裝置 遐衷罝之另一無缺陷的記憶體單 兀區塊之一位址取代意欲定址該記憶體裝置之該無缺陷 的記憶體單元區塊之一位址。 15·如請求項14之電子系站，甘士# a — ,、，·，’、中该無缺陷的區塊係在一記 憶體早7L區塊序歹丨丨φ夕# 广… 中之§亥至少—個有缺陷的記憶體單元 第—無缺陷的記憶體單元區塊，其可用於 。、一個有缺陷的記憶體單元區塊，且該其他益 } 144670.doc 201104693 缺陷的區塊係在該記憶體單元區槐序列中之第一無缺陷 的記憶體單元區塊之後的一下一無缺陷的記憶體單元區 塊，其可用於取代該第一無缺陷的記憶體單元區塊。 16. 如明求項1 5之％子系統’其中該無缺陷的記憶體單元區 塊及該至少-個有缺陷的記憶體單元區塊係該記憶體裝 置之-主要記憶體陣列之-部分且該其他無缺陷的區塊 係該記憶體裝置之一冗餘記憶體陣列之一部分。 17. 如請求項M之電子系統，其中該控制器進-步經組態以 L 鸠硌將省其他無缺陷的記憶體單元區塊 之該位址發送至該記憶體裝置以用於取代該無缺陷的記 憶體單元區塊定址該其他無缺陷的記憶體單元區塊。 18. 如請求項10至17中之任-請求項之電.子系統，其進一步 包含_合至該控制器以用# ~ f 盗以用於儲存在該控制器處接收之該 至少一個有缺陷的記憶體單元區塊之該位址之-揮發性 記憶體。 19·:請求項10至17中之任一請求項之電子系統，其中該控 制器進-步經組態以根據該無缺陷的記憶體區塊之實際 位置將-電壓校正應用於該無缺陷的區塊。 20. 如請求項1〇至17中之任一士主书苦 β… 5月未項之電子系統，其中該控 制窃進一步經組態以根據 二 塊之該位置將一電壓校正庫…個有缺陷的記憶體區 电坚杈正應用於該無缺陷的區塊。 21. 如請求項10之電子系統，苴 該記憶體裝置之一位址序列卜自该控制器被發送至 序列中之一位址匹配該至少一個 有缺陷的記憶體單元區塊 尾之”亥位址時，在該控制器處用 144670.doc 201104693 該記憶體裝置之該A 代兮至„、他 …、缺陷的5己憶體單元區塊之該位址取 代这至少一個有缺 隐體早兀區塊之該位址發生。 22·如凊求項21之雷早 韦 μ、·，，八中在控制器處用該記憶體裝 '，、、缺陷的記憶體單元區塊之該位址取代該至少一 個有缺陷的5己憶體單元區塊之該位址包含：當欲自該控 制器被發送至該記憶时置之該位址序列中之該位址匹 配炫至少一個有缺陷的記憶體單元區塊之該位址時，將 5玄至少一個有缺陷的記憶體單元區塊之該位址遞增至該 無缺陷的區塊之該位址。 23.如請求項22之電子系統，其中，該無缺陷的區塊係一第 一無缺陷的區塊且由該控制器執行之該方法進一步包 含： 遞增該位址序列令之一位址，該位址意欲將該第一無 缺陷的區塊定址至在一記憶體單元區塊序列中之該第一 無缺陷的區塊之後的一下一無缺陷的記憶體單元區塊之 一位址’其可用於取代該第一無缺陷的區塊；及 經由該輸入/輸出鍵路將該下一個無缺陷的記憶體單元 區塊之該位址發送至該記憶體裝置以用於取代該第一無 缺陷的區塊定址該下一無缺陷的區塊。 144670.doc