KR20150055946A - 메모리 장치의 복구 방법 및 메모리 장치를 구비하는 시스템의 부팅 방법 - Google Patents

메모리 장치의 복구 방법 및 메모리 장치를 구비하는 시스템의 부팅 방법 Download PDF

Info

Publication number
KR20150055946A
KR20150055946A KR1020130138555A KR20130138555A KR20150055946A KR 20150055946 A KR20150055946 A KR 20150055946A KR 1020130138555 A KR1020130138555 A KR 1020130138555A KR 20130138555 A KR20130138555 A KR 20130138555A KR 20150055946 A KR20150055946 A KR 20150055946A
Authority
KR
South Korea
Prior art keywords
memory
boot
units
spare
memory area
Prior art date
Application number
KR1020130138555A
Other languages
English (en)
Inventor
추민엽
정부일
김도근
박미경
이동양
임선영
정주연
한혁
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130138555A priority Critical patent/KR20150055946A/ko
Priority to US14/534,492 priority patent/US9472305B2/en
Publication of KR20150055946A publication Critical patent/KR20150055946A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/24—Loading of the microprogram
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Quality & Reliability (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

메모리 장치는 부트 메모리 영역, 일반 메모리 영역 및 여분 메모리 영역을 포함한다. 메모리 장치의 복구 방법은 부트 메모리 영역의 제1 불량 메모리 셀들을 포함하는 제1 불량 메모리 유닛들을 배제하거나 여분 메모리 영역의 부트 복구 메모리 유닛들로 대체하여 부트 메모리 영역을 복구하는 단계; 및 부트 메모리 영역을 복구한 후, 일반 메모리 영역의 제2 불량 메모리 셀들을 포함하는 제2 불량 메모리 유닛들을 배제하거나 여분 메모리 영역의 복수의 복구 메모리 유닛들 중 부트 복구 메모리 유닛들을 제외한 복구 메모리 유닛들로 대체하여 일반 메모리 영역을 복구하는 단계를 포함한다.

Description

메모리 장치의 복구 방법 및 메모리 장치를 구비하는 시스템의 부팅 방법{METHOD FOR REPARING A MEMORY DEVICE AND BOOTING A SYSTEM INCLUDING A MEMORY DEVICE}
본 발명은 메모리 장치에 관한 것으로서, 보다 상세하게는 메모리 장치의 복구 방법 및 메모리 장치를 구비하는 시스템의 부팅 방법에 관한 것이다.
메모리 장치를 생산하는 공정이 세분화되면서, 메모리 장치가 포함하는 불량 메모리 셀들의 수는 기하급수적으로 증가하고 있다. 불량 메모리 셀들을 여분 메모리 셀들로 대체하는 방법을 이용하여 메모리 장치는 복구될 수 있다.
불량 메모리 셀들의 수가 여분 메모리 셀들의 수보다 많아서 모든 불량 메모리 셀들이 여분 메모리 셀들로 대체되지 못하는 경우 메모리 장치를 복구할 수 있는 방법이 필요하다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 메모리 장치에 포함되는 모든 불량 메모리 셀들이 여분 메모리 셀들로 대체되지 못하는 경우, 상기 메모리 장치가 정상 동작하도록 상기 메모리 장치를 복구하는 방법을 제공하는데 있다.
본 발명의 일 목적은 하는 메모리 장치에 포함되는 모든 불량 메모리 셀들이 여분 메모리 셀들로 대체되지 못하는 경우, 상기 메모리 장치를 구비하는 시스템이 정상 동작하도록 상기 시스템의 부팅 방법을 제공하는데 있다.
상기 일 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 부트 메모리 영역, 일반 메모리 영역 및 여분 메모리 영역을 포함하는 메모리 장치의 복구 방법은 상기 부트 메모리 영역의 제1 불량 메모리 셀들을 포함하는 제1 불량 메모리 유닛들을 배제하거나 상기 여분 메모리 영역의 부트 복구 메모리 유닛들로 대체하여 상기 부트 메모리 영역을 복구하는 단계; 및 상기 부트 메모리 영역을 복구한 후, 상기 일반 메모리 영역의 제2 불량 메모리 셀들을 포함하는 제2 불량 메모리 유닛들을 배제하거나 상기 여분 메모리 영역의 복수의 복구 메모리 유닛들 중 상기 부트 복구 메모리 유닛들을 제외한 복구 메모리 유닛들로 대체하여 상기 일반 메모리 영역을 복구하는 단계를 포함한다.
일 실시예에 있어서, 상기 제1 불량 메모리 유닛들의 각각 및 상기 제2 불량 메모리 유닛들의 각각은 상기 메모리 장치를 구성하는 하나의 워드 라인(Word line)에 상응할 수 있다.
일 실시예에 있어서, 상기 제1 불량 메모리 유닛들의 각각 및 상기 제2 불량 메모리 유닛들의 각각은 상기 메모리 장치를 구성하는 하나의 비트 라인(Bit line)에 상응할 수 있다.
일 실시예에 있어서, 상기 메모리 장치는 상기 부트 메모리 영역에 상응하는 적어도 하나의 제1 메모리 뱅크, 상기 일반 메모리 영역에 상응하는 적어도 하나의 제2 메모리 뱅크 및 상기 여분 메모리 영역에 상응하는 적어도 하나의 제1 여분 메모리 블록과 적어도 하나의 제2 여분 메모리 블록을 포함할 수 있다. 상기 제1 여분 메모리 블록은 상기 제1 메모리 뱅크에 할당되고, 상기 제2 여분 메모리 블록은 상기 제2 메모리 뱅크에 할당될 수 있다.
일 실시예에 있어서, 상기 부트 메모리 영역을 복구하는 단계는 상기 부트 복구 메모리 유닛들로서 상기 제1 여분 메모리 블록에 포함되는 복구 메모리 유닛들만을 이용하는 단계일 수 있다.
일 실시예에 있어서, 상기 제1 여분 메모리 블록의 사이즈가 상기 제2 여분 메모리 블록의 사이즈보다 클 수 있다.
일 실시예에 있어서, 상기 부트 메모리 영역을 복구하는 단계는 상기 부트 복구 메모리 유닛들로서 상기 제1 여분 메모리 블록에 포함되는 복구 메모리 유닛들 및 상기 제2 여분 메모리 블록에 포함되는 복구 메모리 유닛들을 이용하는 단계일 수 있다.
일 실시예에 있어서, 상기 메모리 장치는 상기 부트 메모리 영역에 상응하는 적어도 하나의 제1 메모리 뱅크, 상기 일반 메모리 영역에 상응하는 적어도 하나의 제2 메모리 뱅크 및 상기 여분 메모리 영역에 상응하는 여분 메모리 블록을 포함할 수 있다. 상기 여분 메모리 블록은 상기 제1 메모리 뱅크에만 할당될 수 있다.
일 실시예에 있어서, 상기 부트 메모리 영역을 복구하는 단계는 상기 제1 불량 메모리 유닛들을 상기 여분 메모리 블록에 포함되는 상기 부트 복구 메모리 유닛들로 대체하는 단계이고, 상기 일반 메모리 영역을 복구하는 단계는 상기 제2 불량 메모리 유닛들을 배제하는 단계일 수 있다.
일 실시예에 있어서, 상기 부트 메모리 영역을 복구하는 단계는 상기 제1 불량 메모리 유닛들을 배제하도록 메모리 콘트롤러에 포함되는 상기 메모리 장치의 어드레스 맵(Address map)을 변경하여 상기 부트 메모리 영역을 복구하는 단계일 수 있다.
일 실시예에 있어서, 상기 일반 메모리 영역을 복구하는 단계는 상기 제2 불량 메모리 유닛들을 배제하도록 메모리 콘트롤러에 포함되는 상기 메모리 장치의 어드레스 맵을 변경하여 상기 일반 메모리 영역을 복구하는 단계일 수 있다.
일 실시예에 있어서, 상기 부트 메모리 영역에는 부트 로더(Boot loader) 및 운영 체제(OS)의 실행 코드가 로딩될 수 있다.
일 실시예에 있어서, 상기 제1 불량 메모리 유닛들의 개수와 상기 제2 불량 메모리 유닛들의 개수의 합은 상기 여분 메모리 영역의 복구 메모리 유닛들의 개수의 합보다 클 수 있다.
상기 일 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 부트 메모리 영역, 일반 메모리 영역 및 여분 메모리 영역을 포함하는 메모리 장치를 구비하는 시스템의 부팅 방법은 상기 부트 메모리 영역의 제1 불량 메모리 셀들을 포함하는 제1 불량 메모리 유닛들을 배제하거나 상기 여분 메모리 영역의 부트 복구 메모리 유닛들로 대체하여 상기 부트 메모리 영역을 복구하는 단계; 상기 부트 메모리 영역을 복구한 후, 상기 일반 메모리 영역의 제2 불량 메모리 셀들을 포함하는 제2 불량 메모리 유닛들을 배제하거나 상기 여분 메모리 영역의 복수의 복구 메모리 유닛들 중 상기 부트 복구 메모리 유닛들을 제외한 복구 메모리 유닛들로 대체하여 상기 일반 메모리 영역을 복구하는 단계; 부트 로더(Boot loader) 및 운영 체제(OS)의 실행 코드를 상기 부트 메모리 영역에 로딩하는 단계; 및 상기 부트 로더 및 운영 체제의 실행 코드를 실행하는 단계를 포함한다.
일 실시예에 있어서, 시스템의 부팅 방법은 상기 제2 불량 메모리 유닛들 중 복구되지 않은 불량 메모리 유닛들을 상기 운영 체제가 사용하지 않도록 조절하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 메모리 장치의 복구 방법은 부트 로더 및 운영 체제가 로딩되는 부트 메모리 영역에 포함되는 불량 메모리 유닛들을 배제하거나, 복구 메모리 유닛들로 대체하여, 부트 메모리 영역을 일반 메모리 영역에 우선하여 복구할 수 있다.
본 발명의 일 실시예에 따른 메모리 장치를 구비하는 시스템의 부팅 방법은 부트 로더 및 운영 체제가 로딩되는 부트 메모리 영역에 포함되는 불량 메모리 유닛들을 배제하거나, 복구 메모리 유닛들로 대체하여 부트 메모리 영역을 일반 메모리 영역에 우선하여 복구함으로써, 상기 메모리 장치를 구비하는 시스템의 에러 없는 부팅을 보장할 수 있다.
도 1은 본 발명의 일 실시예에 따른 메모리 장치의 복구 방법을 나타내는 순서도이다.
도 2는 도 1의 복구 방법에 따라 불량 메모리 셀을 포함하는 메모리 장치의 복구 과정을 나타내는 도면이다.
도 3은 도 1의 복구 방법에 따라 복구된 메모리 장치를 나타내는 블록도이다.
도 4는 복구 기능을 포함하는 메모리 장치의 일 예를 나타내는 블록도이다.
도 5 내지 도 11은 본 발명의 실시예들에 따른 메모리 장치의 복구 방법들의 대상인 메모리 장치의 실시예들을 나타내는 블록도들이다.
도 12는 본 발명의 일 실시예에 따른 메모리 장치에 포함되는 불량 메모리 유닛을 배제하는 메모리 시스템을 나타내는 블록도이다.
도 13은 본 발명의 일 실시예에 따른 메모리 장치를 구비하는 시스템의 부팅 방법을 나타내는 순서도이다.
도 14는 본 발명의 실시예들에 따른 메모리 장치가 모바일 시스템에 응용된 예를 나타내는 도면이다.
도 15는 본 발명의 실시예들에 따른 메모리 장치가 컴퓨팅 시스템에 응용된 예를 나타내는 도면이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성 요소에 대해서는 동일한 참조 부호를 사용하고 동일한 구성 요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 메모리 장치의 복구 방법을 나타내는 순서도이고, 도 2는 도 1의 복구 방법에 따라 불량 메모리 셀을 포함하는 메모리 장치의 복구 과정을 나타내는 도면이다.
도 1 및 2를 참조하면, 메모리 장치(100)는 부트 메모리 영역(141), 일반 메모리 영역(142) 및 여분 메모리 영역(143)을 포함한다. 메모리 장치(100)를 복구하기 위해, 부트 메모리 영역(141)의 제1 불량 메모리 셀들(151, 152, 153)을 포함하는 제1 불량 메모리 유닛들(111, 112, 113)을 배제하거나 여분 메모리 영역(143)의 부트 복구 메모리 유닛들(121, 122, 123)로 대체(131, 132, 133)하여 부트 메모리 영역(141)을 복구한다(단계 S110).
부트 메모리 영역(141)을 복구한 후, 일반 메모리 영역(142)의 제2 불량 메모리 셀들(154, 155, 156)을 포함하는 제2 불량 메모리 유닛들(114, 115, 116)을 배제하거나 여분 메모리 영역(143)의 복수의 복구 메모리 유닛들(121, 122, 123, 124) 중 부트 복구 메모리 유닛들(121, 122, 123)을 제외한 복구 메모리 유닛(124)으로 대체(134)하여 일반 메모리 영역(143)을 복구한다(단계 S120).
제1 불량 메모리 유닛들(111, 112, 113)의 개수와 제2 불량 메모리 유닛들(114, 115, 116)의 개수의 합은 여분 메모리 영역(143)의 복구 메모리 유닛들(121, 122, 123, 124)의 개수의 합보다 클 수 있다. 복구 메모리 유닛들로 대체되지 않은 제2 불량 메모리 유닛들(115, 116)에 포함되는 불량 메모리 셀들(155, 156)에 데이터를 기입하거나, 데이터를 독출하는 경우 에러가 발생할 수 있다. 복구 메모리 유닛들로 대체되지 않은 제2 불량 메모리 유닛들(115, 116)은 사용되지 않도록 배제될 수 있다.
제1 불량 메모리 유닛들(111, 112, 113) 또는 제2 불량 메모리 유닛들(114, 115, 116)을 배제하는 구조는 도 12를 참조하여 후술한다. 제1 불량 메모리 유닛들(111, 112, 113) 및 제2 불량 메모리 유닛들(114, 115, 116)을 여분 메모리 영역(143)의 복구 메모리 유닛들(121, 122, 123, 124) 대체(131, 132, 133, 134)할 수 있는 메모리 장치의 하드웨어 구조에 대하여 도 4 내지 11을 참조하여 후술한다.
제1 불량 메모리 유닛(111)은 제1 불량 메모리 셀(151) 외에도 불량 메모리 셀들을 더 포함할 수 있다. 제1 불량 메모리 유닛(111)이 포함하는 불량 메모리 셀들은 서로 인접하여 위치할 수 있고, 또는 서로 이격되어 위치할 수 있다. 제1 불량 메모리 유닛들(112, 113)의 각각 및 제2 불량 메모리 유닛들(114, 115, 116)의 각각은 제1 불량 메모리 유닛(111)과 동일 또는 유사한 구조를 가진다.
제1 불량 메모리 유닛들(111, 112, 113)의 각각 및 제2 불량 메모리 유닛들(114, 115, 116)의 각각은 메모리 장치(100)를 구성하는 하나의 워드 라인(Word line)에 상응할 수 있다. 제1 불량 메모리 유닛들(111, 112, 113)의 각각 및 제2 불량 메모리 유닛들(114, 115, 116)의 각각은 메모리 장치(100)를 구성하는 하나의 워드 라인에 포함되는 메모리 셀들의 집합일 수 있다.
다른 실시예에서, 제1 불량 메모리 유닛들(111, 112, 113)의 각각 및 제2 불량 메모리 유닛들(114, 115, 116)의 각각은 메모리 장치(100)를 구성하는 하나의 비트 라인(Bit line)에 상응할 수 있다. 제1 불량 메모리 유닛들(111, 112, 113)의 각각 및 제2 불량 메모리 유닛들(114, 115, 116)의 각각은 메모리 장치(100)를 구성하는 하나의 비트 라인에 포함되는 메모리 셀들의 집합일 수 있다.
도 3은 도 1의 복구 방법에 따라 복구된 메모리 장치를 나타내는 블록도이다.
도 3을 참조하면, 복구된 메모리 장치(100a)는 복구 메모리 유닛들(121a, 122a, 123a)을 이용하여 복구된 부트 메모리 영역(141a), 복구 메모리 유닛(124a)을 이용하여 일부가 복구된 일반 메모리 영역(142a) 및 여분 메모리 영역(143a)을 포함할 수 있다. 여분 메모리 영역(143a)은 복구 메모리 유닛들(121a, 122a, 123a, 124a)을 포함한다.
복구된 부트 메모리 영역(141a)에는 바이오스(BIOS), 부트 로더(BOOT LOADER) 및 운영 체제(OS)의 실행 코드가 로딩될 수 있다. 일부가 복구된 일반 메모리 영역(142a)에는, 복구되지 않은 제2 불량 메모리 유닛들(115a, 116a)이 사용되지 않도록 조절된 후, 어플리케이션 코드(AC)가 로딩될 수 있다.
도 4는 복구 기능을 포함하는 메모리 장치의 일 예를 나타내는 블록도이다.
도 4를 참조하면, 메모리 장치(200)는 메모리 셀 어레이(210, 220), 디코더(DEC; 230), 불휘발성 스토리지(NVS)(240), 로드 콘트롤러(LCON; 250) 및 대체 제어 회로(RECON; 260)를 포함할 수 있다.
메모리 셀 어레이(210, 220)는 노말 메모리 셀 어레이(210) 및 여분 메모리 셀 어레이(220)를 포함할 수 있다. 노말 메모리 셀 어레이(210)는 도 2의 메모리 장치에 포함되는 부트 메모리 영역(141) 및 일반 메모리 영역(142)에 상응하고, 여분 메모리 셀 어레이(220)는 도 2의 메모리 장치에 포함되는 여분 메모리 영역(143)에 상응한다. 노말 메모리 셀 어레이(210)는 노말 선택 라인들(NS1 내지 NSP)에 연결된 노말 메모리 셀들(NC)을 포함하고, 여분 메모리 셀 어레이(220)는 여분 선택 라인들(RS1 내지 RSK)에 연결된 여분 메모리 셀들(RC)을 포함한다.
디코더(230)는 읽기 동작 또는 쓰기 동작을 위한 어드레스(ADD)에 기초하여 노말 선택 라인들(NS1 내지 NSP) 중 하나를 선택한다. 노말 선택 라인의 선택에 의해 선택된 노말 선택 라인에 연결된 노말 메모리 셀들(NC)에 대한 읽기 동작 또는 쓰기 동작이 수행된다.
불휘발성 스토리지(240)는 노말 메모리 셀들(NC) 중에서 불량 메모리 셀의 위치를 나타내는 페일 어드레스(FADD)를 저장하고, 전원이 공급되면 상기 저장된 페일 어드레스(FADD)에 기초하여 직렬 신호(SER)를 출력한다. 페일 어드레스(FADD)는 메모리 장치(200)의 테스트 과정 등을 통하여 불휘발성 스토리지(240)에 저장될 수 있다. 로드 콘트롤러(250)는 단위 주기마다 하나씩 순차적으로 활성화되는 복수의 로딩 선택 신호들(LDS)을 발생한다. 불휘발성 스토리지(240)와 로드 콘트롤러(250)의 구성 및/또는 동작은 전술한 바와 같고 반복되는 설명은 생략한다.
대체 제어 회로(260)는 직렬 신호(SER) 및 로딩 선택 신호들(LDS)에 기초하여 페일 어드레스(FADD)를 순차적으로 저장한다. 대체 제어 회로(260)는 어드레스(ADD)와 저장된 페일 어드레스(FADD)가 일치하는 경우 노말 메모리 셀들(NC)에 대한 액세스를 여분 메모리 셀들(RC)에 대한 액세스로 대체하는 동작을 수행한다. 즉, 대체 제어 회로(260)는 어드레스(ADD)와 저장된 페일 어드레스(FADD)가 일치하는 경우 여분 선택 라인들(RS1 내지 RSK) 중 하나를 선택하고, 디스에이블 신호(NDIS)를 활성화하여 디코더(230)를 디스에이블시킬 수 있다.
일 실시예에서, 노말 선택 라인들(NS1 내지 NSP) 및 여분 선택 라인들(RS1 내지 RSK)은 워드 라인들을 나타낼 수 있다. 이 경우 대체 제어 회로(260)는 워드 라인 단위로 대체 동작을 수행한다. 하나의 워드 라인에 복수의 페이지가 포함되는 경우에는 대체 제어 회로(260)는 페이지 단위로 대체 동작을 수행할 수 있다.
다른 실시예에서, 노말 선택 라인들(NS1 내지 NSP) 및 여분 선택 라인들(RS1 내지 RSK)은 비트 라인들을 나타낼 수 있다. 이 경우 대체 제어 회로(260)는 비트 라인 단위로 대체 동작을 수행할 수 있다.
도 5 내지 도 11은 본 발명의 실시예들에 따른 메모리 장치의 복구 방법들의 대상인 메모리 장치의 실시예들을 나타내는 블록도들이다.
도 2 및 5를 참조하면, 메모리 장치(300a)는 메모리 뱅크들(BANK1a 내지 BANK6a), 메모리 뱅크들(BANK1a 내지 BANK6a)에 할당된 행 여분 메모리 블록들(RCB1a 내지 RCB6a) 및 열 여분 메모리 블록들(CCB1a 내지 CCB6a)을 포함한다.
메모리 장치(300a)에 포함되는 제1 서브 메모리 장치(310a)는 도 4의 메모리 장치(200)일 수 있다. 제1 메모리 뱅크(BANK1a)는 노말 메모리 셀 어레이(210)일 수 있고, 제1 행 여분 메모리 블록(RCB1a) 및 제1 열 여분 메모리 블록(CCB1a)은 여분 메모리 셀 어레이(220)일 수 있다. 제1 메모리 뱅크(BANK1a)에 포함된 불량 메모리 유닛들은 제1 행 여분 메모리 블록(RCB1a) 및/또는 제1 열 여분 메모리 블록(CCB1a)을 이용하여 대체될 수 있다. 제1 서브 메모리 장치(310a)는 도 4의 메모리 장치(200)에 포함된 디코더(DEC; 230), 불휘발성 스토리지(NVS)(240), 로드 콘트롤러(LCON; 250) 및 대체 제어 회로(RECON; 260)를 포함할 수 있으나, 도 5에서는 생략하였다.
도 6 내지 11의 메모리 장치들에 포함되고, 하나의 메모리 뱅크와 상기 하나의 메모리 뱅크에 할당된 행 여분 메모리 블록 및 열 여분 메모리 블록을 포함하는 서브 메모리 장치들의 각각은 제1 서브 메모리 장치(310a)와 동일 또는 유사한 구성을 가진다.
부트 메모리 영역(141)은 제5 메모리 뱅크(BANK5a)에 상응하고, 일반 메모리 영역(142)은 메모리 뱅크들(BANK1a 내지 BANK4a, BANK6a)에 상응하고, 여분 메모리 영역(143)은 여분 메모리 블록들(RCB1a 내지 RCB6a, CCB1a 내지 CCB6a)에 상응한다.
제5 여분 메모리 블록(RCB5a, CCB5a)은 제5 메모리 뱅크(BANK5a)에 할당되고, 여분 메모리 블록들(RCB1a 내지 RCB4a, RCB6a, CCB1a 내지 CCB4a, CCB6a)의 각각은 메모리 뱅크들(BANK1a 내지 BANK4a, BANK6a)의 각각에 할당된다.
부트 메모리 영역을 복구하는 단계(S110)는, 제5 메모리 뱅크(BANK5a)에 상응하는 부트 메모리 영역을 복구하기 위해 제5 여분 메모리 블록(RCB5a, CCB5a)에 포함되는 부트 복구 메모리 유닛들만을 이용할 수 있다. 일반 메모리 영역을 복구하는 단계(S120)는, 메모리 뱅크들(BANK1a 내지 BANK4a, BANK6a)의 각각에 상응하는 일반 메모리 영역을 복구하기 위해 여분 메모리 블록들(RCB1a 내지 RCB4a, RCB6a, CCB1a 내지 CCB4a, CCB6a)의 각각에 포함되는 복구 메모리 유닛들만을 이용할 수 있다.
제5 여분 메모리 블록(RCB5a, CCB5a)의 사이즈가 여분 메모리 블록들(RCB1a 내지 RCB4a, RCB6a, CCB1a 내지 CCB4a, CCB6a)의 각각의 사이즈보다 클 수 있다.
제5 여분 메모리 블록(RCB5a, CCB5a)의 사이즈가 클수록 제5 메모리 뱅크(BANK5a)에 포함되는 더 많은 불량 메모리 유닛들이 복구될 수 있기 때문에, 제5 메모리 뱅크(BANK5a)에 상응하는 부트 메모리 영역(141)이 정상 동작할 수 있는 확률이 높아진다.
도 6을 참조하면, 메모리 장치(300b)는 메모리 뱅크들(BANK1b 내지 BANK6b), 메모리 뱅크들(BANK1b 내지 BANK6b)에 할당된 행 여분 메모리 블록들(RCB1b 내지 RCB6b) 및 열 여분 메모리 블록들(CCB1b 내지 CCB6b)을 포함한다.
부트 메모리 영역(141)은 제1 메모리 뱅크들(BANK5b, BANK6b)에 상응하고, 일반 메모리 영역(142)은 제2 메모리 뱅크들(BANK1b 내지 BANK4b)에 상응하고, 여분 메모리 영역(143)은 여분 메모리 블록들(RCB1b 내지 RCB6b, CCB1b 내지 CCB6b)에 상응한다. 제1 여분 메모리 블록들(RCB5b, RCB6b, CCB5b, CCB6b)의 각각은 제1 메모리 뱅크들(BANK5b, BANK6b)의 각각에 할당되고, 제2 여분 메모리 블록들(RCB1b 내지 RCB4b, CCB1b 내지 CCB4b)의 각각은 제2 메모리 뱅크들(BANK1b 내지 BANK4b)의 각각에 할당된다.
부트 메모리 영역을 복구하는 단계(S110)는, 제1 메모리 뱅크들(BANK5b, BANK6b)의 각각에 상응하는 부트 메모리 영역을 복구하기 위해 제1 여분 메모리 블록들(RCB5b, RCB6b, CCB5b, CCB6b)의 각각에 포함되는 부트 복구 메모리 유닛들만을 이용할 수 있다. 일반 메모리 영역을 복구하는 단계(S120)는, 제2 메모리 뱅크들(BANK1b 내지 BANK4b)의 각각에 상응하는 일반 메모리 영역을 복구하기 위해 제2 여분 메모리 블록들(RCB1b 내지 RCB4b, CCB1b 내지 CCB4b)의 각각에 포함되는 복구 메모리 유닛들만을 이용할 수 있다.
제 1 여분 메모리 블록들(RCB5b, RCB6b, CCB5b, CCB6b)의 각각의 사이즈가 제2 여분 메모리 블록들(RCB1b 내지 RCB4b, CCB1b 내지 CCB4b)의 각각의 사이즈보다 클 수 있다.
다른 실시예에서, 부트 메모리 영역(141)은 제1 메모리 뱅크들(BANK5b, BANK6b)보다 많은 수의 메모리 뱅크들에 상응하고, 일반 메모리 영역(142)은 메모리 뱅크들(BANK1b 내지 BANK6b) 중 부트 메모리 영역(141)에 상응하는 메모리 뱅크들을 제외한 메모리 뱅크들에 상응할 수 있다.
도 7을 참조하면, 메모리 장치(300c)는 메모리 뱅크들(BANK1c 내지 BANK6c), 메모리 뱅크들(BANK1c 내지 BANK6c)에 할당된 행 여분 메모리 블록들(RCB1c 내지 RCB6c) 및 열 여분 메모리 블록들(CCB1c 내지 CCB6c)을 포함한다.
부트 메모리 영역(141)은 제5 메모리 뱅크(BANK5c)에 상응하고, 일반 메모리 영역(142)은 메모리 뱅크들(BANK1c 내지 BANK4c, BANK6c)에 상응하고, 여분 메모리 영역(143)은 여분 메모리 블록들(RCB1c 내지 RCB6c, CCB1c 내지 CCB6c)에 상응한다.
제5 여분 메모리 블록(RCB5c, CCB5c)은 제5 메모리 뱅크(BANK5c)에 할당되고, 제2 여분 메모리 블록들(RCB1c 내지 RCB4c, RCB6c, CCB1c 내지 CCB4c, CCB6c)의 각각은 메모리 뱅크들(BANK1c 내지 BANK4c, BANK6c)의 각각에 할당된다. 제2 메모리 뱅크(BANK2c)에 할당된 제2 여분 메모리 블록(RCB2c, CCB2c)은 제5 메모리 뱅크(BANK5c)에 추가적으로 할당(311c, 321c)될 수 있다. 제4 메모리 뱅크(BANK4c)에 할당된 제4 여분 메모리 블록(RCB4c, CCB4c)은 제5 메모리 뱅크(BANK5c)에 추가적으로 할당(312c, 322c)될 수 있다.
부트 메모리 영역을 복구하는 단계(S110)는, 제5 메모리 뱅크(BANK5c)에 상응하는 부트 메모리 영역을 복구하기 위해 제2 여분 메모리 블록(RCB2c, CCB2c), 제4 여분 메모리 블록(RCB4c, CCB4c) 및 제5 여분 메모리 블록(RCB5c, CCB5c)에 포함되는 부트 복구 메모리 유닛들을 이용할 수 있다. 일반 메모리 영역을 복구하는 단계(S120)는, 메모리 뱅크들(BANK1c 내지 BANK4c, BANK6c)의 각각에 상응하는 일반 메모리 영역을 복구하기 위해 제2 여분 메모리 블록들(RCB1c 내지 RCB4c, RCB6c, CCB1c 내지 CCB4c, CCB6c)의 각각에 포함되는 복구 메모리 유닛들만을 이용할 수 있다.
제5 메모리 뱅크(BANK5c)에 할당된 여분 메모리 블록들이 많을수록 제5 메모리 뱅크(BANK5c)에 포함되는 더 많은 불량 메모리 유닛들이 복구될 수 있기 때문에, 제5 메모리 뱅크(BANK5c)에 상응하는 부트 메모리 영역(141)이 정상 동작할 수 있는 확률이 높아진다.
도 8을 참조하면, 메모리 장치(300d)는 메모리 뱅크들(BANK1d 내지 BANK6d), 메모리 뱅크들(BANK1d 내지 BANK6d)에 할당된 행 여분 메모리 블록들(RCB1d 내지 RCB6d) 및 열 여분 메모리 블록들(CCB1d 내지 CCB6d)을 포함한다.
부트 메모리 영역(141)은 제1 메모리 뱅크들(BANK5d, BANK6d)에 상응하고, 일반 메모리 영역(142)은 제2 메모리 뱅크들(BANK1d, BANK2d, BANK3d, BANK4d)에 상응하고, 여분 메모리 영역(143)은 여분 메모리 블록들(RCB1d 내지 RCB6d, CCB1d 내지 CCB6d)에 상응한다.
제1 여분 메모리 블록들(RCB5d, RCB6d, CCB5d, CCB6d)의 각각은 제1 메모리 뱅크들(BANK5d, BANK6d)의 각각에 할당되고, 제2 여분 메모리 블록들(RCB1d 내지 RCB4d, CCB1d 내지 CCB4d)의 각각은 메모리 뱅크들(BANK1d 내지 BANK4d)의 각각에 할당된다. 제2 메모리 뱅크(BANK2d)에 할당된 제2 여분 메모리 블록(RCB2d, CCB2d)은 제5 메모리 뱅크(BANK5d)에 추가적으로 할당(311d, 321d)될 수 있다. 제4 메모리 뱅크(BANK4d)에 할당된 제4 여분 메모리 블록(RCB4d, CCB4d)은 제5 메모리 뱅크(BANK5d)에 추가적으로 할당(312d, 322d)될 수 있다. 제3 메모리 뱅크(BANK3d)에 할당된 제3 여분 메모리 블록(RCB3d, CCB3d)은 제6 메모리 뱅크(BANK6d)에 추가적으로 할당(313d, 323d)될 수 있다. 제5 메모리 뱅크(BANK5d)에 할당된 제5 여분 메모리 블록(RCB5d, CCB5d)은 제6 메모리 뱅크(BANK6d)에 추가적으로 할당(314d, 324d)될 수 있다.
부트 메모리 영역을 복구하는 단계(S110)는, 제5 메모리 뱅크(BANK5d)에 상응하는 부트 메모리 영역을 복구하기 위해 제2 여분 메모리 블록(RCB2d, CCB2d), 제4 여분 메모리 블록(RCB4d, CCB4d) 및 제5 여분 메모리 블록(RCB5d, CCB5d)에 포함되는 부트 복구 메모리 유닛들을 이용할 수 있다. 부트 메모리 영역을 복구하는 단계(S110)는, 제6 메모리 뱅크(BANK6d)에 상응하는 부트 메모리 영역을 복구하기 위해 제3 여분 메모리 블록(RCB3d, CCB3d), 제5 여분 메모리 블록(RCB5d, CCB5d) 및 제6 여분 메모리 블록(RCB6d, CCB6d)에 포함되는 부트 복구 메모리 유닛들을 이용할 수 있다. 일반 메모리 영역을 복구하는 단계(S120)는, 제2 메모리 뱅크들(BANK1d 내지 BANK4d)의 각각에 상응하는 일반 메모리 영역을 복구하기 위해 제2 여분 메모리 블록들(RCB1d 내지 RCB4d, CCB1d 내지 CCB4d)의 각각에 포함되는 복구 메모리 유닛들만을 이용할 수 있다.
다른 실시예에서, 부트 메모리 영역(141)은 제1 메모리 뱅크들(BANK5d, BANK6d)보다 많은 수의 메모리 뱅크들에 상응하고, 일반 메모리 영역(142)은 전체 메모리 뱅크들(BANK1d 내지 BANK6d) 중 부트 메모리 영역(141)에 상응하는 메모리 뱅크들을 제외한 메모리 뱅크들에 상응할 수 있다.
다른 실시예에서, 제5 메모리 뱅크(BANK5d)에는 제2 여분 메모리 블록(RCB2d, CCB2d), 제4 여분 메모리 블록(RCB4d, CCB4d) 및 제5 여분 메모리 블록(RCB5d, CCB5d)보다 많은 수의 여분 메모리 블록들이 할당될 수 있다. 제6 메모리 뱅크(BANK6d)에는 제3 여분 메모리 블록(RCB3d, CCB3d), 제5 여분 메모리 블록(RCB5d, CCB5d) 및 제6 여분 메모리 블록(RCB6d, CCB6d)보다 많은 수의 여분 메모리 블록들이 할당될 수 있다.
도 9를 참조하면, 메모리 장치(300e)는 제 5 여분 메모리 블록(RCB5e1, CCB5e1)의 사이즈 및 추가적 제5 행 여분 메모리 블록(RCB5e2)의 존재를 제외하고 도 5의 메모리 장치(300a)와 동일 또는 유사한 구조를 가진다.
메모리 장치(300e)는 제5 메모리 뱅크(BANK5e)에 포함되는 정상 동작하는 메모리 유닛들을 추가적 제5 행 여분 메모리 블록(RCB5e2)으로서 사용할 수 있다. 부트 메모리 영역을 복구하는 단계(S110)는, 제5 메모리 뱅크(BANK5e)에 포함되는 불량 메모리 유닛들을 배제시키고, 상기 불량 메모리 유닛들에 상응하는 추가적 제5 행 여분 메모리 블록(RCB5e2)에 포함되는 복구 메모리 유닛들을 사용할 수 있다.
도 10을 참조하면, 메모리 장치(300f)는 제 5 여분 메모리 블록(RCB5f1, CCB5f1)의 사이즈 및 추가적 제5 열 여분 메모리 블록(CCB5f2)의 존재를 제외하고 도 5의 메모리 장치(300a)와 동일 또는 유사한 구조를 가진다.
메모리 장치(300f)는 제5 메모리 뱅크(BANK5f)에 포함되는 정상 동작하는 메모리 유닛들을 추가적 제5 열 여분 메모리 블록(CCB5f2)으로서 사용할 수 있다. 부트 메모리 영역을 복구하는 단계(S110)는, 제5 메모리 뱅크(BANK5f)에 포함되는 불량 메모리 유닛들을 배제시키고, 상기 불량 메모리 유닛들에 상응하는 추가적 제5 열 여분 메모리 블록(CCB5f2)에 포함되는 복구 메모리 유닛들을 사용할 수 있다. 도 9 및 10의 메모리 장치에 포함된 불량 메모리 유닛들을 배제 및 복구하는 과정은 도 12를 참조하여 후술한다.
도 11을 참조하면, 메모리 장치(300g)는 메모리 뱅크들(BANK1g 내지 BANK6g), 메모리 뱅크들(BANK1g 내지 BANK6g)에 할당된 행 여분 메모리 블록(RCB5g) 및 열 여분 메모리 블록(CCB5g)을 포함한다.
부트 메모리 영역(141)은 제5 메모리 뱅크(BANK5g)에 상응하고, 일반 메모리 영역(142)은 메모리 뱅크들(BANK1g내지 BANK6g)에 상응하고, 여분 메모리 영역(143)은 여분 메모리 블록(RCB5g, CCB5g)에 상응한다. 제5 여분 메모리 블록(RCB5g, CCB5g)은 제5 메모리 뱅크(BANK5g)에만 할당된다.
부트 메모리 영역을 복구하는 단계(S110)는, 제5 메모리 뱅크(BANK5g)에 상응하는 부트 메모리 영역을 복구하기 위해 부트 복구 메모리 유닛들로서 제5 여분 메모리 블록(RCB5g, CCB5g)에 포함되는 복구 메모리 유닛들을 이용할 수 있다. 일반 메모리 영역을 복구하는 단계(S120)는, 메모리 뱅크들(BANK1g, BANK2g, BANK3g, BANK4g, BANK6g)의 불량 메모리 유닛들을 복구 메모리 유닛들로 대체하지 않고, 메모리 뱅크들(BANK1g, BANK2g, BANK3g, BANK4g, BANK6g)의 불량 메모리 유닛들을 배제할 수 있다.
도 12는 본 발명의 일 실시예에 따른 메모리 장치에 포함되는 불량 메모리 유닛을 배제하는 메모리 시스템을 나타내는 블록도이다.
도 12를 참조하면, 메모리 시스템(400)은 메모리 콘트롤러(MC; 410) 및 메모리 장치(420)를 포함한다. 메모리 콘트롤러(410)는 어드레스 맵(AM)을 포함한다. 메모리 장치(420)는 부트 메모리 영역(BMR; 421), 일반 메모리 영역(NMR; 424) 및 여분 메모리 영역(RMR; 425)을 포함한다. 부트 메모리 영역(421)은 불량 메모리 셀들을 포함하는 불량 메모리 유닛(422)과 정상 동작하는 메모리 유닛(423)을 포함한다. 메모리 장치(420)는 도 2의 메모리 장치(100)일 수 있다.
어드레스 맵(AM)은 프로세서가 사용하는 제1 논리적 어드레스(LA1)를 메모리 장치(420)가 사용하는 제1 물리적 어드레스(PA1) 또는 제2 물리적 어드레스(PA2)로 변환한다. 메모리 콘트롤러(410)는 커맨드 신호(CMD)를 메모리 장치(420)에 전송하고, 제1 물리적 어드레스(PA1) 또는 제2 물리적 어드레스(PA2)를 제1 논리적 어드레스(LA1)에 상응하는 물리적 어드레스로서 메모리 장치(420)에 전송한다. 메모리 장치(420)는 제1 논리적 어드레스(LA1)에 상응하는 물리적 어드레스 및 커맨드 신호(CMD)에 상응하는 데이터 신호(DATA)를 메모리 콘트롤러(410)에 전송한다.
어드레스 맵(AM) 상에서 제1 논리 어드레스(LA1)에 상응하는 제1 물리적 어드레스(PA1)가 가리키는 메모리 유닛이 불량 메모리 유닛(422)인 경우, 제1 논리 어드레스(LA1)에 상응하는 물리적 어드레스를 정상 동작하는 메모리 유닛(423)을 가리키는 제2 물리적 어드레스(PA2)로 어드레스 맵(AM)을 변경하여 불량 메모리 유닛(422)을 배제할 수 있다. 상기 불량 메모리 유닛을 배제하는 과정은 일반 메모리 영역(424)에도 적용될 수 있다.
도 13은 본 발명의 일 실시예에 따른 메모리 장치를 구비하는 시스템의 부팅 방법을 나타내는 순서도이다.
도 2 및 13을 참조하면, 메모리 장치(100)를 구비하는 시스템을 부팅하기 위하여, 부트 메모리 영역(141)의 제1 불량 메모리 셀들(151, 152, 153)을 포함하는 제1 불량 메모리 유닛들(111, 112, 113)을 배제하거나 여분 메모리 영역(143)의 부트 복구 메모리 유닛들(121, 122, 123)로 대체(131, 132, 133)하여 부트 메모리 영역(141)을 복구한다(단계 S210). 부트 메모리 영역(141)을 복구한 후, 일반 메모리 영역(142)의 제2 불량 메모리 셀들(154, 155, 156)을 포함하는 제2 불량 메모리 유닛들(114, 115, 116)을 배제하거나 여분 메모리 영역(143)의 복수의 복구 메모리 유닛들(121, 122, 123, 124) 중 부트 복구 메모리 유닛들(121, 122, 123)을 제외한 복구 메모리 유닛(124)으로 대체하여 일반 메모리 영역(142)을 복구한다(단계 S220). 부트 로더 및 운영 체제의 실행 코드를 부트 메모리 영역(141)에 로딩한다(단계 S230). 상기 부트 로더 및 운영 체제의 실행 코드를 실행한다(단계 S240).
상기 부트 메모리 영역을 복구하는 단계(S210), 상기 일반 메모리 영역을 복구하는 단계(S220), 상기 부트 로더 및 운영 체제의 실행 코드를 부트 메모리 영역에 로딩하는 단계(S230) 및 상기 부트 로더 및 운영 체제의 실행 코드를 실행하는 단계(S240)에 대하여 도 1 내지 12를 참조하여 전술하였다.
제2 불량 메모리 유닛들 중 복구되지 않은 불량 메모리 유닛들을 상기 운영 체제가 사용하지 않도록 조절한다(단계 S250).
일 실시예에서, 도 12를 참조하여 전술한 제1 논리적 어드레스(LA1)에 상응하는 물리적 어드레스를 불량 메모리 유닛(422)을 가리키는 제1 물리적 어드레스(PA1)에서 정상 동작하는 메모리 유닛(423)을 가리키는 제2 물리적 어드레스(PA2)로 어드레스 맵(AM) 상에서 변경하는 방법을 사용하여, 상기 운영 체제가 상기 복구되지 않은 불량 메모리 유닛들을 사용하지 않도록 조절할 수 있다.
다른 실시예에서, 제1 논리적 어드레스(LA1)를 정상 동작하는 메모리 유닛(423)을 가리키는 제2 물리적 어드레스(PA2)에 상응하도록 어드레스 맵(AM)을 변경할 수 없는 경우, 상기 운영 체제는 제1 논리적 어드레스(LA1)를 사용하지 않을 수 있다.
도 14는 본 발명의 실시예들에 따른 메모리 장치가 모바일 시스템에 응용된 예를 나타내는 도면이다.
도 14를 참조하면, 모바일 시스템(500)은 어플리케이션 프로세서(510), 통신(Connectivity)부(520), 사용자 인터페이스(530), 비휘발성 메모리 장치(NVM)(540), 메모리 장치(550) 및 파워 서플라이(560)를 포함한다. 실시예에 따라, 모바일 시스템(500)은 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(Personal Digital Assistant; PDA), 휴대형 멀티미디어 플레이어(Portable Multimedia Player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(Portable Game Console), 네비게이션(Navigation) 시스템 등과 같은 임의의 모바일 시스템일 수 있다.
어플리케이션 프로세서(510)는 인터넷 브라우저, 게임, 동영상 등을 제공하는 어플리케이션들을 실행할 수 있다. 실시예에 따라, 어플리케이션 프로세서(510)는 하나의 프로세서 코어(Single Core)를 포함하거나, 복수의 프로세서 코어들(Multi-Core)을 포함할 수 있다. 예를 들어, 어플리케이션 프로세서(510)는 듀얼 코어(Dual-Core), 쿼드 코어(Quad-Core), 헥사 코어(Hexa-Core) 등의 멀티 코어(Multi-Core)를 포함할 수 있다. 또한, 실시예에 따라, 어플리케이션 프로세서(510)는 내부 또는 외부에 위치한 캐시 메모리(Cache Memory)를 더 포함할 수 있다.
통신부(520)는 외부 장치와 무선 통신 또는 유선 통신을 수행할 수 있다. 예를 들어, 통신부(520)는 이더넷(Ethernet) 통신, 근거리 자기장 통신(Near Field Communication; NFC), 무선 식별(Radio Frequency Identification; RFID) 통신, 이동 통신(Mobile Telecommunication), 메모리 카드 통신, 범용 직렬 버스(Universal Serial Bus; USB) 통신 등을 수행할 수 있다. 예를 들어, 통신부(520)는 베이스밴드 칩 셋(Baseband Chipset)을 포함할 수 있고, GSM, GPRS, WCDMA, HSxPA 등의 통신을 지원할 수 있다.
메모리 장치(550)는 어플리케이션 프로세서(510)에 의해 처리되는 데이터를 저장하거나, 동작 메모리(Working Memory)로서 작동할 수 있다. 메모리 장치(550)에 포함되는 메모리 셀들은 기입 트랜지스터, 독출 트랜지스터 및 모스 커패시터를 포함한다. 상기 기입 트랜지스터는 기입 워드 라인에 연결되는 게이트 전극, 기입 비트 라인에 연결되는 제1 전극 및 스토리지 노드에 연결되는 제2 전극을 포함한다. 독출 트랜지스터는 상기 스토리지 노드에 연결되는 게이트 전극, 독출 워드 라인에 연결되는 제1 전극 및 독출 비트 라인에 연결되는 제2 전극을 포함한다. 모스 커패시터는 상기 스토리지 노드에 연결되는 게이트 전극 및 동기 제어 라인에 연결되는 하부 전극을 포함한다. 상기 모스 트랜지스터의 상기 하부 전극에는 기입 동작시 기입 워드 라인 신호와 동기되어 동기 펄스 신호가 인가되고 독출 동작시 독출 워드 라인 신호와 동기되어 상기 동기 펄스 신호가 인가되어 상기 스토리지 노드에 커플링 효과를 일으킴으로써 상기 메모리 셀의 데이터 보존 시간(retention time)을 증가시킨다. 따라서 메모리 장치(550)는 DRAM(Dynamic Random Access Memory)에 비해 향상된 데이터 보존 시간(retention time)을 가지면서 SRAM(Static Random Access Memory)에 비해 집적도를 향상시킬 수 있다. 메모리 장치(550)는 도 1의 메모리 장치의 복구 방법을 통해 테스트 기간 동안에 복구된 메모리 장치일 수 있다. 메모리 장치(550)는 도 2, 3 및 5 내지 11에 도시된 반도체 메모리 장치들(100, 100a, 300a 내지 300g)로 구현될 수 있다. 메모리 장치(550)의 복구 방법 및 메모리 장치(550)의 구성 및 동작에 대해서는 도 1 내지 12를 참조하여 상세히 설명하였으므로, 상세한 설명은 생략한다.
모바일 시스템(500)은 도 13의 시스템의 부팅 방법에 의해 부팅될 수 있다. 비휘발성 메모리 장치(540)는 모바일 시스템(500)을 부팅하기 위한 부트 이미지를 저장할 수 있다. 예를 들어, 비휘발성 메모리 장치(540)는 EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 또는 이와 유사한 메모리로 구현될 수 있다.
사용자 인터페이스(530)는 키패드, 터치 스크린과 같은 하나 이상의 입력 장치, 및/또는 스피커, 디스플레이 장치와 같은 하나 이상의 출력 장치를 포함할 수 있다. 파워 서플라이(560)는 모바일 시스템(500)의 동작 전압을 공급할 수 있다.
또한, 실시예에 따라, 모바일 시스템(500)은 이미지 프로세서를 더 포함할 수 있고, 메모리 카드(Memory Card), 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등과 같은 저장 장치를 더 포함할 수 있다.
모바일 시스템(500) 또는 모바일 시스템(500)의 구성요소들은 다양한 형태들의 패키지를 이용하여 실장될 수 있는데, 예를 들어, PoP(Package on Package), BGAs(Ball grid arrays), CSPs(Chip scale packages), PLCC(Plastic Leaded Chip Carrier), PDIP(Plastic Dual In-Line Package), Die in Waffle Pack, Die in Wafer Form, COB(Chip On Board), CERDIP(Ceramic Dual In-Line Package), MQFP(Plastic Metric Quad Flat Pack), TQFP(Thin Quad Flat-Pack), SOIC(Small Outline Integrated Circuit), SSOP(Shrink Small Outline Package), TSOP(Thin Small Outline Package), TQFP(Thin Quad Flat-Pack), SIP(System In Package), MCP(Multi Chip Package), WFP(Wafer-level Fabricated Package), WSP(Wafer-Level Processed Stack Package) 등과 같은 패키지들을 이용하여 실장될 수 있다.
도 15는 본 발명의 실시예들에 따른 메모리 장치가 컴퓨팅 시스템에 응용된 예를 나타내는 도면이다.
도 15를 참조하면, 컴퓨팅 시스템(600)은 프로세서(610), 입출력 허브(IOH)(620), 입출력 컨트롤러 허브(ICH)(630), 적어도 하나의 메모리 모듈(640) 및 그래픽 카드(650)를 포함한다. 실시예에 따라, 컴퓨팅 시스템(600)은 개인용 컴퓨터(Personal Computer; PC), 서버 컴퓨터(Server Computer), 워크스테이션(Workstation), 노트북(Laptop), 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 디지털 TV(Digital Television), 셋-탑 박스(Set-Top Box), 음악 재생기(Music Player), 휴대용 게임 콘솔(portable game console), 네비게이션(Navigation) 시스템 등과 같은 임의의 컴퓨팅 시스템일 수 있다.
프로세서(610)는 특정 계산들 또는 태스크들을 실행하는 특정 소프트웨어를 실행하는 것과 같이 다양한 컴퓨팅 기능들을 실행할 수 있다. 예를 들어, 프로세서(610)는 마이크로프로세서 또는 중앙 처리 장치(Central Processing Unit; CPU)일 수 있다. 실시예에 따라, 프로세서(610)는 하나의 프로세서 코어를 포함하거나, 복수의 프로세서 코어들을 포함할 수 있다. 예를 들어, 프로세서(610)는 듀얼 코어(Dual-Core), 쿼드 코어(Quad-Core), 헥사 코어(Hexa-Core) 등의 멀티 코어(Multi-Core)를 포함할 수 있다. 또한, 도 15에는 하나의 프로세서(610)를 포함하는 컴퓨팅 시스템(600)이 도시되어 있으나, 실시예에 따라, 컴퓨팅 시스템(600)은 복수의 프로세서들을 포함할 수 있다.
프로세서(610)는 메모리 모듈(640)의 동작을 제어하는 메모리 컨트롤러를 포함할 수 있다. 프로세서(610)에 포함된 메모리 컨트롤러는 집적 메모리 컨트롤러(Integrated Memory Controller; IMC)라 불릴 수 있다. 상기 메모리 컨트롤러와 메모리 모듈(640) 사이의 메모리 인터페이스는 복수의 신호선들을 포함하는 하나의 채널로 구현되거나, 복수의 채널들로 구현될 수 있다. 또한, 각 채널에는 하나 이상의 메모리 모듈(640)이 연결될 수 있다. 실시예에 따라, 메모리 컨트롤러는 입출력 허브(620) 내에 위치할 수 있다. 상기 메모리 컨트롤러를 포함하는 입출력 허브(620)는 메모리 컨트롤러 허브(Memory Controller Hub; MCH)라 불릴 수 있다.
메모리 모듈(640)은 메모리 컨트롤러로부터 제공된 데이터를 저장하는 복수의 메모리 장치들(MEM)(641)을 포함할 수 있다. 메모리 장치들(641) 각각에 포함되는 메모리 셀들은 기입 트랜지스터, 독출 트랜지스터 및 모스 커패시터를 포함한다. 상기 기입 트랜지스터는 기입 워드 라인에 연결되는 게이트 전극, 기입 비트 라인에 연결되는 제1 전극 및 스토리지 노드에 연결되는 제2 전극을 포함한다. 독출 트랜지스터는 상기 스토리지 노드에 연결되는 게이트 전극, 독출 워드 라인에 연결되는 제1 전극 및 독출 비트 라인에 연결되는 제2 전극을 포함한다. 모스 커패시터는 상기 스토리지 노드에 연결되는 게이트 전극 및 동기 제어 라인에 연결되는 하부 전극을 포함한다. 상기 모스 트랜지스터의 상기 하부 전극에는 기입 동작시 기입 워드 라인 신호와 동기되어 동기 펄스 신호가 인가되고 독출 동작시 독출 워드 라인 신호와 동기되어 상기 동기 펄스 신호가 인가되어 상기 스토리지 노드에 커플링 효과를 일으킴으로써 상기 메모리 셀의 데이터 보존 시간(retention time)을 증가시킨다. 따라서 메모리 장치들(641) 각각은 DRAM(Dynamic Random Access Memory)에 비해 향상된 데이터 보존 시간(retention time)을 가지면서 SRAM(Static Random Access Memory)에 비해 집적도를 향상시킬 수 있다. 메모리 장치들(641)의 각각은 도 1의 메모리 장치의 복구 방법을 통해 테스트 기간 동안에 복구된 메모리 장치일 수 있다. 메모리 장치들(641)의 각각은 도 2, 3 및 5 내지 11에 도시된 반도체 메모리 장치들(100, 100a, 300a 내지 300g)로 구현될 수 있다. 메모리 장치들(641)의 복구 방법 및 메모리 장치들(641)의 구성 및 동작에 대해서는 도 1 내지 12를 참조하여 상세히 설명하였으므로, 상세한 설명은 생략한다.
입출력 허브(620)는 그래픽 카드(650)와 같은 장치들과 프로세서(610) 사이의 데이터 전송을 관리할 수 있다. 입출력 허브(620)는 다양한 방식의 인터페이스를 통하여 프로세서(610)에 연결될 수 있다. 예를 들어, 입출력 허브(620)와 프로세서(610)는, 프론트 사이드 버스(Front Side Bus; FSB), 시스템 버스(System Bus), 하이퍼트랜스포트(HyperTransport), 라이트닝 데이터 트랜스포트(Lightning Data Transport; LDT), 퀵패스 인터커넥트(QuickPath Interconnect; QPI), 공통 시스템 인터페이스(Common System Interface; CSI) 등의 다양한 표준의 인터페이스로 연결될 수 있다. 입출력 허브(620)는 장치들과의 다양한 인터페이스들을 제공할 수 있다. 예를 들어, 입출력 허브(620)는 가속 그래픽 포트(Accelerated Graphics Port; AGP) 인터페이스, 주변 구성요소 인터페이스-익스프레스(Peripheral Component Interface-Express; PCIe), 통신 스트리밍 구조(Communications Streaming Architecture; CSA) 인터페이스 등을 제공할 수 있다. 도 15에는 하나의 입출력 허브(620)를 포함하는 컴퓨팅 시스템(600)이 도시되어 있으나, 실시예에 따라, 컴퓨팅 시스템(600)은 복수의 입출력 허브들을 포함할 수 있다.
그래픽 카드(650)는 AGP 또는 PCIe를 통하여 입출력 허브(620)와 연결될 수 있다. 그래픽 카드(650)는 영상을 표시하기 위한 디스플레이 장치를 제어할 수 있다. 그래픽 카드(650)는 이미지 데이터 처리를 위한 내부 프로세서 및 내부 반도체 메모리 장치를 포함할 수 있다. 실시예에 따라, 그래픽 카드(650)는 입출력 허브(620) 외부에 위치할 수도 있고 입출력 허브(620)의 내부에 위치할 수도 있다. 입출력 허브(620)에 포함된 그래픽 장치는 집적 그래픽(Integrated Graphics)이라 불릴 수 있다. 또한, 메모리 컨트롤러 및 그래픽 장치를 포함하는 입출력 허브(620)는 그래픽 및 메모리 컨트롤러 허브(Graphics and Memory Controller Hub; GMCH)라 불릴 수 있다.
입출력 컨트롤러 허브(630)는 다양한 시스템 인터페이스들이 효율적으로 동작하도록 데이터 버퍼링 및 인터페이스 중재를 수행할 수 있다. 입출력 컨트롤러 허브(630)는 내부 버스를 통하여 입출력 허브(620)와 연결될 수 있다. 예를 들어, 입출력 허브(620)와 입출력 컨트롤러 허브(630)는 다이렉트 미디어 인터페이스(Direct Media Interface; DMI), 허브 인터페이스, 엔터프라이즈 사우스브릿지 인터페이스(Enterprise Southbridge Interface; ESI), PCIe 등을 통하여 연결될 수 있다.
입출력 컨트롤러 허브(630)는 주변 장치들과의 다양한 인터페이스들을 제공할 수 있다. 예를 들어, 입출력 컨트롤러 허브(630)는 범용 직렬 버스(Universal Serial Bus; USB) 포트, 직렬 ATA(Serial Advanced Technology Attachment; SATA) 포트, 범용 입출력(General Purpose Input/Output; GPIO), 로우 핀 카운트(Low Pin Count; LPC) 버스, 직렬 주변 인터페이스(Serial Peripheral Interface; SPI), PCI, PCIe 등을 제공할 수 있다.
실시예에 따라, 프로세서(610), 입출력 허브(620) 및 입출력 컨트롤러 허브(630)는 각각 분리된 칩셋들 또는 집적 회로들로 구현될 수도 있고, 프로세서(610), 입출력 허브(620) 및 입출력 컨트롤러 허브(630) 중에서 둘 이상의 구성요소들이 하나의 칩셋으로 구현될 수도 있다.
본 발명의 실시예들에 따른 메모리 장치의 복구 방법 및 메모리 장치를 구비하는 시스템의 부팅 방법은 메모리 장치를 사용하여 운영 체제를 부팅하는 시스템들에서 널리 사용될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (10)

  1. 부트 메모리 영역, 일반 메모리 영역 및 여분 메모리 영역을 포함하는 메모리 장치의 복구 방법으로서,
    상기 부트 메모리 영역의 제1 불량 메모리 셀들을 포함하는 제1 불량 메모리 유닛들을 배제하거나 상기 여분 메모리 영역의 부트 복구 메모리 유닛들로 대체하여 상기 부트 메모리 영역을 복구하는 단계; 및
    상기 부트 메모리 영역을 복구한 후, 상기 일반 메모리 영역의 제2 불량 메모리 셀들을 포함하는 제2 불량 메모리 유닛들을 배제하거나 상기 여분 메모리 영역의 복수의 복구 메모리 유닛들 중 상기 부트 복구 메모리 유닛들을 제외한 복구 메모리 유닛들로 대체하여 상기 일반 메모리 영역을 복구하는 단계를 포함하는 메모리 장치의 복구 방법.
  2. 제1 항에 있어서,
    상기 메모리 장치는 상기 부트 메모리 영역에 상응하는 적어도 하나의 제1 메모리 뱅크, 상기 일반 메모리 영역에 상응하는 적어도 하나의 제2 메모리 뱅크 및 상기 여분 메모리 영역에 상응하는 적어도 하나의 제1 여분 메모리 블록과 적어도 하나의 제2 여분 메모리 블록을 포함하고,
    상기 제1 여분 메모리 블록은 상기 제1 메모리 뱅크에 할당되고, 상기 제2 여분 메모리 블록은 상기 제2 메모리 뱅크에 할당되는 것을 특징으로 하는 메모리 장치의 복구 방법.
  3. 제2 항에 있어서,
    상기 부트 메모리 영역을 복구하는 단계는,
    상기 부트 복구 메모리 유닛들로서 상기 제1 여분 메모리 블록에 포함되는 복구 메모리 유닛들만을 이용하는 단계인 것을 특징으로 하는 메모리 장치의 복구 방법.
  4. 제3 항에 있어서,
    상기 제1 여분 메모리 블록의 사이즈가 상기 제2 여분 메모리 블록의 사이즈보다 큰 것을 특징으로 하는 메모리 장치의 복구 방법.
  5. 제2 항에 있어서,
    상기 부트 메모리 영역을 복구하는 단계는,
    상기 부트 복구 메모리 유닛들로서 상기 제1 여분 메모리 블록에 포함되는 복구 메모리 유닛들 및 상기 제2 여분 메모리 블록에 포함되는 복구 메모리 유닛들을 이용하는 단계인 것을 특징으로 하는 메모리 장치의 복구 방법.
  6. 제1 항에 있어서,
    상기 메모리 장치는 상기 부트 메모리 영역에 상응하는 적어도 하나의 제1 메모리 뱅크, 상기 일반 메모리 영역에 상응하는 적어도 하나의 제2 메모리 뱅크 및 상기 여분 메모리 영역에 상응하는 여분 메모리 블록을 포함하고,
    상기 여분 메모리 블록은 상기 제1 메모리 뱅크에만 할당되는 것을 특징으로 하는 메모리 장치의 복구 방법.
  7. 제1 항에 있어서,
    상기 부트 메모리 영역에는 부트 로더(Boot loader) 및 운영 체제(OS)의 실행 코드가 로딩되는 것을 특징으로 하는 메모리 장치의 복구 방법.
  8. 제1 항에 있어서,
    상기 제1 불량 메모리 유닛들의 개수와 상기 제2 불량 메모리 유닛들의 개수의 합은 상기 여분 메모리 영역의 복구 메모리 유닛들의 개수의 합보다 큰 것을 특징으로 하는 메모리 장치의 복구 방법.
  9. 부트 메모리 영역, 일반 메모리 영역 및 여분 메모리 영역을 포함하는 메모리 장치를 구비하는 시스템의 부팅 방법으로서,
    상기 부트 메모리 영역의 제1 불량 메모리 셀들을 포함하는 제1 불량 메모리 유닛들을 배제하거나 상기 여분 메모리 영역의 부트 복구 메모리 유닛들로 대체하여 상기 부트 메모리 영역을 복구하는 단계;
    상기 부트 메모리 영역을 복구한 후, 상기 일반 메모리 영역의 제2 불량 메모리 셀들을 포함하는 제2 불량 메모리 유닛들을 배제하거나 상기 여분 메모리 영역의 복수의 복구 메모리 유닛들 중 상기 부트 복구 메모리 유닛들을 제외한 복구 메모리 유닛들로 대체하여 상기 일반 메모리 영역을 복구하는 단계;
    부트 로더(Boot loader) 및 운영 체제(OS)의 실행 코드를 상기 부트 메모리 영역에 로딩하는 단계; 및
    상기 부트 로더 및 운영 체제의 실행 코드를 실행하는 단계를 포함하는 시스템의 부팅 방법.
  10. 제9 항에 있어서,
    상기 제2 불량 메모리 유닛들 중 복구되지 않은 불량 메모리 유닛들을 상기 운영 체제가 사용하지 않도록 조절하는 단계를 더 포함하는 것을 특징으로 하는 시스템의 부팅 방법.
KR1020130138555A 2013-11-14 2013-11-14 메모리 장치의 복구 방법 및 메모리 장치를 구비하는 시스템의 부팅 방법 KR20150055946A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130138555A KR20150055946A (ko) 2013-11-14 2013-11-14 메모리 장치의 복구 방법 및 메모리 장치를 구비하는 시스템의 부팅 방법
US14/534,492 US9472305B2 (en) 2013-11-14 2014-11-06 Method of repairing a memory device and method of booting a system including the memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130138555A KR20150055946A (ko) 2013-11-14 2013-11-14 메모리 장치의 복구 방법 및 메모리 장치를 구비하는 시스템의 부팅 방법

Publications (1)

Publication Number Publication Date
KR20150055946A true KR20150055946A (ko) 2015-05-22

Family

ID=53043698

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130138555A KR20150055946A (ko) 2013-11-14 2013-11-14 메모리 장치의 복구 방법 및 메모리 장치를 구비하는 시스템의 부팅 방법

Country Status (2)

Country Link
US (1) US9472305B2 (ko)
KR (1) KR20150055946A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8254191B2 (en) 2008-10-30 2012-08-28 Micron Technology, Inc. Switched interface stacked-die memory architecture
JP2020171002A (ja) * 2019-04-05 2020-10-15 キヤノン株式会社 情報処理装置及びその制御方法
CN111415700B (zh) * 2020-04-24 2022-05-06 西安紫光国芯半导体有限公司 一种修复方法、装置及计算机存储介质

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100205006B1 (ko) 1996-10-08 1999-06-15 윤종용 자동 결함 블럭 맵핑 기능을 갖는 반도체 메모리 장치
JPH11110996A (ja) 1997-09-30 1999-04-23 Fujitsu Ltd 半導体記憶装置
JP2000067595A (ja) 1998-06-09 2000-03-03 Mitsubishi Electric Corp 半導体記憶装置
JP3908418B2 (ja) 1999-08-31 2007-04-25 株式会社東芝 半導体記憶装置
JP3859912B2 (ja) * 1999-09-08 2006-12-20 株式会社東芝 不揮発性半導体記憶装置
KR100586068B1 (ko) 1999-12-20 2006-06-07 매그나칩 반도체 유한회사 메모리장치의 리페어 회로
US6813735B1 (en) * 2000-10-02 2004-11-02 Fasl, Llc. I/O based column redundancy for virtual ground with 2-bit cell flash memory
JP2003068094A (ja) * 2001-08-28 2003-03-07 Mitsubishi Electric Corp フラッシュメモリ
JP2005149667A (ja) 2003-11-19 2005-06-09 Seiko Epson Corp 半導体記憶装置および不良セルの救済方法
US8446787B2 (en) 2008-11-20 2013-05-21 Micron Technology, Inc. Replacing defective memory blocks in response to external addresses
US8255742B2 (en) 2009-11-18 2012-08-28 Microsoft Corporation Dynamically replicated memory

Also Published As

Publication number Publication date
US9472305B2 (en) 2016-10-18
US20150131393A1 (en) 2015-05-14

Similar Documents

Publication Publication Date Title
KR20170059219A (ko) 메모리 장치, 메모리 시스템 및 메모리 장치의 복구 검증 방법
US9990212B2 (en) Testing and repair of a hardware accelerator image in a programmable logic circuit
KR102193682B1 (ko) 선택적 ecc 기능을 갖는 반도체 메모리 장치
CN107239228B (zh) 提高重建效率的存储器***和操作方法
KR102107470B1 (ko) 메모리 장치 및 메모리 장치의 리프레시 방법
US9223648B2 (en) Memory storage device, memory controller thereof, and method for processing data thereof
CN103930878A (zh) 用于存储器验证的方法、装置及***
CN106462410B (zh) 用于加速存储器的引导时间清零的设备和方法
KR20160023151A (ko) 에러 알림 기능이 있는 메모리 장치
US20170337001A1 (en) Memory system and operating method of memory system
US10169042B2 (en) Memory device that performs internal copy operation
US20110238891A1 (en) Method for suppressing errors, and associated memory device and controller thereof
US10942661B2 (en) Non-volatile memory including selective error correction
CN110727398B (zh) 存储器***及其操作方法
CN108427536B (zh) 存储器***及其操作方法
US10318469B2 (en) Semiconductor memory device, memory system, and method using bus-invert encoding
US20130111102A1 (en) Semiconductor memory devices
KR20180003217A (ko) 메모리 셀 및 이를 포함하는 메모리 장치
CN109933468B (zh) 存储器***及其操作方法
KR101799439B1 (ko) 메모리 시스템 및 이를 이용한 어드레스 맵핑 방법
US9467175B2 (en) Decoding method, memory storage device and memory controlling circuit unit
US10198207B2 (en) Memory system and method for mapping nonvolatile memories
KR20150055946A (ko) 메모리 장치의 복구 방법 및 메모리 장치를 구비하는 시스템의 부팅 방법
US20150199201A1 (en) Memory system operating method providing hardware initialization
US20110119569A1 (en) Apparatus and method for storing data using non-volatile buffer

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid