TW201034385A - Output device and testing device - Google Patents

Output device and testing device Download PDF

Info

Publication number
TW201034385A
TW201034385A TW099103834A TW99103834A TW201034385A TW 201034385 A TW201034385 A TW 201034385A TW 099103834 A TW099103834 A TW 099103834A TW 99103834 A TW99103834 A TW 99103834A TW 201034385 A TW201034385 A TW 201034385A
Authority
TW
Taiwan
Prior art keywords
signal
output
correction
driver
drivers
Prior art date
Application number
TW099103834A
Other languages
English (en)
Other versions
TWI454055B (zh
Inventor
Hiroki Ichikawa
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of TW201034385A publication Critical patent/TW201034385A/zh
Application granted granted Critical
Publication of TWI454055B publication Critical patent/TWI454055B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/12Shaping pulses by steepening leading or trailing edges
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/04Shaping pulses by increasing duration; by decreasing duration
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012Marginal testing, e.g. race, voltage or current testing of timing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00346Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

201034385 六、發明說明: 【發明所屬之技術領域】 本發明係有關於一種輸出裝置及試驗裝置。 【先前技術】 已知有一種與資料訊號並行地傳送時脈訊號之DDR (double data rate,雙倍資料速率)元件等的元件。此種 •兀件,可於時脈訊號之一個週期中傳送複數位元之資料, 因此可提高資料之傳送速率。 【發明内容】 [發明所欲解決之問題] 然而’此種元#中’可獲取之資料訊號及時脈訊號的
因此,本發明的一觀點之目的,在於提供一 一種可解決 係規定本發明的更有利之具體例。 [解決問題之技術手段] 為了解決上述課題,本發明之第一 上述課題之輸出裝置及試驗裝置。該目的可藉由中請專利 範圍的獨立項_所記載之特徵的組合而達成。又,附屬項 裝置及包括此種輸出裝置之試驗裝置, 態樣提供一種輸出 該輪出裝置係輸出 3 201034385 與輸入訊號對應之輸出訊號之輸出裝置,其包括:複數個 驅動器’其分別輪出與前述輸入訊號對應之波形之中間訊 號;相加部’其將自前述複數個驅動器分別輸出之前述中 間訊號相加後’作為前述輸出訊號而輸出;及控制部其 根據所指定之通過速率’來設定前述複數個驅動器間的自 前述輸入訊號開始變化至前述中間訊號開始變化為止之延 遲量的差。 0 本發明之第二態樣提供一種輸出裝置及包括此種輸出 裝置之試驗裝置,該輸出裝置係輸出與輸入訊號對應之輸 出訊號之輸出裝置,其包括:驅動器,其輸出與前述輸入 訊號對應之波形之中間訊號;修正驅動器,其輸出與前述 輸入訊號對應之波形之修正訊號;高通滤波器,其使自前 述修正驅動器輸出之前述修正訊號的高頻成分通過;相加 邛,其將自則述驅動器輸出之前述中間訊號與通過前述高 通濾波器後之前述修正訊號相加後,作為前述輸出訊號而 ❿輸出·’及控制部,其根據所指定之通過速率,來設定自前 述修正驅動器輸出之前述修正訊號的電壓位準。 再者’前述發明概要並未列舉出本發明所需之全部特 徵。又,該等特徵群之次組合亦可成為發明。 【實施方式】 以下’通過發明之實施形態來說明本發明,但是以下 之實施形態並不限定申請專利範圍之發明。又,並非實施 4 201034385 形態中所說明之所有特徵 者0 組合均為發明之解決手段所必 需 第1圖係表示關於本實施形態之輸出裝置的構成。 輸出裝置1G,係、輸出與輸人訊號對應的電麼波形之輸出訊 號輸出裝置10包括:複數個(二個以上)可變延遲部、 複數個驅動H (dHVer)24、複數個電源部% 阻仏複數個傳送通道30、相加部(加法器)32、控制= • 校準部3 6及記憶部3 8。 複數個可變延遲部22,分別與複數個驅動器24之各者 一對一地建立對應。各可變延遲部22,係藉由控制部Μ 而設定延遲量。各可變延遲部22,將該輸出裝置ι〇所輸 入之輸入訊號,延遲設定之延遲量後,加以輸出。 複數個驅動器24,分別接收被對應之可變延遲部22 延遲後之輸入訊號,並輸出與所接收之輸入訊號對應的波 形之中間訊號。作為一例,各驅動器24是將被提供的電壓 籲訊號放大而輸出之緩衝電路。複數個驅動器24,例如是具 有大致相同特性之同一種類的電壓緩衝電路。 複數個電源部26’分別與複數個驅動器24之各者一對 地建立對應》各電源部20,向對應之驅動器24提供驅 動電壓,並控制對應之驅動器24所輸出之中間訊號的電壓 位準。作為一例,各電源部26藉由控制部34來設定驅動 電壓的位準。 複數個輸出電阻28’分別與複數個驅動器24之各者一 對一地建立對應。複數個傳送通道30,分別與複數個驅動 5 201034385 器24之各者—對一地建立對應。 例如’各輸出電阻28的一端連接於對應之驅動器24 的輸出端子。各傳送通道30的、一端連接於對應之輸出電阻 28的另一端(未連接驅動器24)。各傳送通道3〇的另一端(未 連接有輸出電阻28)連接於相加部32。如此串聯連接之各 輸出電阻及各傳送通道3〇,可將自對應之驅動器24輸 出之中間訊號,傳輸至相加部3 2。 • 相加部32,經由輸出電阻28及傳送通道3〇,而接收 自複數個驅動H 24分別輸出之中間訊號。而且,相加部 32,將自複數個驅動器24分別輸出之中間訊號相加後,作 為輪出訊號而輸出。 為例相加。卩3 2包括複數個輸入側電阻5 6及輸 側電阻58。複數個輸入側電阻%,分別與複數個驅動器 之各者一對一地建立對應。 分爾八1則冤
50 ^即攸-罝於輸八即蘇W興運接節點 之間,該輸入卽點52係用銓 出之中骑“之驅動器24所輪 、τ間訊號。輸出相丨丨雷Bb <。抵、丄^ 側電阻58係被設置於連接節點50蛊 將輸出訊號輸出至外部之輪 興 32 輸出節點54之間。如此之相加邱 32,可將自複數個驅動器9 加部 準相加。 冑器24分別輸出之中間訊號的電壓位 出端 輪出 例如 相加邵32的自該輪出褒 1 2側察看時之雷 置1 0的輪 ,係與連接於該輸出裝 端12與基準電位 衷置1〇的 位之間之終端電阻42的 ,當各輸出電阻28@1 。 的電阻值為ιιΩ(例如5〇Ω),終 6 201034385 端電阻42的雷A , 值為RQ (例如5〇q)時,久认 50及輸出側電阻 輪入侧電阻 电丨且58分別可為r/2 Ω (例如 此以外,亦可Α )。又,除 為.各輸入側電阻56為〇Ω ( 點52與連接節點 各輸入即 卩點5G間均為短路狀態),Α (η 叫电阻 58 為 (Κ 2/3) Ω (例如 33.3 Ω)。 ^亲Μ 34 ’係由外部指定通過速率。控制部Μ,根 = =逮率,來設定在複數個驅動器24間的自輸入 …”間訊號開始變化為止之延遲量的差。作 為一例,控制部34,對複數個可變延遲部$分別設定盘乍 所指定之通過速率對應之延遲量。 一 除此以外,控制部34’亦可根據所指定之通過速率, 複數個驅動器24分別輸出之中間訊號的電壓 ^為-例’控制部34對複數個電源部^分別設定 與所各疋之通過速率對應之驅動電壓。 校準部3 6,測定:獾得沪中 獲侍、疋通過速率之輸出訊號之複 數個驅動器24間的延遲量的羔。 的差作為一例,校準部3 6, 測定.獲得指定通過速率 半輸出讯號之複數個可變延遲部 22各者的延遲量。 作為一例,㈣部36 ’於已對複數個可變延遲部Μ 分別設定延遲量之肤能y , 〜下向複數個可變延遲部22分別提 供輸入訊號,並測定自相如邱2 目相加°P 32輸出之輸出訊號的通過速 率。而且,校準部36’使提供給複數個可變延遲部料 者之延遲量的差,例如按特定量而變化,同樣地測定通過 速率。藉此,校準部36可檢測出獲得指定通㈣率之輸出 7 201034385 °代號之複數個可變延遲部22各者的延遲量。 速率t二此,外,校準部36 ’亦可測定:獲得指定通過 选 'J訊號之複數個驅動器24間的延遲量的差、與自 複數個驅動哭^ θ 人 D 为別輸出之中間訊號的電壓位準的組 作為例,校準部36亦可使賦予(提供)複數個可變延 、P 22各者之延遲量的差與自複數個驅動器24分別輸出 ]訊號的電壓位準的組合,例如按特定量變化來測定 φ 通過速率。 一記憶部38,記憶校準部36之測定結果。作為一例,記 隐邻38,記憶用以表示對控制部34指定之通過速率、與 對複數個可變延遲部22分別設定之延遲量的對應關係之 表而且,控制部34,讀出與所指定之通過速率對應之複 數個可變延遲部22各者的延遲量,並對所對應之可變延遲 22叹定所讀出之延遲量。藉此,控制部34,可根據校 準。I5 36之測定結果,而設定複數個驅動器24間的延遲量 •的差。 又,除此以外,記憶部38,可進而記憶用以表示對控 制部34指定之通過速率、與自複數個驅動器24分別輸出 之中間訊號的電壓位準的對應關係之表。而且,控制部34, 5賣出與所指定之通過速率對應之自複數個驅動器24分別 輪出之中間訊號的電壓位準,並對所對應之電源部26設定 與所讀出之電壓位準對應之驅動電壓。藉此,控制部34, 可根據校準部3 6之測定結果,而設定自複數個驅動器24 分別輪出之中間訊號的電壓位準。 8 201034385 第2圖及第3圖係表示提供給輸出 ^ 6 ^ t 印衮置10之輪入訊 號、自第1至第3驅動器24分別輸出之中 〜τ間δίΐ旒以及自輸 出裝置10輸出之輸出訊號的一例。第2圖 岡保表不複數個驅 動器24間的自輸入訊號開始變化至中 间汛唬開始變化為 止之延遲量的差為〇時之訊號。第3圖 表不第1驅動器 24與第2驅動器24之間的延遲量的差為u、第2驅動器 24與第3驅動器24之間的延遲量的差為u時之訊號。 輸出訊號的振幅,是自複數個驅動器24分別輪出之中 間訊號的振幅之合計振幅。例如,當自3個驅動器Μ輸出 之中間訊號的電壓振幅,分別是v伏特時,輸出訊號的電 壓振幅成為3 xV伏特。 又,自輸出訊號開始變化至變化結束為止之期間(有 :亦稱為變化期間),係自最早開始變化之中間訊號的變化 ,始時序至最晚結束變化之中間訊號的變化結
之期間。例如,於自坌,E 、 至第3驅動器24分別輸出之中間 訊號的變化期間是T,笫丨艇私堪& & 弟I驅動器24與第2驅動器24之 間的延遲量的差是tl,第)跑你抵 益24之 第2驅動|§ 24與第3驅動器24之 延遲量的差是t2之情形拄 ^ D 1 月^時,輸出訊號的變化期間成為τ + “ + t2。 再者,本例中,却# °唬開始變化之時序(即變化開始時 序是訊號之位準自摇a + 揭疋時之位準變化振幅的第1比例 (例如20%)後之時戽 ^ . 。又’本例中,訊號變化結束之時 序(即變化結束時序),s 疋訊號之位準自穩定時之位準變化 振幅的第2比例(第2 t匕例大於第1比例,例如80%)後 9 201034385 之時序。 此處,訊號之通過速率,係訊號之斜率(即訊號之時 間變化量)。而且,若複數個驅動器24間的延遲量的差較 大’則輸出訊號之變化期間增大。故而,複數個驅動器24 間的延遲量的差越大’則輸出訊號的通過速率越小。因此, 控制部34可藉由使複數個驅動器24間的延遲量的差變 化’而使輸出訊號的通過速率變化。 0 又’若中間訊號的合計振幅較大,則輸出訊號的振幅 亦增大。因此,中間訊號的合計振幅越大’則輸出訊號之 通過速率越大。因此,控制部34,亦可藉由進而使自複數 個驅動器24分別輸出之中間訊號的電壓位準變化,而使輸 出訊號的通過速率變化。 再者’控制部34’可藉由使複數個驅動器24間的延遲 量的差為0,而使輸出訊號之通過速率為最大。又,控制 部34 ’可藉由使複數個驅動器24間的延遲量的差產生均 φ等之偏差’而使輸出訊號線性良好地變化。例如,控制部 34 ’可藉由使第1驅動器與第2驅動器之間的延遲量的差 tl、及第2驅動器與第3驅動器之間的延遲量的差t2相同, 而使輸出訊號線性良好地變化。 又,作為一例,控制部34,於輸出訊號的變化期間成 為在複數個驅動器24分別輸出之中間訊號的變化時間之 合計時間以下之範圍内,來設定複數個驅動器24間的延遲 量的差。例如,當自第1至第3驅動器24分別輪出之各中 間訊號的變化期間為T時’控制部34,於輸出訊號的變化 10 201034385 期間成為在3><Τ以下之範圍内,來設定複數個驅動器24 間的延遲量的差。藉此’控制部3 4 ’可使輸出訊號線性良 好地變化。 第4圖係表示使複數個驅動器24間的延遲量的差變化 時’輸出訊號的上升波形的第1例❶第5圖係表示使複數 個驅動器24間的延遲量的差變化時,輸出訊號的下降波形 的第1例》 第4圖及第5圖係表示使3通道的驅動器24間的延遲 量的差’以50 ps/step自〇 ps變化至300 ps之各情形的波 形。如該第4圖及第5圖所示,輸出裝置1〇,可藉由使複 數個驅動器24之延遲量的差變化,而使輸出訊號的通過速 率階段性地變化。 第6圖係表示使複數個驅動器24間的延遲量的差變化 時’輸出訊號的上升波形的第2例。第7圖係表示使複數 個驅動器24間的延遲量的差變化時,輸出訊號的下降波形 ❿的第2例。 第6圖及第7圖與第4圖及第5圖之情形相同,表示3 通道的驅動器24間的延遲量的差,以5〇ps/step自〇ps變 化至300 ps之各情形的波形。如第6圖及第7圖所示,控 制部34,例如亦能夠以使自輸入訊號開始變化至輸出訊號 達到特定電壓位準為止之時間成為相同之方式來設定複 數個驅動器24間的延遲量的差。例如,控制部34,亦能 '使輸出訊號的振幅為5〇%之時序成為無關於通過速率 的變化而相同之方式,來設定複數個驅動器24間之延遲量 11 201034385 的差》 第8圖係表示關於本實施形態的第1變化例之輪出裝 置10的構成。由於本變化例之輸出裝置10係採用與篦 圖所示之輪·屮肚、 J出裝置10大致相同之構成及功能,故而對 1圖所示之輪Φ杜m 翰出褒置10所包括之構件具有大致相同之 及功能之構件,拇似上 ^ ^ 取 再千標附相同的符號’除以下不同點以外均者 略說明。 ’ • 本變化例之輪出裝置丨〇包括:一個驅動器24、修正驅 動器7〇、兩個電源部26、兩個輸出電阻28、兩個傳送通 道30、高通渡波器72、相加部32、控制部34、校準部刊 及記憶部3 8。 修正驅動器70,接收輸入訊號,並輸出與所接收之輸 入訊號對應之波形之修正訊號。#為一例,修正驅動器7〇 疋將所提供之電壓訊號放大後輸出之緩衝電路。作為一 例,媒動g 24及修正驅動胃7〇,是具有大致相同特性之 • 同一種類之電壓緩衝電路。 兩個電源部26中,一者與驅動器24建立對應,另一 者與仏正驅動器70建立對應。對應修正驅動器70之電源 部26,向修正驅動器7〇提供驅動電壓並設定修正驅動 器所輪出之修正訊號的電壓位準。再者,與修正驅動器 7〇建立對應之電源部26,由控制部34設定驅動電麼,從 而使自修正驅動器7〇輸出之中間訊號,以所設定之電壓位 準之電壓’來作輸出。 又,作為一例,修正驅動器7〇,亦根據由電源部26 32 201034385 提供之驅動電麗,而輸出將輸人訊號反轉後之波形之修正 訊號。作為-例,修正驅動器7〇,亦可為在内部具備切換 修正訊號之反轉或非反轉之電路的構成。作為—例,修正 驅動器7〇’亦可為下述構成:當由電源部%提供正的驅 動電壓時,其輸出相對於輸人訊號為非反轉波形之修正訊 號’當由電源部26提供負的驅動電壓時,其輸出相對於輸 入訊號為反轉波形之修正訊號。 ❿ 兩個輸出電阻28中’ 一者與驅動器24建立對應,另 者’、乜正驅動器70建立對應。兩個傳送通道30中,一 者與驅動器24建立對應’另—者與修正驅動器建立對 應,、U驅動器7〇建立對應之輸出電阻Μ及傳送通道 30被串聯連接,而將自修正驅動器7〇輸出之修正訊號傳 輪至相加部32。 古高通濾波器72,使自修正驅動器7〇輸出之修正訊號的 π頻成刀通過,並傳輸至相加部32。作為—例,高通遽波 器72,可為串聯***於修正驅動器7〇所對應之傳送通道 30與相加部32之間之電容器。 本變化例之相加部32,接收自驅動器%輸出之中間訊 號及通過高通濾波器72後之修正訊號。繼而,本變化例二 相加32,將自驅動器24輸出之中間訊號與通過高通滤 皮器72後之修正訊號相加後,作為輸出訊號而輸出。 作為—例,相加部32包括··第1訊號線74,其將用以 傳輸自驅動器24輸出之中間訊號之傳送通道3G的輸出端 與該輸出裝置的輸出端12之間連接;及第2訊號線% 13 201034385 其將高通滤波器72的輸出端與第i訊號線 藉此,相加部32可將自高通濾波器72轸 。 電壓位準,相^"之修正訊號的 电魘诅早相加至自驅動器24輸出 準,並自輸出端12輸出。 中間訊號的電麗位 本變化例之控制部34,根據所指定之通過速率來 自修正驅動器70輸出之修正訊號的電壓位準。作 控制部34’使修正驅動器7()所對應之電源部^輸出歹與 所指定之通過速率對應之驅動電壓。 ^ 、 本變化例之校準部36,载:獲得^通過速率之輸 出訊號時之修正訊號的電壓位準。作為—例,校準部%,〗 於對修正驅動器70供給有特定驅動電壓之狀態下,提供輸 入訊號,並測定輸出訊號的通過速率。而且校準部36 / 使供給至修正驅動器70之驅動電壓,例如按特定量變化 並同樣測定通過速P藉此,校準部36,能夠檢測出獲得 指定通過速率之輸出訊罈之修正訊號的電壓位準。 ❿ 第9圖及第10圖係表示要提供給第i變化例之輸出裝 置10之輸入訊號、自驅動器24輸出之中間訊號、通過高 通濾波器72前後之修正訊號以及自輸出裝置1〇輸出之輪 出訊號的一例。第9圖係表示修正驅動器7〇輸出相對於輸 入訊號為非反轉波形之修正訊號時之各訊號。第1〇圖係表 示修正驅動器70輸出相對於輸入訊號為反轉波形之修正 訊號時之各訊號° 如第9圖所示’相對於輸入訊號為非反轉波形之修正 訊號的高頻成分的波形,成為於輸入訊號的變化方向上具 14 201034385 有波峰之山形。因此,將此種波形之訊號相加至相對於輸 入訊號為非反轉波形之中間訊號時,可使中間訊號的變化 斜率更陡峭。 又’對於相對於輸入訊號為非反轉波形之修正訊號的 高頻成分,修正訊號的振幅越大,則波峰越大。因此,將 更大振幅之非反轉波形之修正訊號的高頻成分,相加至相 對於輸入訊號為非反轉波形之中間訊號時,可使中間訊號 鲁之變化斜率更陡峭。 又’如第ίο圖所示’相對於輸入訊號為反轉波形之修 正訊號的高頻成分的波形’成為於與該輸入訊號的變化方 向相反之方向上具有波峰之山形。因此,將此種波形之訊 號相加至相對於輸入訊號為非反轉波形之中間訊號時可 使中間訊號之變化斜率更平緩。 又’對於相對於輸入訊號為反轉波形之修正訊號的高 頻成分,修正訊號的振幅越大,則波峰越大。因此,將更 蠊大振幅之反轉波形之修正訊號的高頻相力口至相對於 輸入訊號為非反轉波形之中間訊號時,可使中間訊號的變 化斜率更平緩。 而且,修正訊號的電壓位準越大,則修正訊號的高頻 成刀的峰值越大。因此,本變化例中控制部Μ,可藉由 使自修正驅動器70輸出之修正訊號的電壓位準變化,而使 輸出訊號的通過速率變化。
第U圖係表示使自修正驅動器7〇輸出之修正訊號的 電壓位準變化時,輸出訊號的上升波形的第"列。第H 15 201034385 係表示使自修正驅動器70輸出之修正訊號的電壓位準變 化時’輸出訊號的上升波形的第2例。 第11圖及第I2圖係表示振幅為1、2、3 J仇特之非反 轉波形之修正訊號(R1、R2、R3)、無修正訊號(以)以 及振幅為1、2、3伏特之反轉波形之修正訊號(R5、R6、 R7)的波形。如第u圖及第12圖所示,本變化例之輪出 裝置10,可藉由使修正訊號的振幅及波形圖案變化,而使 0 輸出訊號的通過速率階段性地變化。 又,如第丨2圖所示,控制部34 ’例如亦能夠以使自輸 入訊號開始變化至輸出訊號達到特定電壓位準為止之時間 成為相同之方式,使修正訊號的振幅及波形圖案變化。例 如控制部34 ’亦能夠以使輸出訊號的振幅為5〇%之時序, 成為無關於通過速率的變化而相同之方式,來設定修正訊 號的振幅及波形圖案。 第13圖係表示本實施形態的第2變化例之輸出裝置1〇 魯的構成。由於本變化例之輸出裝置1〇,係採用與第i圖所 不之輸出裝置1〇大致相同之構成及功能,故而對與第丄圖 所不之輸出裝置10所包括之構件具有大致相同之構成及 功能之構件標附相同的符號,除以下不同點以外均省略說 明。 本變化例之輸出裝置10 ’更包括修正驅動器70及高通 濾波器72。又,本變化例之輸出裝置丨〇,更包括分別與修 驅動器70對應之電源部26、輸出電阻28及傳送通道30» 修正驅動器70及高通濾波器72,具有與第8圖所示之 201034385 相同符號之構件相同的功能及構成。又,對應修正驅動器 70之電源部26、輸出電阻28及傳送通道30 ’具有與第8 圖所示之對應修正驅動器70之電源部26、輸出電阻28及 傳送通道30相同的功能及構成。因此,關於該等構成要 素’除不同點以外均省略說明。
本變化例之相加部32,經由對應之輸出電阻28及傳送 通道30 ’接收自複數個驅動器24分別輸出之中間訊號。 進而’相加部32接收通過高通濾波器72後之修正訊號。 相加部32,將自複數個驅動器24輸出之中間訊號與通過 高通濾波器72之修正訊號相加後作為輸出訊號而輪出。 作為一例,本變化例之相加部32,包括第丨相加電路 82及第2相加電路84。第i相加電路82,將自複數個驅 動器24分別輸出之中間訊號的電壓位準相加。作為一例, 第1相加電路82,與第i圖所示之相加部32同樣,構成 為:自該輸出裝置10的輸出端12侧察看時之電阻值, 終端電阻42的電阻值一致。 ’、 第2相加電路84包括:第i訊號線74,其將藉由 相加電路82相加後之訊號向該輸出裝 1 終·《你。 直10的輸出端12傳 輸,及第2訊號線76,其將高通濾 得 M 的輸出端盘锺 訊號線74之間連接。藉此,相加部32可 、 72輸出之修正訊號的電壓位準,相 自南通據波器 積由第1 ip 1 π 82對中間訊號進行電壓相加後之訊號, 電路 出。 亚自輸出端12輸 而對 本變化例之控制部34’根據所指定之通過速率, 17 201034385 複數個可變延遲部22分別設定延遲量,並設定自修正驅動 器7〇輸出之修正訊號的電壓位準。X,控制部34,亦可 進而設定自複數個驅叙堪 驅動器24分別輸出之中間訊號的電壓 位準。 本變化例之;^準部36 ’可測^ :獲得指定通過速率之 輸出訊號之複數個驅動器24間的延遲量的差、與自修正驅 動器70輸出之修正訊號的電壓位準及波形圖案的組合。 篇又’作為-例’校準部36,進而可測^ :獲得指定通過速 率之輸出訊號之複數個驅動器24間的延遲量的差、與自複 數個驅動is 24分別輸出之中間訊號的電壓位準的組合。 本變化例之别述輸出裝置10,可使輸出訊號的通過速 率更詳細地變化。 第14圖係表示本實施形態之試驗裝置ι〇〇的構成。試 驗裝置100包括參照第1圖至第13圖而說明之輸出裝置 10所包括的構件。關於與輸出裝i 1〇内所包括的構件, 籲具有大致相同之構成及功能之構件,於第14圖中標附相同 之符號,且除不同點以外均省略說明。 試驗裝置100,係試驗DUT(被試驗元件)2〇〇。試驗裝 置100包括本體部102及效能板104。本體部1〇2向被試 驗兀件(DUT’ device under test )200 供給訊號,並自 DUT2〇〇 獲取訊號。 效能板104搭載該DUT20(^效能板1〇4經由複數個傳 送通道30而與本體部ι〇2連接。 本體部102包括:圖案產生器11〇、時序產生器112、 201034385 複數個波形產生部114、比較器118、獲取部12〇、判定部 122、複數個驅動器24、複數個電源部26及複數個輸出電 阻28。 圖案產生器110產生邏輯圖案,該邏輯圖案指定自該 本體部102產生之訊號的波形及產生時序。進而,圖案產 生器no產生期望圖案,該期望圖案指定該本體部1〇2要 輸入之訊號的期望值以及獲取訊號之獲取時序。圖案產生 _器將邏輯圖案供給至波形產生部114。又,圖案產生器 110將期望圖案供給至判定部122。 時序產生器112產生時序訊號,該時序訊號係用以指 定該本體部102輸出訊號之時序。又,時序產生器112產 生選通訊號’該選通訊號係用以指定該本體部1〇2輸入訊 號值之時序。時序產生器112將時序訊號供給至波形產生 部114’並將選通訊號供給至獲取部12〇。 各波形產生部114’將被提供之時序訊號延遲與由圖案 魯產生器110指定之產生時序對應之延遲量《然後,波形產 生部114’於經延遲之時序訊號的時序,產生由圖案產生 器Π〇指定之波形之邏輯訊號。波形產生部114,將所產生 之邏輯訊號供給至對應之驅動器24。 各驅動器24 ’經由對應之輸出電阻28及傳送通道30, 將與自所對應之波形產生部114提供之邏輯訊號對應之電 壓位準的訊號’供給至效能板104。比較器118,自DUT200 所對應之端子輸入訊號,並生成用以表示與所輸入之訊號 的電壓位準對應之邏輯值之邏輯訊號。繼而,比較器118, 19 201034385 將所生成之邏輯訊號提供給獲取部12〇。 獲取部120,將自時序產生 座生15 112供給之選通訊號,延 遲與由圖案產生器H〇指 疋之獲取時序對應之延遲量。然 ^獲取部120,於經延遲之選通訊號的時序,獲取自比 器118輸出之邏輯訊號的邏輯值。獲取部12〇,將所獲 取之邏輯值供給至判定部122。 判定部122,比較由獲取部12〇獲取之邏輯值與由圖案 產生器110指定之期望值是否一致。獲取部12〇將比較結 果供給至外部之控制裝置…獲取部120亦可將比較結 果寫入於記憶體等中。 又’本實施形態中,效能板104包括相加部32。相加
部32,將自複數個驅動器24輸出之訊號相加後,作為輸 出訊號供給至DUT200之特定端子。 J ❹ 於此種試驗裝置1〇〇中,各波形產生部114,作為輪出 裝置10十的可變延遲部22而發揮功能。又,圖案產生器 u〇’作為輸出裝置10中的控制部34而發揮功能。即圖 案產生器110,根據所指定之通過速率來設定複數個波形 產生部114的延遲量。藉此,試驗裝置1〇〇,可將指定通 過速率之訊號’供給至DUT200。再者,圖案產生器ΐι〇
亦可根據所指定之通過速率,進而設定各驅動器24所輪出 之中間訊號的電壓位準。 J 於此情 24,係 110, 又’效能板104’亦可更包括高通濾波器72 β 形時’將訊號供給至高通濾波器72之一個驅動器 作為修正驅動器70而發揮功能。而且,圖案產生器 20 201034385 使作為修正驅動器70而發揮功能之驅動器24所輸出之訊 號的電壓變化。於此種構成下,試驗裝置1〇〇亦可將指定 通過速率之訊號供給至DUT200。 ★以上,利用實施形態說明了本發明’但本發明之技術 fe圍並不限定於上述實施形態所記載之範圍内。熟悉本技 藝者明白可對上述實施形態施加各種變更或改良。由申請 專利範圍之記載可知,該施加有各種變更或改良之形態^ φ 可包含於本發明之技術範圍内。 應留意的是,對於申請專利範圍、說明書以及圖式中 所示之裝置、系統、程式以及方法中之動作、流程、步驟 U及階段等各處理之執行順序,只要未特別明示為「更 前J之則」等,且只要並非將前處理之輸出用於後處理 中,則可按任意順序實現。關於申請專利範圍、說明書以 及圖式中之動作流程,為方便起見而使用「首先」、「然 後」等進行說明’但並非意味著必須按該順序實施。 【圖式簡單說明】 第1圖係表示關於本實施形態之輸出裝置1〇的構成。 第2圖係表示複數個驅動器24間的延遲量的差為〇時 之輪入訊號、中間訊號及輸出訊號的一例。 第3圖係表示第1驅動器24與第2驅動器24之間的 延遲量的差為U,第2驅動器24與第3驅動器24之間的 遲量的差為t2時之輸入訊號、中間訊號及輸出訊號的一 21 201034385 例0 第4圖係表示輸出訊號的上升波形的第1例。 第5圖係表示輸出訊號的下降波形的第1例。 第6圖係表示輸出訊號的上升波形的第2例。 第7圖係表示輸出訊號的下降波形的第2例。 第8圖係表示關於本實施形態的第1變化例之輸出裝 置10的構成。 _ 第9圖係表示修正驅動器70輸出相對於輸入訊號為非 反轉波形之修正訊號時之輸入訊號、中間訊號、通過高通 濾波器72前後之修正訊號及輸出訊號的一例。 第1〇圖係表示修正驅動器70輸出相對於輸入訊號為 反轉波形之修正訊號時之輸入訊號、中間訊號、通過高通 濾波器72前後之修正訊號及輸出訊號的一例。 第Π圖係表示使自修正驅動器70輸出之修正訊號的 電壓位準變化時之輸出訊號的上升波形的第1 1 列。 • 第12圖係表示使自修正驅動器70輸出之修正訊號的 電壓位準變化時之輸出訊號的上升波形的第2例。 第13圖係表示關於本實施形態的第2變化例之輸出裝 置1〇的構成。 第14圖係表示關於本實施形態之試驗裝置1〇〇的構 成0 22 201034385
【主要元件符號說明】 10 輸出裝置 70 修正驅動器 12 輸出端 72 南通渡波器 22 可變延遲部 74 第1訊號線 24 驅動器 76 第2訊號線 26 電源部 82 第1相加電路 28 輸出電阻 84 第2相加電路 30 傳送通道 100 試驗裝置 32 相加部 102 本體部 34 控制部 104 效能板 36 校準部 110 圖案產生器 38 記憶部 112 時序產生器 42 終端電阻 114 波形產生部 50 連接節點 118 比較器 52 輸入節點 120 獲取部 54 輸出節點 122 判定部 56 輸入側電阻 200 DUT(被試驗元件) 58 輸出側電阻 23

Claims (1)

  1. 201034385 七、申請專利範圍: 1. 一種輸出裝置,复4认 〃係輸出與輸入訊號對應之輸出訊號 之輸出装置,其包括: 複數個驅動器,其4 & ^ 、才別輪出與前述輸入訊號對應之波 形之中間訊號; 相加部,其將自前 4%複數個驅動器分別輸出之前述中 間訊號相加後,作為前 輪出訊號而輸出;及 控制部’其根據所扣— 彳日疋之通過速率’來設定前述複數 個驅動器間的自前述輪人#社 m J Λ 入訊號開始變化至前述中間訊號開 始變化為止之延遲量的差。 2· 如申請專利範 準部’該校準部測 之前述複數個驅動 圍第1項所述之輸出裝置,其更包括校 疋.獲得指定通過速率之前述輸出訊號 器間的前述延遲量的差; 並且,前述控制部,根據前述校 設定前述複數個驅動器間的前述延遲量的差。 3.如申請專利範圍第!項所述之輸出裝置,其中前述控 制部’根據所指定之通過速率,進而設定自前述複數個凝 動器分別輸出之前述中間訊號的電壓位準。 4.如申請專利範圍第ί項所述之輪出裝置,其中前述相 加部,自該輸出裝置的輸出端側察看時之電阻值,與連接 裝置的輸出端與基準f位之間之終端電阻的電阻 24 201034385 值一致。 5· 如申請專利範圍第1項所述之輸出裝置,其中前述控 制部’以使自前述輸入訊號開始變化至前述輸出訊號達到 預先規定之電壓位準為止之時間成為相同之方式,來設定 前述複數個驅動器間的前述延遲量的差。 6.如申請專利範圍第1項所述之輸出裝置,其中前述控 制部’於前述輸出訊號的變化時間成為在前述複數個驅動 器分別輸出之前述中間訊號的變化時間之合計時間以下之 範圍内’來設定前述複數個驅動器間的前述延遲量的差。 7.如申請專利範圍第1項所述之輸出裝置,其更包括: 修正驅動器’其輸出與前述輸入訊號對應之波形之修 正訊號;及
    南通遽波器’其使自前述修正驅動器輸出之前述修正 訊號的高頻成分通過; 並且’剛述相加部’將自前述複數個驅動器輸出之前 述中間訊號與通過前述高通渡波器後之前述修正訊號相加 後,作為前述輪出訊號而輸出, 前述控制部 述修正驅動器輸 ’根據所指定之通過速率,進而設定自 出之前述修正訊號的電壓位準。 前 種輸出裝置,其係輸出與輸入訊號對應之輸出訊號 25 201034385 之輸出裝置,其包括: 驅動器’其輸出與前述輸入訊號對應之波形之中間訊 號; 修正驅動器’其輸出與前述輸入訊號對應之波形之修 正訊號; 南通渡波器’其使自前述修正驅動器輸出之前述修正 訊號的南頻成分通過; Φ 相加部’其將自前述驅動器輸出之前述中間訊號與通 過則述向通濾波器後之前述修正訊號相加後,作為前述輪 出訊號而輸出;及 控制部,其根據所指定之通過速率,來設定自前述修 正驅動器輸出之前述修正訊號的電壓位準。 9. 種試驗裝置,其係試驗被試驗元件之試驗裝置,其 包括輸出裝置,該輸出裝置將試驗訊號供給至前述被試驗 φ 元件, 並且’前述輸出裝置具有: 複數個驅動器’其分別輸出與輸入訊號對應之波形之 中間訊號; 相加部,其將自前述複數個驅動器分別輸出之前述中 間訊號相加後,作為前述試驗訊號而輸出;及 控制’其根據所指定之通過速率,來設定前述複數 個驅動器間的自前述輸入訊號開始變化至前述中間訊號開 始變化為止之延遲量的差。 26 201034385 ι〇. 一種試驗裝置,其係試驗被試驗元件之試驗裝置,其 包括輸出裝置,該輸出裝置將試驗訊號供給至前述被軾殮 元件, 並且,前述輸出裝置具有: 驅動器,其輸出與輸入訊號對應之波形之中間訊號; 修正驅動器,其輸出與前述輸入訊號對應之波形之修 正訊號; 尚通遽波器,其使自前述修正驅動器輸出之前述修正 訊號的高頻成分通過; 相加部’其將自前述驅動器輸出之前述中間訊號與通 過則述间通濾波器後之前述修正訊號相加後,作為前述試 驗訊號而輸出;及 控制π ’其根據所指定之通過速率,來設定自前述修 正驅動器輸出之前述修正訊號的電壓位準。 ❹ 27
TW099103834A 2009-02-18 2010-02-08 Output device and test device TWI454055B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009035847 2009-02-18

Publications (2)

Publication Number Publication Date
TW201034385A true TW201034385A (en) 2010-09-16
TWI454055B TWI454055B (zh) 2014-09-21

Family

ID=42633669

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099103834A TWI454055B (zh) 2009-02-18 2010-02-08 Output device and test device

Country Status (5)

Country Link
US (1) US8324947B2 (zh)
JP (1) JPWO2010095378A1 (zh)
KR (1) KR101250498B1 (zh)
TW (1) TWI454055B (zh)
WO (1) WO2010095378A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011100742B4 (de) * 2011-05-06 2018-07-12 Austriamicrosystems Ag Signalverarbeitungsanordnung und Signalverarbeitungsverfahren, insbesondere für elektronische Schaltkreise
US8941430B2 (en) * 2012-09-12 2015-01-27 Nvidia Corporation Timing calibration for on-chip interconnect
KR102021336B1 (ko) * 2012-12-20 2019-09-16 에스케이하이닉스 주식회사 반도체 장치 및 그 동작방법
US9164158B2 (en) * 2013-06-07 2015-10-20 Teradyne, Inc. Calibration device
JP2015162753A (ja) * 2014-02-26 2015-09-07 ソニー株式会社 回路、送受信機および通信システム
US9748933B2 (en) * 2015-12-28 2017-08-29 Taiwan Semiconductor Manufacturing Company Limited Multi-step slew rate control circuits
JP6332397B2 (ja) * 2016-10-14 2018-05-30 日本電気株式会社 スルーレート調整回路、及びスルーレート調整方法
TWI634334B (zh) * 2016-10-21 2018-09-01 新特系統股份有限公司 探針卡模組

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3571124B2 (ja) * 1995-09-21 2004-09-29 富士通株式会社 半導体集積回路
US5838177A (en) * 1997-01-06 1998-11-17 Micron Technology, Inc. Adjustable output driver circuit having parallel pull-up and pull-down elements
US6710617B2 (en) 2002-01-10 2004-03-23 Agilent Technologies, Inc. Variable slew rate control for open drain bus
JP3953041B2 (ja) * 2004-03-31 2007-08-01 日本電気株式会社 出力バッファ回路および半導体集積回路
US7298173B1 (en) * 2004-10-26 2007-11-20 Marvell International Ltd. Slew rate control circuit for small computer system interface (SCSI) differential driver
US7215161B2 (en) * 2005-02-28 2007-05-08 Rambus Inc. Wave shaping output driver to adjust slew rate and/or pre-emphasis of an output signal
US7710169B2 (en) 2006-10-20 2010-05-04 Nec Electronics Corporation Semiconductor integrated circuit controlling output impedance and slew rate
JP4958719B2 (ja) * 2006-10-20 2012-06-20 ルネサスエレクトロニクス株式会社 半導体集積回路
JP2008205749A (ja) * 2007-02-19 2008-09-04 Alpine Electronics Inc パルス信号出力回路
JP2008219718A (ja) * 2007-03-07 2008-09-18 Advantest Corp ドライバ回路

Also Published As

Publication number Publication date
US8324947B2 (en) 2012-12-04
TWI454055B (zh) 2014-09-21
KR101250498B1 (ko) 2013-04-05
JPWO2010095378A1 (ja) 2012-08-23
KR20110099276A (ko) 2011-09-07
US20110298522A1 (en) 2011-12-08
WO2010095378A1 (ja) 2010-08-26

Similar Documents

Publication Publication Date Title
TW201034385A (en) Output device and testing device
TWI276825B (en) On-chip self test circuit and self test method for signal distortion
US8171353B2 (en) System and method for initializing a memory system, and memory device and processor-based system using same
US7020567B2 (en) System and method of measuring a signal propagation delay
US8923442B2 (en) Reference voltage generation in a single-ended receiver
JPH09318704A (ja) Ic試験装置
US20040153267A1 (en) System and method of testing a transceiver
JP6738798B2 (ja) ワンショット回路と自動試験装置
KR100868995B1 (ko) 시험 장치, 조정 장치, 조정 방법, 및 조정 프로그램을기록한 기록 매체
JP5124023B2 (ja) 試験装置
JP4948421B2 (ja) 試験装置、調整装置、調整方法、および、調整プログラム
KR20190103921A (ko) 샘플링 회로 및 수신 전압 추정 방법
CN111312307B (zh) 存储器控制电路及校正方法
US20120014427A1 (en) Methods and Apparatus for Determining a Phase Error in Signals
JP4651804B2 (ja) 半導体試験装置
JPWO2003076959A1 (ja) 半導体試験装置及びそのタイミング測定方法
JP2008102060A (ja) 半導体試験装置のタイミング校正回路及びタイミング校正方法
TW201826707A (zh) 決定出取樣時脈訊號的取樣相位的方法及相關的電子裝置
CN111208867B (zh) 一种基于ddr读数据整数时钟周期的同步电路及同步方法
JP2007292471A (ja) 半導体試験装置
US7222042B2 (en) System and method of measuring turn-on and turn-off times of an optoelectronic device
CN111371453A (zh) 信号周期测量电路与方法
JP4219879B2 (ja) 半導体試験装置およびそのキャリブレーション方法
TWI401451B (zh) Output device and test device
TW201105989A (en) Reception device, test device, reception method, and test method