JPWO2010095378A1 - 出力装置および試験装置 - Google Patents

Abstract

入力信号に応じた出力信号を出力する出力装置であって、それぞれが入力信号に応じた波形の中間信号を出力する複数のドライバと、複数のドライバのそれぞれから出力された中間信号を加算して、出力信号として出力する加算部と、指定されたスルーレートに応じて、複数のドライバ間における、入力信号が変化し始めてから中間信号が変化し始めるまでの遅延量の差を設定する制御部と、を備える出力装置を提供する。

Description

本発明は、出力装置および試験装置に関する。

データ信号と並行してクロック信号を伝送するＤＤＲ等のデバイスが知られている。このようなデバイスは、クロック信号の１サイクル中において複数ビットのデータを転送することができるので、データの転送レートを高くすることができる。

ところで、このようなデバイスでは、取得可能なデータ信号およびクロック信号のスルーレートの範囲が、当該デバイスの品質によって変化する。従って、このようなデバイスは、出荷時等において、試験装置により、所定のスルーレートの信号を取得することができるか否かの試験がされている。

そこで本発明の１つの側面においては、上記の課題を解決することのできる出力装置および試験装置を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

上記課題を解決するために、本発明の第１の態様においては、入力信号に応じた出力信号を出力する出力装置であって、それぞれが前記入力信号に応じた波形の中間信号を出力する複数のドライバと、前記複数のドライバのそれぞれから出力された前記中間信号を加算して、前記出力信号として出力する加算部と、指定されたスルーレートに応じて、前記複数のドライバ間における、前記入力信号が変化し始めてから前記中間信号が変化し始めるまでの遅延量の差を設定する制御部と、を備える出力装置、および、このような出力装置を備える試験装置を提供する。

本発明の第２の態様においては、入力信号に応じた出力信号を出力する出力装置であって、前記入力信号に応じた波形の中間信号を出力するドライバと、前記入力信号に応じた波形の補正信号を出力する補正ドライバと、前記補正ドライバから出力された前記補正信号の高周波数成分を通過させるハイパスフィルタと、前記ドライバから出力された前記中間信号および前記ハイパスフィルタを通過した前記補正信号を加算して、前記出力信号として出力する加算部と、指定されたスルーレートに応じて、前記補正ドライバから出力される前記補正信号の電圧レベルを設定する制御部と、を備える出力装置、および、このような出力装置を備える試験装置を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

図１は、本実施形態に係る出力装置１０の構成を示す。 図２は、複数のドライバ２４間における遅延量の差が０の場合の、入力信号、中間信号および出力信号の一例を示す。 図３は、第１のドライバ２４と第２のドライバ２４との間における遅延量の差がｔ１、第２のドライバ２４と第３のドライバ２４との間における遅延量の差がｔ２の場合の、入力信号、中間信号および出力信号の一例を示す。 図４は、出力信号の立上り波形の第１例を示す。 図５は、出力信号の立下り波形の第１例を示す。 図６は、出力信号の立上り波形の第２例を示す。 図７は、出力信号の立下り波形の第２例を示す。 図８は、本実施形態の第１変形例に係る出力装置１０の構成を示す。 図９は、入力信号に対して非反転波形の補正信号を補正ドライバ７０が出力する場合の、入力信号、中間信号、ハイパスフィルタ７２の通過前後の補正信号、および、出力信号の一例を示す。 図１０は、入力信号に対して反転波形の補正信号を補正ドライバ７０が出力する場合の、入力信号、中間信号、ハイパスフィルタ７２の通過前後の補正信号、および、出力信号の一例を示す。 図１１は、補正ドライバ７０から出力される補正信号の電圧レベルを変化させた場合における、出力信号の立上り波形の第１例を示す。 図１２は、補正ドライバ７０から出力される補正信号の電圧レベルを変化させた場合における、出力信号の立上り波形の第２例を示す。 図１３は、本実施形態の第２変形例に係る出力装置１０の構成を示す。 図１４は、本実施形態に係る試験装置１００の構成を示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本実施形態に係る出力装置１０の構成を示す。出力装置１０は、入力信号に応じた電圧波形の出力信号を出力する。出力装置１０は、複数の可変遅延部２２と、複数のドライバ２４と、複数の電源部２６と、複数の出力抵抗２８と、複数の伝送路３０と、加算部３２と、制御部３４と、キャリブレーション部３６と、記憶部３８とを備える。

複数の可変遅延部２２のそれぞれは、複数のドライバ２４のそれぞれに一対一で対応付けられている。各可変遅延部２２は、制御部３４により遅延量が設定される。各可変遅延部２２は、当該出力装置１０が入力した入力信号を、設定された遅延量分遅延して出力する。

複数のドライバ２４のそれぞれは、対応する可変遅延部２２により遅延された入力信号を受け取り、受け取った入力信号に応じた波形の中間信号を出力する。各ドライバ２４は、一例として、与えられた電圧信号を増幅して出力するバッファ回路である。複数のドライバ２４は、例えば、略同一の特性を有する同一種類の電圧バッファ回路である。

複数の電源部２６は、複数のドライバ２４のそれぞれに一対一で対応付けられている。各電源部２６は、対応するドライバ２４に駆動電圧を与えて、対応するドライバ２４が出力する中間信号の電圧レベルを制御する。各電源部２６は、一例として、制御部３４により駆動電圧のレベルが設定される。

複数の出力抵抗２８のそれぞれは、複数のドライバ２４のそれぞれに一対一で対応付けられている。複数の伝送路３０のそれぞれは、複数のドライバ２４のそれぞれに一対一で対応付けられている。

例えば、各出力抵抗２８は、一端が、対応するドライバ２４の出力端子に接続される。各伝送路３０は、一端が、対応する出力抵抗２８におけるドライバ２４が接続されていない他端に接続される。各伝送路３０は、出力抵抗２８が接続されていない他端が、加算部３２に接続される。このように直列に接続された各出力抵抗２８および各伝送路３０は、対応するドライバ２４から出力された中間信号を加算部３２へと伝播することができる。

加算部３２は、複数のドライバ２４のそれぞれから出力された中間信号を、出力抵抗２８および伝送路３０を介して受け取る。そして、加算部３２は、複数のドライバ２４のそれぞれから出力された中間信号を加算して、出力信号として出力する。

加算部３２は、一例として、複数の入力側抵抗５６と、出力側抵抗５８とを有する。複数の入力側抵抗５６のそれぞれは、複数のドライバ２４のそれぞれに一対一で対応付けられている。

各入力側抵抗５６は、対応するドライバ２４が出力した中間信号を入力する入力ノード５２と、接続ノード５０との間に設けられる。出力側抵抗５８は、接続ノード５０と、出力信号を外部へと出力する出力ノード５４との間に設けられる。このような加算部３２は、複数のドライバ２４のそれぞれから出力された中間信号の電圧レベルを加算することができる。

本実施形態において、加算部３２は、当該出力装置１０の出力端１２側から見たときの抵抗値が、当該出力装置１０の出力端１２と基準電位との間に接続された終端抵抗４２の抵抗値に一致する。例えば、各出力抵抗２８の抵抗値がＲΩ（例えば５０Ω）であり、終端抵抗４２の抵抗値がＲΩ（例えば５０Ω）である場合には、各入力側抵抗５６および出力側抵抗５８のそれぞれは、Ｒ／２Ω（例えば２５Ω）であってよい。また、これに代えて、各入力側抵抗５６は０Ω（即ち、各入力ノード５２と接続ノード５０との間がそれぞれ短絡されている状態）であって、出力側抵抗５８は（Ｒ×２／３）Ω（例えば３３．３Ω）であってもよい。

制御部３４は、外部からスルーレートが指定される。制御部３４は、指定されたスルーレートに応じて、複数のドライバ２４間における、入力信号が変化し始めてから中間信号が変化し始めるまでの遅延量の差を設定する。制御部３４は、一例として、複数の可変遅延部２２のそれぞれに対して、指定されたスルーレートに対応する遅延量を設定する。

これに加えて、制御部３４は、指定されたスルーレートに応じて、複数のドライバ２４のそれぞれから出力される中間信号の電圧レベルを更に設定してもよい。制御部３４は、一例として、複数の電源部２６のそれぞれに対して、指定されたスルーレートに対応する駆動電圧を設定する。

キャリブレーション部３６は、指定されるスルーレートの出力信号が得られる、複数のドライバ２４間における遅延量の差を測定する。キャリブレーション部３６は、一例として、指定されるスルーレートの出力信号が得られる、複数の可変遅延部２２のそれぞれの遅延量を測定する。

キャリブレーション部３６は、一例として、複数の可変遅延部２２のそれぞれに対して遅延量を設定した状態において、複数の可変遅延部２２のそれぞれに入力信号を与えて、加算部３２から出力された出力信号のスルーレートを測定する。そして、キャリブレーション部３６は、複数の可変遅延部２２のそれぞれに与える遅延量の差を、例えば所定量ずつ変化させて、同様にスルーレートを測定する。これにより、キャリブレーション部３６は、指定されるスルーレートの出力信号が得られる、複数の可変遅延部２２のそれぞれの遅延量を検出することができる。

また、これに加えて、キャリブレーション部３６は、指定されるスルーレートの出力信号が得られる、複数のドライバ２４間の遅延量の差、および、複数のドライバ２４のそれぞれから出力される中間信号の電圧レベルの組合せを測定してもよい。キャリブレーション部３６は、一例として、複数の可変遅延部２２のそれぞれに与える遅延量の差および複数のドライバ２４のそれぞれから出力される中間信号の電圧レベルの組合せを、例えば所定量ずつ変化させて、スルーレートを測定してもよい。

記憶部３８は、キャリブレーション部３６による測定結果を記憶する。記憶部３８は、一例として、制御部３４に対して指定されるスルーレートと、複数の可変遅延部２２のそれぞれに設定する遅延量との対応関係を表すテーブルを記憶する。そして、制御部３４は、指定されたスルーレートに対応する複数の可変遅延部２２のそれぞれの遅延量を読み出して、読み出した遅延量を対応する可変遅延部２２に設定する。これにより、制御部３４は、キャリブレーション部３６による測定結果に基づいて、複数のドライバ２４間における遅延量の差を設定することができる。

また、これに加えて、記憶部３８は、制御部３４に対して指定されるスルーレートと、複数のドライバ２４のそれぞれから出力される中間信号の電圧レベルとの対応関係を表すテーブルを更に記憶してもよい。そして、制御部３４は、指定されたスルーレートに対応する複数のドライバ２４のそれぞれから出力される中間信号の電圧レベルを読み出して、読み出した電圧レベルに対応する駆動電圧を対応する電源部２６に設定する。これにより、制御部３４は、キャリブレーション部３６による測定結果に基づいて、複数のドライバ２４のそれぞれから出力される中間信号の電圧レベルを設定することができる。

図２および図３は、出力装置１０に与えられる入力信号、第１から第３のドライバ２４のそれぞれから出力される中間信号、および、出力装置１０から出力される出力信号の一例を示す。図２は、複数のドライバ２４間における、入力信号が変化し始めてから中間信号が変化し始めるまでの遅延量の差が０の場合の信号を示す。図３は、第１のドライバ２４と第２のドライバ２４との間における遅延量の差がｔ１、第２のドライバ２４と第３のドライバ２４との間における遅延量の差がｔ２の場合の信号を示す。

出力信号の振幅は、複数のドライバ２４のそれぞれから出力される中間信号の振幅の合計である。例えば、３個のドライバ２４から出力される中間信号の電圧振幅のそれぞれがＶボルトである場合、出力信号の電圧振幅は３×Ｖボルトとなる。

また、出力信号が変化し始めてから変化が終えるまでの期間（変化期間と呼ぶ場合もある。）は、最も早く変化し始める中間信号の変化開始タイミングから、最も遅く変化をし終える中間信号の変化終了タイミングまでの期間となる。例えば、第１〜第３のドライバ２４のそれぞれから出力される中間信号の変化期間がＴであり、第１のドライバ２４と第２のドライバ２４との間の遅延量の差がｔ１、第２のドライバ２４と第３のドライバ２４との遅延量の差がｔ２である場合、出力信号の変化期間は、Ｔ＋ｔ１＋ｔ２となる。

なお、本例において、信号が変化し始めるタイミング（即ち、変化開始タイミング）は、信号のレベルが、安定時レベルから、振幅の第１割合（例えば２０％）分変化したタイミングである。また、本例において、信号が変化し終えるタイミング（即ち、変化終了タイミング）は、信号のレベルが、安定時レベルから、振幅の第２割合（第２割合は第１割合より大きい、例えば８０％）分変化したタイミングである。

ここで、信号のスルーレートは信号の傾き（即ち、信号の時間変化量）である。そして、複数のドライバ２４間における遅延量の差が大きいと、出力信号の変化期間は大きくなる。従って、出力信号のスルーレートは、複数のドライバ２４間における遅延量の差が大きいほど小さくなる。このことから、制御部３４は、複数のドライバ２４間における遅延量の差を変化させることにより、出力信号のスルーレートを変化させることができる。

また、中間信号の合計の振幅が大きいと、出力信号の振幅も大きくなる。従って、出力信号のスルーレートは、中間信号の合計の振幅が大きいほど大きくなる。このことから、制御部３４は、複数のドライバ２４のそれぞれから出力される中間信号の電圧レベルを更に変化させることによっても、出力信号のスルーレートを変化させることができる。

なお、制御部３４は、複数のドライバ２４間における遅延量の差を０とすることにより、出力信号のスルーレートを最も大きくすることができる。また、制御部３４は、複数のドライバ２４間における遅延量の差を、均等にずらすことにより、出力信号を線形性良く変化させることができる。例えば、制御部３４は、第１のドライバと第２のドライバとの間の遅延量の差ｔ１と、および、第２のドライバと第３のドライバとの間の遅延量の差ｔ２とを同一にすることにより、出力信号を線形性良く変化させることができる。

また、制御部３４は、一例として、出力信号の変化期間が、複数のドライバ２４のそれぞれが出力する中間信号の変化時間を合計した時間以下となる範囲で、複数のドライバ２４間における遅延量の差を設定する。例えば、第１〜第３のドライバ２４のそれぞれから出力される各中間信号の変化期間がＴである場合、制御部３４は、出力信号の変化期間が３×Ｔ以下となる範囲で、複数のドライバ２４間における遅延量の差を設定する。これにより、制御部３４は、出力信号を線形性良く変化させることができる。

図４は、複数のドライバ２４間における遅延量の差を変化させた場合における、出力信号の立上り波形の第１例を示す。図５は、複数のドライバ２４間における遅延量の差を変化させた場合における、出力信号の立下り波形の第１例を示す。

図４および図５は、３チャンネルのドライバ２４間における遅延量の差を、０ｐｓから３００ｐｓまで５０ｐｓ／ステップで変化させた各場合における波形を表わす。この図４および図５に示されるように、出力装置１０は、複数のドライバ２４における遅延量の差を変化させることにより、出力信号のスルーレートを段階的に変化させることができる。

図６は、複数のドライバ２４間における遅延量の差を変化させた場合における、出力信号の立上り波形の第２例を示す。図７は、複数のドライバ２４間における遅延量の差を変化させた場合における、出力信号の立下り波形の第２例を示す。

図６および図７は、図４および図５の場合と同様に、３チャンネルのドライバ２４間における遅延量の差を０ｐｓから３００ｐｓまで５０ｐｓ／ステップで変化させた各場合における波形を表わす。制御部３４は、図６および図７に示されるように、例えば、入力信号が変化し始めてから出力信号が所定の電圧レベルとなるまでの時間が同一となるように、複数のドライバ２４間における遅延量の差を設定してもよい。例えば、制御部３４は、出力信号の振幅が５０％のタイミングが、スルーレートの変化に関わらず同一となるように、複数のドライバ２４間における遅延量の差を設定してもよい。

図８は、本実施形態の第１変形例に係る出力装置１０の構成を示す。本変形例に係る出力装置１０は、図１に示された出力装置１０と略同一の構成および機能を採るので、図１に示された出力装置１０が備える部材と略同一の構成および機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。

本変形例に係る出力装置１０は、一のドライバ２４と、補正ドライバ７０と、２個の電源部２６と、２個の出力抵抗２８と、２個の伝送路３０と、ハイパスフィルタ７２と、加算部３２と、制御部３４と、キャリブレーション部３６と、記憶部３８とを備える。

補正ドライバ７０は、入力信号を受け取り、受け取った入力信号に応じた波形の補正信号を出力する。補正ドライバ７０は、一例として、与えられた電圧信号を増幅して出力するバッファ回路である。ドライバ２４および補正ドライバ７０は、一例として、略同一の特性を有する同一種類の電圧バッファ回路である。

２個の電源部２６は、一方がドライバ２４に対応付けられ、他方が補正ドライバ７０に対応付けられる。補正ドライバ７０に対応する電源部２６は、補正ドライバ７０に駆動電圧を与えて、補正ドライバ７０が出力する補正信号の電圧レベルを設定する。なお、補正ドライバ７０に対応付けられている電源部２６は、制御部３４から駆動電圧が設定され、補正ドライバ７０から出力される中間信号を設定された電圧レベルの電圧で出力させる。

また、補正ドライバ７０は、一例として、電源部２６から与えられる駆動電圧に応じて、入力信号を反転した波形の補正信号も出力する。補正ドライバ７０は、一例として、補正信号の反転または非反転を切り替える回路を内部に有する構成であってよい。補正ドライバ７０は、一例として、電源部２６から正の駆動電圧が与えられた場合には、入力信号に対して非反転波形の補正信号を出力し、電源部２６から負の駆動電圧が与えられた場合には、入力信号に対して反転波形の補正信号を出力する構成であってもよい。

２個の出力抵抗２８は、一方がドライバ２４に対応付けられ、他方が補正ドライバ７０に対応付けられる。２個の伝送路３０は、一方がドライバ２４に対応付けられ、他方が補正ドライバ７０に対応付けられる。補正ドライバ７０に対応付けられている出力抵抗２８および伝送路３０は、直列接続されて、補正ドライバ７０から出力された補正信号を加算部３２へと伝播する。

ハイパスフィルタ７２は、補正ドライバ７０から出力された補正信号の高周波数成分を通過させて、加算部３２へと伝播する。ハイパスフィルタ７２は、一例として、補正ドライバ７０に対応する伝送路３０と加算部３２との間に、直列に挿入されたコンデンサであってよい。

本変形例に係る加算部３２は、ドライバ２４から出力された中間信号およびハイパスフィルタ７２を通過した補正信号を受け取る。そして、本変形例に係る加算部３２は、ドライバ２４から出力された中間信号およびハイパスフィルタ７２を通過した補正信号を加算して、出力信号として出力する。

加算部３２は、一例として、ドライバ２４から出力された中間信号を伝播する伝送路３０の出力端と、当該出力装置１０の出力端１２との間を接続する第１信号線７４と、ハイパスフィルタ７２の出力端と第１信号線７４との間を接続する第２信号線７６とを有する。これにより、加算部３２は、ドライバ２４から出力された中間信号の電圧レベルに、ハイパスフィルタ７２から出力された補正信号の電圧レベルを加算して出力端１２から出力することができる。

本変形例に係る制御部３４は、指定されたスルーレートに応じて、補正ドライバ７０から出力される補正信号の電圧レベルを設定する。制御部３４は、一例として、補正ドライバ７０に対応する電源部２６に対して、指定されたスルーレートに対応する駆動電圧を出力させる。

本変形例に係るキャリブレーション部３６は、指定されるスルーレートの出力信号が得られる、補正信号の電圧レベルを測定する。キャリブレーション部３６は、一例として、補正ドライバ７０に対して所定の駆動電圧を供給した状態において、入力信号を与えて、出力信号のスルーレートを測定する。そして、キャリブレーション部３６は、補正ドライバ７０に供給する駆動電圧を、例えば所定量ずつ変化させて、同様にスルーレートを測定する。これにより、キャリブレーション部３６は、指定されるスルーレートの出力信号が得られる、補正信号の電圧レベルを検出することができる。

図９および図１０は、第１変形例に係る出力装置１０に与えられる入力信号、ドライバ２４から出力される中間信号、ハイパスフィルタ７２の通過前後の補正信号、および、出力装置１０から出力される出力信号の一例を示す。図９は、入力信号に対して非反転波形の補正信号を補正ドライバ７０が出力する場合の各信号を示す。図１０は、入力信号に対して反転波形の補正信号を補正ドライバ７０が出力する場合の各信号を示す。

図９に示されるように、入力信号に対して非反転波形の補正信号の高周波数成分は、入力信号の変化方向にピークを有する山形の波形となる。従って、入力信号に対して非反転波形の中間信号に、このような波形の信号を加算した場合には、中間信号の変化の傾きをより急峻にすることができる。

また、入力信号に対して非反転波形の補正信号の高周波数成分は、補正信号の振幅が大きいほど、ピークが大きくなる。従って、入力信号に対して非反転波形の中間信号に、振幅のより大きい非反転波形の補正信号の高周波数成分を加算した場合には、中間信号の変化の傾きをより急峻にすることができる。

また、図１０に示されるように、入力信号に対して反転波形の補正信号の高周波数成分は、当該入力信号の変化方向とは逆方向にピークを有する山形の波形となる。従って、入力信号に対して非反転波形の中間信号に、このような波形の信号を加算した場合には、中間信号の変化の傾きをより緩やかにすることができる。

また、入力信号に対して反転波形の補正信号の高周波数成分は、補正信号の振幅が大きいほど、ピークが大きくなる。従って、入力信号に対して非反転波形の中間信号に、振幅のより大きい反転波形の補正信号の高周波数成分を加算した場合には、中間信号の変化の傾きをより緩やかにすることができる。

そして、補正信号の高周波成分のピーク値は、補正信号の電圧レベルが大きいほど大きくなる。このことから、本変形例において、制御部３４は、補正ドライバ７０から出力される補正信号の電圧レベルを変化させることにより、出力信号のスルーレートを変化させることができる。

図１１は、補正ドライバ７０から出力される補正信号の電圧レベルを変化させた場合における、出力信号の立上り波形の第１例を示す。図１２は、補正ドライバ７０から出力される補正信号の電圧レベルを変化させた場合における、出力信号の立上り波形の第２例を示す。

図１１および図１２は、振幅が１、２、３ボルトの非反転波形の補正信号（Ｒ１、Ｒ２、Ｒ３）、補正信号無し（Ｒ４）、振幅が１、２、３ボルトの反転波形の補正信号（Ｒ５、Ｒ６、Ｒ７）の波形を表す。図１１および図１２に示されるように、本変形例に係る出力装置１０は、補正信号の振幅および波形パターンを変化させることにより、出力信号のスルーレートを段階的に変化させることができる。

また、制御部３４は、図１２に示されるように、例えば、入力信号が変化し始めてから出力信号が所定の電圧レベルとなるまでの時間が同一となるように、補正信号の振幅および波形パターンを変化させてもよい。例えば、制御部３４は、出力信号の振幅が５０％のタイミングが、スルーレートの変化に関わらず同一となるように、補正信号の振幅および波形パターンを設定してもよい。

図１３は、本実施形態の第２変形例に係る出力装置１０の構成を示す。本変形例に係る出力装置１０は、図１に示された出力装置１０と略同一の構成および機能を採るので、図１に示された出力装置１０が備える部材と略同一の構成および機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。

本変形例に係る出力装置１０は、補正ドライバ７０と、ハイパスフィルタ７２とを更に備える。また、本変形例に係る出力装置１０は、それぞれが補正ドライバ７０に対応する、電源部２６と、出力抵抗２８と、伝送路３０とを更に備える。

補正ドライバ７０およびハイパスフィルタ７２は、図８に示された同一符号の部材と同一の機能および構成を有する。また、補正ドライバ７０に対応する電源部２６、出力抵抗２８および伝送路３０は、図８に示された、補正ドライバ７０に対応する電源部２６、出力抵抗２８および伝送路３０と同一の機能および構成を有する。従って、これらの構成要素については、相違点を除き説明を省略する。

本変形例に係る加算部３２は、複数のドライバ２４のそれぞれから出力された中間信号を、対応する出力抵抗２８および伝送路３０を介して受け取る。さらに、加算部３２は、ハイパスフィルタ７２を通過した補正信号を受け取る。加算部３２は、複数のドライバ２４から出力された中間信号およびハイパスフィルタ７２を通過した補正信号を加算して、出力信号として出力する。

本変形例に係る加算部３２は、一例として、第１加算回路８２と、第２加算回路８４とを有する。第１加算回路８２は、複数のドライバ２４のそれぞれから出力された中間信号の電圧レベルを加算する。第１加算回路８２は、一例として、図１に示される加算部３２と同様に、当該出力装置１０の出力端１２側から見たときの抵抗値が、終端抵抗４２の抵抗値に一致する構成である。

第２加算回路８４は、第１加算回路８２により加算された信号を当該出力装置１０の出力端１２へと伝播する第１信号線７４と、ハイパスフィルタ７２の出力端と第１信号線７４との間を接続する第２信号線７６とを有する。これにより、加算部３２は、第１加算回路８２により中間信号を電圧加算した後の信号に、ハイパスフィルタ７２から出力された補正信号の電圧レベルを加算して出力端１２から出力することができる。

本変形例に係る制御部３４は、指定されたスルーレートに応じて、複数の可変遅延部２２のそれぞれに対して遅延量を設定するとともに、補正ドライバ７０から出力される補正信号の電圧レベルを設定する。また、制御部３４は、複数のドライバ２４のそれぞれから出力される中間信号の電圧レベルを更に設定してもよい。

本変形例に係るキャリブレーション部３６は、指定されるスルーレートの出力信号が得られる、複数のドライバ２４間の遅延量の差、および、補正ドライバ７０から出力される補正信号の電圧レベルおよび波形パターンの組合せを測定する。また、キャリブレーション部３６は、一例として、更に、複数のドライバ２４のそれぞれから出力される中間信号の電圧レベルとの組合せも測定してよい。

このような本変形例に係る出力装置１０は、出力信号のスルーレートをより詳細に変化させることができる。

図１４は、本実施形態に係る試験装置１００の構成を示す。試験装置１００は、図１から図１３を参照して説明した出力装置１０が備える部材を備える。出力装置１０内に備えられる部材と略同一の構成および機能を有する部材については、図１４中において同一の符号を付けて、相違点を除き説明を省略する。

試験装置１００は、ＤＵＴ２００を試験する。試験装置１００は、本体部１０２と、パフォーマンスボード１０４とを備える。本体部１０２は、被試験デバイス（ＤＵＴ）２００に対して信号を供給し、ＤＵＴ２００から信号を取得する。

パフォーマンスボード１０４は、当該ＤＵＴ２００を搭載する。パフォーマンスボード１０４は、本体部１０２と複数の伝送路３０を介して接続される。

本体部１０２は、パターン発生器１１０と、タイミング発生器１１２と、複数の波形発生部１１４と、コンパレータ１１８と、取得部１２０と、判定部１２２と、複数のドライバ２４と、複数の電源部２６と、複数の出力抵抗２８とを有する。

パターン発生器１１０は、当該本体部１０２から発生する信号の波形および発生タイミングを指定する論理パターンを発生する。さらに、パターン発生器１１０は、当該本体部１０２が入力する信号の期待値および信号を取得する取得タイミングを指定する期待パターンを発生する。パターン発生器１１０は、論理パターンを波形発生部１１４へ供給する。また、パターン発生器１１０は、期待パターンを判定部１２２へ供給する。

タイミング発生器１１２は、当該本体部１０２が信号を出力するタイミングを指定するためのタイミング信号を発生する。また、タイミング発生器１１２は、当該本体部１０２が信号の値を入力するタイミングを指定するためのストローブ信号を発生する。タイミング発生器１１２は、タイミング信号を波形発生部１１４へと供給し、ストローブ信号を取得部１２０へと供給する。

各波形発生部１１４は、与えられたタイミング信号をパターン発生器１１０により指定された発生タイミングに応じた遅延量分遅延する。そして、波形発生部１１４は、遅延したタイミング信号のタイミングにおいてパターン発生器１１０により指定された波形の論理信号を発生する。波形発生部１１４は、発生した論理信号を対応するドライバ２４へと供給する。

各ドライバ２４は、対応する波形発生部１１４から与えられた論理信号に応じた電圧レベルの信号を、対応する出力抵抗２８および伝送路３０を介してパフォーマンスボード１０４へと供給する。コンパレータ１１８は、ＤＵＴ２００の対応する端子から信号を入力して、入力した信号の電圧レベルに応じた論理値を表す論理信号を生成する。そして、コンパレータ１１８は、生成した論理信号を取得部１２０へ与える。

取得部１２０は、タイミング発生器１１２から供給されるストローブ信号を、パターン発生器１１０により指定された取得タイミングに応じた遅延量分遅延する。そして、取得部１２０は、遅延したストローブ信号のタイミングにおいて、コンパレータ１１８から出力された論理信号の論理値を取得する。取得部１２０は、取得した論理値を判定部１２２へと供給する。

判定部１２２は、取得部１２０により取得された論理値を、パターン発生器１１０により指定された期待値と一致するか否かを比較する。取得部１２０は、比較結果を外部の制御装置へと供給する。また、取得部１２０は、比較結果をメモリ等に書き込んでもよい。

また、本実施形態において、パフォーマンスボード１０４は、加算部３２を有する。加算部３２は、複数のドライバ２４から出力された信号を加算して、出力信号としてＤＵＴ２００の所定の端子に供給する。

このような試験装置１００において、各波形発生部１１４は、出力装置１０における可変遅延部２２として機能する。また、パターン発生器１１０は、出力装置１０における制御部３４として機能する。即ち、パターン発生器１１０は、指定されたスルーレートに応じて、複数の波形発生部１１４の遅延量を設定する。これにより、試験装置１００は、指定されたスルーレートの信号をＤＵＴ２００へと供給することができる。なお、パターン発生器１１０は、指定されたスルーレートに応じて、それぞれのドライバ２４が出力する中間信号の電圧レベルを更に設定してもよい。

また、パフォーマンスボード１０４は、ハイパスフィルタ７２を更に有してもよい。この場合、ハイパスフィルタ７２に信号を供給する一のドライバ２４が、補正ドライバ７０として機能する。そして、パターン発生器１１０は、補正ドライバ７０として機能するドライバ２４が出力する信号の電圧を変化させる。このような構成であっても、試験装置１００は、指定されたスルーレートの信号をＤＵＴ２００へと供給することができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１０ 出力装置、１２ 出力端、２２ 可変遅延部、２４ ドライバ、２６ 電源部、２８ 出力抵抗、３０ 伝送路、３２ 加算部、３４ 制御部、３６ キャリブレーション部、３８ 記憶部、４２ 終端抵抗、５０ 接続ノード、５２ 入力ノード、５４ 出力ノード、５６ 入力側抵抗、５８ 出力側抵抗、７０ 補正ドライバ、７２ ハイパスフィルタ、７４ 第１信号線、７６ 第２信号線、８２ 第１加算回路、８４ 第２加算回路、１００ 試験装置、１０２ 本体部、１０４ パフォーマンスボード、１１０ パターン発生器、１１２ タイミング発生器、１１４ 波形発生部、１１８ コンパレータ、１２０ 取得部、１２２ 判定部、２００ ＤＵＴ

Claims (10)

1. 入力信号に応じた出力信号を出力する出力装置であって、
   それぞれが前記入力信号に応じた波形の中間信号を出力する複数のドライバと、
   前記複数のドライバのそれぞれから出力された前記中間信号を加算して、前記出力信号として出力する加算部と、
   指定されたスルーレートに応じて、前記複数のドライバ間における、前記入力信号が変化し始めてから前記中間信号が変化し始めるまでの遅延量の差を設定する制御部と、
   を備える出力装置。
2. 指定されるスルーレートの前記出力信号が得られる、前記複数のドライバ間における前記遅延量の差を測定するキャリブレーション部を更に備え、
   前記制御部は、前記キャリブレーション部による測定結果に基づいて、前記複数のドライバ間における前記遅延量の差を設定する
   請求項１に記載の出力装置。
3. 前記制御部は、指定されたスルーレートに応じて、前記複数のドライバのそれぞれから出力される前記中間信号の電圧レベルを更に設定する
   請求項１から２の何れかに記載の出力装置。
4. 前記加算部は、当該出力装置の出力端側から見たときの抵抗値が、当該出力装置の出力端と基準電位との間に接続された終端抵抗の抵抗値に一致する
   請求項１から３の何れかに記載の出力装置。
5. 前記制御部は、前記入力信号が変化し始めてから前記出力信号が予め定められた電圧レベルとなるまでの時間が同一となるように、前記複数のドライバ間における前記遅延量の差を設定する
   請求項１から４の何れかに記載の出力装置。
6. 前記制御部は、前記出力信号の変化期間が、前記複数のドライバのそれぞれが出力する前記中間信号の変化時間を合計した時間以下となる範囲で、前記複数のドライバ間における前記遅延量の差を設定する
   請求項１から５の何れかに記載の出力装置。
7. 前記入力信号に応じた波形の補正信号を出力する補正ドライバと、
   前記補正ドライバから出力された前記補正信号の高周波数成分を通過させるハイパスフィルタと、
   を更に備え、
   前記加算部は、前記複数のドライバから出力された前記中間信号および前記ハイパスフィルタを通過した前記補正信号を加算して、前記出力信号として出力し、
   前記制御部は、指定されたスルーレートに応じて、前記補正ドライバから出力される前記補正信号の電圧レベルを更に設定する
   請求項１から６の何れかに記載の出力装置。
8. 入力信号に応じた出力信号を出力する出力装置であって、
   前記入力信号に応じた波形の中間信号を出力するドライバと、
   前記入力信号に応じた波形の補正信号を出力する補正ドライバと、
   前記補正ドライバから出力された前記補正信号の高周波数成分を通過させるハイパスフィルタと、
   前記ドライバから出力された前記中間信号および前記ハイパスフィルタを通過した前記補正信号を加算して、前記出力信号として出力する加算部と、
   指定されたスルーレートに応じて、前記補正ドライバから出力される前記補正信号の電圧レベルを設定する制御部と、
   を備える出力装置。
9. 被試験デバイスを試験する試験装置であって、
   試験信号を前記被試験デバイスに供給する出力装置を備え、
   前記出力装置は、
   それぞれが入力信号に応じた波形の中間信号を出力する複数のドライバと、
   前記複数のドライバのそれぞれから出力された前記中間信号を加算して、前記試験信号として出力する加算部と、
   指定されたスルーレートに応じて、前記複数のドライバ間における、前記入力信号が変化し始めてから前記中間信号が変化し始めるまでの遅延量の差を設定する制御部と、
   を有する試験装置。
10. 被試験デバイスを試験する試験装置であって、
    試験信号を前記被試験デバイスに供給する出力装置を備え、
    前記出力装置は、
    入力信号に応じた波形の中間信号を出力するドライバと、
    前記入力信号に応じた波形の補正信号を出力する補正ドライバと、
    前記補正ドライバから出力された前記補正信号の高周波数成分を通過させるハイパスフィルタと、
    前記ドライバから出力された前記中間信号および前記ハイパスフィルタを通過した前記補正信号を加算して、前記試験信号として出力する加算部と、
    指定されたスルーレートに応じて、前記補正ドライバから出力される前記補正信号の電圧レベルを設定する制御部と、
    を有する試験装置。

Images