TW201024756A - Testing apparatus - Google Patents

Description

201024756 '九、發明說明： ^【發明所屬之技術領域】 本發明係關於一種測試裝置，尤其係一種測試訊號完 整性之測試裝置。 【先前技術】 存儲橋接艙（Storage Bridge Bay，SBB)工作組是 EMC、Dell、Intel及LSI Logic聯手組建之致力於入門級 外置存儲標準化之非營利協作組織。該組織透過標準化存 ❹儲控制卡之插槽介面，使之適用於多廠商多類型之記憶體 產品，以節省供應商們在硬體架構設計上之重複投入。 SBB組織定義之存儲控制卡插槽介面就是SBBMI(SBB Midplane Interconnect)介面 〇 SBBMI介面是基於SBB架構之記憶體用來連接存儲 控制卡及存儲單元（如硬碟）之介面，存儲控制卡透過 SBBMI介面來實現及存儲單元之資料交換。為了確保記 憶體產品之品質，需對SBBMI介面中傳輸之SAS、SATA ❹及FC等高頻數位訊號進行訊號完整性測試，以驗證其是 否符合SBB規範。

然而，SBB規範定義了 SBBMI介面中訊號之測試 點，並將測試點分為ITx、ITy及IRy三類，且定義了三 類測試點中各種訊號（如SAS、PCIe及FC等）之測量規 範，但卻並未給出如何進行訊號採集之步驟及方法，業界 亦沒有針對SBBMI介面進行測試之裝置，這樣就造成以 下弊端：如果因沒有捕獲訊號之治具而放棄對SBBMI介 面中訊號完整性之測試，就無法知道訊號在到達SBBMI 5 201024756 \ ^面時^情況，從而使記憶體產品存在著a質隱患；如果 採用將探棒直接接觸SBBMI介面引腳之方式來捕獲訊 號，則會因背板上較長走線引起之訊號反射，而使得測試 結果不準確。 【發明内容】 鑒於以上内容，有必要提供一種對SBBMI介面中訊 號之完整性進行測試之測試裝置。 一種測試裝置，包括一連接一待測設備之連接器及一 ©包括至少一測試單元之測試電路，該測試單元包括一第一 輸入端、一第二輸入端、一第一電容、一第二電容、一第 一電阻、一第二電阻、一第一輸出端及一第二輸出端，該 第一輸入端透過該第一電容及第一電阻接地，該第二輸入 端透過該第二電容及第二電阻接地，該第一輸出端連接在 該第一電容與第一電阻之間之節點上，該第二輸出端連接 在該第二電容與第二電阻之間之節點上，該第一及第二輸 入端可透過該連接器與該待測設備對應之連接器相連，用 ❿於接收該待測設備輸出之待測訊號，該第一及第二輸出端 用於輸出該待測訊號。 上述測試裝置透過該連接器與該待測設備對應之連接 器相連以接收該待測訊號，並利用該測試單元來隔離直流 訊號及降低傳輸線上之訊號反射，再透過該第一及第二輸 出端將該待測訊號輸出給一電子測試儀器，以對該待測訊 號進行測量，提高了測試之準確度及可靠性。 【實施方式】 6 201024756 - 請一併參閱圖1至圖3,本發明測試裝置用於測試一 記憶體之背板200之SBBMI介面中各個測試點輸出訊號 之完整性，其較佳實施方式包括三個分別用於測試 SBBMI介面中ITx、ITy及IRy類測試點輸出訊號之測試 治具。該三測試治具分別與該ITx、ITy及IRy類測試點 之連接器類型及測試點引腳位置相匹配。其中，該ITx及 ITy類測試點之連接器210及220均為公頭連接器，該 IRy類測試點之連接器230為母頭連接器。在本實施方式 ❹中，僅以第一測試治具100為例來進行說明。 該第一測試治具100用於測試該SBBMI介面中ITx 類測試點輸出之待測訊號，其包括一母頭連接器110、一 測試電路120及六個接頭J。該母頭連接器110與該公頭 連接器210相連。該測試電路120包括六個測試單元 123，該六測試單元123分別用於捕獲該ITx類測試點輸 出之六個待測訊號，並透過該六接頭J將捕獲到之六個待 ©測訊號傳輸給一電子測試儀器（如示波器300)，以透過 該示波器300對該待測訊號之進行測量。在其他實施方式 中，該測試單元123及接頭J之具體數目可根據實際情況 而進行相應調整。 在該測試電路120中，每一測試單元123均包括兩輸 入端Al、A2，兩電容Cl、C2，兩電阻Rl、R2及兩輸出 端Bl、B2。該輸入端A1透過該電容C1及電阻R1接 地，該輸入端A2透過該電容C2及電阻R2接地，該輸出 端B1與該電容C1及電阻R1之間之節點相連，該輸出端 7 201024756 ' B2與該電容C2及電阻R2之間之節點相連。該六測試單 元123之輸入端Al、A2分別與該母頭連接器110之六對 引腳 Gl、HI，H2、12，G3、H3，H4、14，G5、H5 及 H6、16相連，用以接收該公頭連接器210輸出之六個待 測訊號。該六測試單元123之輸出端Bl、B2分別與該六 接頭J相連。該示波器300可透過該接頭J之兩針腳對該 輸出端Bl、B2輸出之訊號進行測量。 在本實施方式中，該兩電容C1、C2均為耦合電容， ®用於隔離直流訊號，該兩電阻Rl、R2均為終結電阻，用 於阻抗匹配以降低傳輸線上之訊號反射。該第一測試治具 100及該背板200均為印刷電路板。在其他實施方式中， 該第一及第二輸出端Bl、B2可為測試治具上之兩焊盤， 此時，將該示波器300之兩探針直接與焊盤接觸，便可對 訊號進行測試，故可省去該接頭J。 當運用該第一測試治具100對該SBBMI介面中ITx _類測試點之訊號進行測試時，先對該記憶體之存儲控制卡 進行設置以生成測試所需之測試代碼（具體設置過程及生 成測試代碼之類型，在SBB規範中均有詳細說明），再將 該測試治具100之母頭連接器110與該背板200之公頭連 接器210相連，然後將該示波器300之兩探針接觸到與一 待測訊號（如SAS訊號）相對應之測試單元相連之接頭J之 兩針腳上，此時該示波器300上顯示出該測試單元輸出訊 號之波形，根據該波形即可判斷該待測訊號是否符合 SBB規範，進而確定該待測訊號之完整性。 8 201024756 - 第二及第三測試治具分別用於測試該SBBMI介面中 ITy、IRy類測試點輸出之待測訊號，其結構與該第一測 試治具100類似，區別僅在於連接器之類型、測試單元及 接頭之數目不同。該第二及第三測試治具之測試原理及測 試過程亦與該第一測試治具100之測試原理及測試過程相 同，這裡不再一一贅述。 上述測試裝置透過該第一測試治具100之母頭連接器 110、第二測試治具之母頭連接器及第三測試治具之公頭 ®連接器分別與該背板200之公頭連接器210、220及母頭 連接器230相連，用以接收該SBBMI介面中各個測試點 輸出之待測訊號，並利用該測試單元中之耦合電容及終結 電阻來隔離直流訊號及降低傳輸線上之訊號反射，再透過 該示波器來對接收到之待測訊號進行測量，提高了測試之 準確性及可靠性，確保了所測試記憶體產品之品質，且該 測試裝置結構簡單，成本較低，實用性強。 φ 綜上所述，本發明符合發明專利要件，爰依法提出專 利申請。惟，以上所述者僅為本發明之較佳實施例，舉凡 熟悉本案技藝之人士，在爰依本發明精神所作之等效修飾 或變化，皆應涵蓋於以下之申請專利範圍内。 9 201024756 '【圖式簡單說明】 圖1係本發明測試裝置第一測試治具之較佳實施方 式之示意圖。 圖2係本發明測試裝置第一測試治具之較佳實施方 式之電路圖。 圖3係本發明測試裝置第一測試治具之較佳實施方 式借助電子測試儀器測試SBBMI介面中輸出訊號完整性 之示意圖。 ❿【主要元件符號說明】

第一測試治具 100 母頭連接器 110、230 測試電路 120 測試單元 123 背板 200 公頭連接器 210 ' 220 示波器 300 輸入端 Al、A2 輸出端 Bl、B2 電容 Cl、C2 電阻. Rl、R2 接頭 J

Claims (1)

1. 201024756 '十、申請專利範園 .1.一種測試裝置，包括一連接一待測設備之連接器及一包 括至少一測試單元之測試電路，該測試單元包括一第一輸 入端、一第二輸入端、一第一電容、一第二電容、一第一 電阻、一第二電阻、一第一輸出端及一第二輸出端，該第 一輸入端透過該第一電容及第一電阻接地，該第二 透過該第二電容及第二電阻接地，該第一輸出端連接在該 第-電容與第-電阻之間之節點上，該第二輸出端連接在 ©該第二電容與第二電阻之間之節點上，該第一及第二輸入 端可透過該連接器與該待測設備對應之連接器相連，用於 接收該待測設備輸出之待測訊號，該第一及第二輸出端用 於輸出該待測訊號。 2.如專利申請範圍第1項所述之測試裝置，其中該連接器 為一母頭連接器’該母頭連接器與該待測設備對 連接器相連。 $ 魯^如專利申請範圍第1項所述之測試裝置，其中該第一電 谷及第二電容均為耦合電容，用於隔離直流訊號。 4.如專利申請範圍第1項所述之測試裝置，其中該第一電 阻及第一電阻均為終結電阻，用於阻抗匹配以降低傳輸 上之訊號反射。 W 5·如專利申請範圍第1項所述之測試裝置，其中該第一及 第，輸出端可與一電子測試儀器相連，以透過該電子測試 儀器對該待測訊號進行測量。 11