TW201017739A - A method of initiating molecular bonding - Google Patents

A method of initiating molecular bonding Download PDF

Info

Publication number
TW201017739A
TW201017739A TW098128545A TW98128545A TW201017739A TW 201017739 A TW201017739 A TW 201017739A TW 098128545 A TW098128545 A TW 098128545A TW 98128545 A TW98128545 A TW 98128545A TW 201017739 A TW201017739 A TW 201017739A
Authority
TW
Taiwan
Prior art keywords
wafer
substrate
layer
bonding
deformation
Prior art date
Application number
TW098128545A
Other languages
English (en)
Inventor
Arnaud Castex
Marcel Broekaart
Original Assignee
Soitec Silicon On Insulator
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec Silicon On Insulator filed Critical Soitec Silicon On Insulator
Publication of TW201017739A publication Critical patent/TW201017739A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

201017739 六、發明說明: 【發明所屬之技術領域】 本發明係關於製造多層半導體晶圓或基材之領域,藉由 將由初始基材形成的至少一層轉移至最終基材上而製^, 轉移層對應於-部分初始基材。轉移層可進—步包含組件 全部或一部分或複數個微組件。 【先前技術】 ❹
更詳言之’本發明係關於在自稱為「供體基材」的基材 之層體轉移至稱爲「接收基材」的最終基材上期間出:的 不均勻形變之問題。尤其利用立體組件整合技術(3_d整 合)已發現此等形變,該技術需要將微組件的一層或多層 轉移至最終支縣m利料路之轉移或利用背光 式成像器之製造。該或該等轉移層包含至少部分在初始基 材上製得的微組件(電子、光電等),然後將該等層疊加二 自身可視需要包含組件的最終基材上。主要因爲在單層上 ,在的微組件之極小尺寸與大量數量,必須非常精確地將 每個轉移層置於最終基材上以與下伏層嚴格對準。且,在 層被轉移後需在其上進行處理’以便例如形成其他微組 件、暴露微組件之表面、產生相互連接等。 但是’本中請者發現轉移後,存在的情況在於很難但並 非不可能形成與轉移前形成的微組件對準的其他微組件。 該不對準現象參考圖1AuE,其等闡述立體結構之實 例性具體例,包含將在初始基材上形成的微組件之一層體 轉移至最終基材上’在鍵結後的初始基材之暴露面上形成 142355.doc 201017739 另一層微組件。圖1八與16闡述初始基材1〇,在其上形成 第系列微組件11。利用可確定對應於欲製造的微組件11 之圖案形成區域的掩膜,藉由光蝕刻法形成微組件u。 如圖1C中所示,然後使包含微組件11的初始基材10之面 與最終基材20之一面緊密接觸。通常藉由分子鍵結進行初 始基材ίο與最終基材20之間的鍵結。因此在基材1〇與2〇 之間的鍵結界面處形成微組件! i之埋藏層。鍵結後及如圖 1D中所示,薄化初始基材10以除去在微組件u層上存在的 琿刀材料。因此由最終基材20與相當於初始基材10之剩 餘部分的層1 〇a形成複合結構3 〇。 如圖1E中所不,製造立體結構之下一步驟包含在薄化的 始基材1G之暴露表面處形成第二層微組件12或在該暴露 初 面上與層體10a中包含的組件對準之額外的技術步驟(接觸 點、相互連接處等)。鑒於簡化目的,在本文的其餘部分 中之術語「微組件」用於確定裝置或因需準確定位在層上 或中進行之技術步驟所得的任意其他圖案。_,其等可 為主動或被動組件、接觸點、或相互連接處。 ,為形成與埋藏的微組件u對準的微組件12,使用與用於 形成微組件U相似的光蝕刻法掩膜。轉移層(如層i叫通常 在微組件與形成層的部分 ^ 刀兩處包含掩膜,其尤其在技術處 理步驟(例如在光蝕刻法期 乃間之該等)期間,利用定位與對 準工具使用。 差 但是’即使利用定位工具,在組 ,例如在圖1E中所示的偏差An、 件11與12之間出現偏 △22、Δ33、Δ44(分別相 142355.doc 201017739 113/123與114/124之間觀察 當於微組件對11丨/12丨、u2/l22、 到的偏差)。 此等偏差並非因爲可在基材的不準確組合中出現基本變 換(平移 '轉動或其組合)。此等偏差來自於當與最終基材 組合時,纟由初始基材得到的層中出現之不均句的形變。 實際上’此等形變包含某些微組之局部不均勻的位 移。另,轉移後在基材暴露面上形成的某些微組㈣顯示 與若干微組件11之位置偏差,可能約數百奈米,或甚至為 微米等級。
兩微組件層lml2之間的未對準現象(亦稱爲「重叠」) 可能為兩層微組件之間的短路、疊合變形、或連接缺陷之 原因。因此,當轉移的微組件為由像素組成的成像器且轉 移後處理步驟目的在於在每個像素上形成渡色器時,則發 現此等像素中某些缺少上色功能。 因此重疊現象導致所製造的多層半導體晶圓之品質降低 • 及價值下降。因微型化微組件之需求逐漸增強且每層的整 合密度增加,該現象的影響逐漸增加。 在立體結構製造期間對準之問題係已知。Burns等人的 文獻 A Wafer-Scale 3-D Circuit Integration Technology··, IEEE Transactions On Electron Devices,53 卷,l〇 號, 2006.10’闡述一種偵測鍵結基材之間的對準偏差。Haisma 等人的文獻,"Silicon-Wafer Fabrication and (Potential)
Applications of Direct-Bonded Silicon", Philips Journal of Research’ 49卷’ 1/2號,1995,強調晶圓平坦之重要性,尤 142355.doc 201017739 其在抛光步驟期間,以獲得良好品質的最終晶圓,即微組
合時其等定位之問題。如上解釋,本申請者發現即使當兩 晶圓接觸時彼此之間精確對準(利用用於此目的的掩膜), 在鍵結波起始後,某些微組件發生非均勻的位移。 【發明内容】 本發明目的在於提供一種可限制在基材轉移至另一基材 上期間該基材中出現的非均勻形變之方法。 爲此,本發明提出一種起始分子鍵結之方法,其包含使瘳 第一晶圓或基材之一面向第二晶圓3戈基材之一面且起始兩 相對面之間的接觸點’該方法特徵在於接觸點係藉由施加 機械壓力於兩晶圓中之一個而被起始,該壓力係於 MPa[兆帕斯卡]至33 3 MPa之間。 因此,藉由限制在起始接觸點期間施加於二個基材中之 的麼力’可減小晶圓中引起的非均勻形變,同時藉由$ 子鍵結進行接觸的兩晶圓之整個表面的鍵結。 進而藉由》子鍵結使因施加接觸點引起的形變最小化而⑩ 生鍵、’Ό f質上降低在微組件之其餘層的隨後變形期間 重疊之風險。 根據本發明之第一態樣,將機械壓力施加於1 mm2[平方-毫米]或更少的表面積上。 根據本發明之特別態樣 一個起始接觸點,該工具 間的接觸表面積且工具; 别態樣,藉由施加工具於兩個基材中之 该工具在基材上具有〇.3 mm2至1 mm2之 1•工具施加在基材上的承載力係於〇1 142355.doc * 6 - 201017739 N[牛頓]至ι〇 N之間。 本發明亦提供-種製造複合立體結構之方法,其包含在 第一晶圓或基材之一面上製造第一層微组件之步驟及將第 一晶圓之包含微組件層的面鍵結於第二晶圓或基材上,該 法特徵在於在鍵結步驟㈣,依據本發明之分子鍵結起 始方法起始分子鍵結。 在轉移微組件層期間,使用本發明之 〇可消除或限制重㈣及製得極高品質的多鍵;= 圓。微組件層尤其可包含圖像感應器。 【實施方式】 本發明通常用於製造複合結構,包含藉由分子鍵結,至 少將第一基材或晶圓鍵結於第二基材或晶圓上。 藉由分子鍵結之鍵結為-種本身熟知的技術。應了解藉 由分子鍵結之鍵結原理係基於使兩表面直接接觸,即不需 使用特定物質(黏著劑、蟻、焊料等)。該操作需要鍵結表 φ ®錢光滑,不含顆粒或污染物,且彼此^夠緊密以起始 2觸’通常距離小於若干奈米。兩表面之間的吸引力足夠 高以引起待鍵結的兩表®中原子或分子之間#電子相互作 用之分子鍵結(由-系列吸引力(凡德瓦爾力)引起鍵結)。 藉由起始-晶圓與另-晶圓緊密接觸的接觸點,以觸發 來自該接觸點之鍵結波的傳播,而進行分子鍵結。文中所 用的術語「鍵結波」|自起始點傳播且相當於吸引力(凡 德瓦爾力)自接觸點擴散至兩個緊密接觸的晶圓之間的整 個表面積(鍵結界面)上的鍵結或分子鍵結波前。藉由施加 142355.doc 201017739 機械壓力至兩晶圓中之一而起始接觸點。 本申請者已證明在同一晶圓中某些圖案或微組分之間的 相對位移似乎為晶圓分子鍵結至另一個上之步驟的結果。 更準碟而言’本申請者實驗證明在接觸點(即可施用機械 壓力的範圍)產生應力(可拉伸及/或可壓縮)。此等應力為 在晶圓中出現的非均勻形變的來源及因爲某些圖案或微組 件彼此之間相對及不平等的位移。 本申請者已發現主要在接觸點處及周圍產生形變且此等 形變係有彈性的。此等形變可在壓力施用點延伸至多達15 cm[釐米]半徑。 因此,本發明提出控制在接觸點處施加的機械壓力以限 制在s亥區域内的應力同時起始及傳播兩接觸晶圓之間的鍵 結波。根據本發明,在該接觸點處施加的壓力為〇1 Mpa 至33.3 MPa之間。起始點可於晶圓上任一點。較佳接近其 邊緣。施加該壓力之區域的表面積一般小於若干瓜^,例 如1 mm »更大的施加表面積係可能的但有若太大接觸表 面積(例如大於5 mm2)將加重形變(重疊)之風險。 該機械壓力之施用足以起始兩晶圓之間的接觸點且因此 使鍵結波在兩晶圓之間的整個接觸面上傳播而未引起過高 的應力。因此’藉由控制起始接觸點所施用的機械磨力, 減小晶圓中出現的形變。在接觸點處施加的壓力較佳小於 10 MPa,該壓力更佳於(M馗1^至5 Μρ&之間。 、 施加機械壓力的時間長短為至少可引起鍵結波之傳播現 象之最短時間。該最小時間實質上為鍵結波在晶圓之間的 142355.doc 201017739 接觸面上傳播所需的時間。機械壓力施用周期通常為1至 10秒,一般為5秒’以組裝200 mm直徑的晶圓。 可利用工具控制性施加機械壓力。在圖2中,將第一曰 圓或基材60置於包含基材支持裝置4〇的鍵結機器中。該基 材支持裝置40包含一支持平臺40a,其平面性缺陷較佳小 於15微米(μιη)。該支持平臺40a固定第一晶圓6〇,例如藉 由與支持平臺40a相關的靜電或吸引系統或簡單在重力作 用下,爲了藉由分子鍵結將其與第二晶圓或基材70組裝。 只要確定不會使晶圓變形以不加重與重疊相關的問題,可 使用固定晶圓的相關系統(靜電或吸引)。 如上所釋及以已知方式,分別製得(抛光、清洗、疏水/ 親水處理,等)待鍵結的晶圓60與7〇之表面“與^以使分 子鍵結。 然後使晶圓60、70之表面61、71彼此緊密接觸。藉由工 具50起始分子鍵結的接觸點。如圖2中以圖解方式所示, φ 工具50包含一承載元件5 1(例如測頭)與一測力計53。該承 載元件51與測力計53連接且包含一自由端52,藉由該自由 端使機械壓力施於晶圓70上以起始兩晶圓6〇與7〇之間的接 觸點。該端52具有0.3 mm2至1 mm2之間的接觸表面積 52a。已知工具50與晶圓70的接觸面之面積52a,可藉由控 制工具施加在晶圓上的承載力!?而施加〇1 ]^1^至33 3 MPa 之間的機械壓力(承載力=機械壓力乂承載表面積)。由測力 计53控制該端52施加在晶圓7〇上的承載力。該力係於〇」 N至1〇 N之間。 142355.doc 201017739 舉例而S,如果利用其端具有i賴2接觸表面積的工具 施加3.5 MPa機械壓力(該壓力足以起始接觸點及因此兩 晶圓之間的鍵結波),則施加3 5 N承載力例如約6秒。 與晶圓接觸的承載元件尤其是其端點可由例如 Teflon®、矽酮或聚合物的材料製得或由其覆蓋。通常, 承載元件之端處由足夠硬以可用控制方式施加壓力之材料 製得或由其塗覆。過於可撓性材料將變形且產生不精確的 接觸面,因此未能精準施加壓力。反之,過硬的材料可在 晶圓表面上形成瑕疯(印記)。 本發明之分子鍵結起始方法可在鍵結機中自動進行。該 機器包含一與致動器(例如汽缸或機械臂)相連的承載元 件。在-些實施例中,該機器具有將承載元件定位在晶圓 表面上、或沿由鍵結晶圓形成的叠層之直徑或半徑的任一 處之能力。該機器亦包含一力感應器(測力計、應力儀等) 與一用於驅動致動器之隨動控制。該隨動控制以控制由承 載元件施用的機械壓力之方式驅動致動器。更準確而古, 隨動控制接收來自力感應器的數據並與承載力的預定值相 比較,該預定值與應施用的機械壓力及承載元件端之表面 積相關。該機器亦可包含一確定晶圓變形(例如彎曲與扭 曲測量)之測量系統。由下述可了解,如果起始位置位於 預定的特定位置,則可達到起始鍵結波的低壓(例如低於丄 MPa)。 晶圓較佳具有有限的彎曲變形。以可重複方式,彳艮難利 用本發明之限制壓力起始鍵結波之發展(尤其當所選壓力 142355.doc -10· 201017739 小於10 MPa,或於n5 MPa之間時卜藉㈣用具㈣i mm2面積的接觸面之測頭,使37 接近晶圓邊緣進行的 實驗顯示為確保良好的鍵結之晶圓或基材之可接受的變形 對於具有200 mm直徑的最終基材或晶圓(支持基材)而言為 於-10 μιη至+10 μπι之間且對於包含組件的初始基材或晶圓 而言為於-45 μιη至+45 μιη之間(該晶圓具有更寬的可容許 之變形範圍,因爲為加速分子鍵結步驟將氧化物或其他性 質之任何物沉積在組件上將引起其它變形)。藉由利用來 自KLA-Tencor公司的ADE型裝置之電容測量進行此等測 量《為確保良好鍵結的此等限制性變形值相當於常數彎曲 與晶圓直徑比。因此,其等對於具有更大直徑(例如3〇〇 mm)的晶圓亦有效’且考慮更大直徑值應適當校正。 當晶圓中一個或兩個變形時,最佳選擇某處以進一步最 小化分子鍵結所需的機械壓力,在該處係以接觸的晶圓形 狀為函數而起始接觸點(施加機械壓力處)。如果待鍵結的 兩晶圓並非完全平坦’則相面對的晶圓表面之局部相互分 離將不為恒定。因此’如圖5中以圖示方式所示,晶圓 520(例如具有凹變形的電路晶圓)必須藉由分子鍵結鍵結於 平坦的晶圓5 10(例如已氧化的整體晶圓)上。施加機械壓力 Pm而起始的接觸點接著較佳位於a點,即凹變形的中心 處’而非B點,因爲在B點起始鍵結所施加的機械壓力絕 對值鬲於A點,因此將產生更大形變。實驗係對與圖5中所 述相似的基材或晶圓進行。在該實驗中,在約2秒内於位 於與平坦的晶圓或基材510接觸的凹面晶圓或基材52〇的甲 142355.doc -11· 201017739 心處施加0.3 N力。使該通常為平坦的晶圓或基材51〇本身 置於鍵結機之平坦的晶圓/基材之支持裝置上。在該特定 構造中,該有限力足以起始鍵結波同時最小化晶圓形變。 亦可選擇接觸點錢其為晶圓支持裝置與所支持的晶圓 緊密接觸或彼此之間距離最短的位置,尤其當所支持的晶 圓至少呈現凹變形或凸變形時。 最後的兩個必要條件確保起始鍵結所需施用的壓力將使 晶圓的垂直位移最小及因此最小化晶圓形變。 同樣,如圖6中所示,當晶圓62〇(例如電路晶圓)具有更 複雜的形變時,即相對於另一平坦晶圓61〇而言具有若干 凹形與凸形部分,則在晶圓62G的凹形區中心處起始接觸 點及因此起始施加機械壓力Pm。凹形區中心相當於晶圓 區’其中此等區域與平坦晶圓61〇之間的距離最小且因此 需要施用比晶圓的其他區更低的機械壓力。且較佳在最接 近晶圓610的基材支持裝置處施加機械壓力以避免鍵結叠 層之任何垂直位移’同時移動鍵結波。 在圖7中,待組裝的兩晶圓71〇與72〇各具有其自身的形 變。以兩晶圓面朝彼此放置時之位置作為函數,選擇施加 機械壓力Pm之點以起始兩晶圓之間的接觸點。 自晶圓形變測量系統收集的晶圓形狀之資訊可用於確定 最適宜的位置。 在-變體中’例如用於起始接觸點之工具(測頭)相對於 晶圓不可位移時,可將預定形變施加於—或兩晶圓上以使 存在於工具下的晶圓區為需要最小機械壓力的點。在此種 142355.doc 12 201017739 情況下’利用其中工具固定在晶圓中心上方位置之鍵結 機,例如可施加與圖5類似的形變於最上面的晶圓上。 本發明之方法適於組裝與分子鍵結相適應的任意類型材 料’尤其半導體材料,例如石夕、鍺、玻璃、石英、藍寶石 專。待組裝之晶圓尤其可具有1〇〇 mm、150 mm、200 mm 或300 mm之直徑。該等晶圓亦可在其大部分表面上或僅在 限制區内包含微組分。 用於本發明之組裝方法之一特定但非唯一領域為製造立 體結構。 藉由將一在初始基材上形成的微組件層轉移至根據本發 ”之一實施例的最終基材上製造立體結構之方法參考圖3 A 至3D與圖4。 藉由在晶圓或初始基材1〇〇的表面上形成第一系列的微 組件no開始立體結構之製造(圖3A,步驟S1)。微組件11〇 可為整個組件及/或僅其一部分。初始基材1〇〇可為單層結 〇 構(例如—矽層)或多層結構(例如SOI型結構)。利用可界定 圖案形成區相當於待製造的微組件110的掩膜,藉由光蝕 刻法形成微組件110。在藉由光蝕刻法形成微組件11〇期 間,將初始基材1〇〇固定在基材支持裝置12〇上。該基材支 持裝置包含一支持平臺12〇&,例如藉由與支持平臺12(^相 關的靜電或吸引系統使初始基材100與其齊平。 然後,為藉由分子鍵結之鍵結,使包含微組件110的初 。土材100之面與最終晶圓或基材200之一面接觸(步驟 S2)。亦可在包含微組件11〇的初始基材1〇〇之面上及/或在 142355.doc •13· 201017739 欲緊密接觸的最終基材200之面上形成氧化物層(例如 Si02)。 根據本發明,藉由將機械壓力Pm施加於基材200上,較 佳靠近其邊緣起始兩基材之間的接觸點(步驟S3,圖3B)。 如上所述’壓力Pm為0.1 MPa至33.3 MPa之間且施加於1 mm2或更少的承載面上。 接觸點之起始包含在初始基材100與最終基材2〇〇之間的 界面上傳播鍵結波◊然後,藉由在其整個接觸面(鍵結界 面)上之分子鍵結將兩基材鍵結在一起’而包含微組件11〇 的初始基材100無或幾乎無變形。因此在基材1〇〇與2〇〇之 間的鍵結界面處產生微組件11 〇之一埋藏層。 鍵結後且如圖3C中所示’薄化初始基材1 〇〇以去除微組 件110層上存在的一部分材料(步驟S4)。當基材1〇〇為S0I 型基材’最佳可利用絕緣埋藏層以確定保留層丨〇〇a的厚 度。因此,製得複合結構300,其由最終基材2〇〇與相當於 初始基材100的剩餘部分之層1〇〇&形成。尤其藉由化學機 械抛光(CMP)、化學蝕刻、或藉由原子注入沿在基材中形 成的薄面***或斷裂薄化初始基材1〇〇。 如圖3D中所示’製造立體結構之下一步驟包含在薄化的 初始基材100之暴露面上形成第二層微組件14〇(圖3D,步 驟S5)。微組件140可對應於微組件110的補足部分以形成 最終組件及/或區分與微組件14〇發揮功能的組件。為形成 與埋藏組件110對準的微組件140,使用與用於形成微組件 110類似的光蝕刻法掩膜。在微組件11〇形成期間,將由最 142355.doc -14- 201017739 終基材200與層l〇〇a形成的複合結構300固定在相當於裝置 iSO的基材載體裝置130的支持平臺13〇3上。然後,將光蝕 刻法掩膜施用於層l〇〇a的自由面上。 在一變體中,由諸層形成立體結構,各層已藉由本發明 之組裝方法轉移’且各層與直接相鄰的層對準。 利用本發明之分子鍵結起始方法,以初始基材100轉移 至最終基材200上之前及之後未發現微組件u〇的明顯偏差 之方式,可將初始基材100鍵結至最終基材上,無變形或 至 形變減小。因此,在整個晶圓表面上以均勻的方式, 可限制此等剩餘偏差至小於2〇〇奈米(nm),或甚至ι〇〇 nm °因此即使具有極小尺寸(例如μιη)之彼等,甚至在 初始基材轉移後,亦易於形成與微組件u 〇對準的微組件 140。例如,其意指存在於兩層中之微組件或單層之兩明 確面上之彼等可經由金屬連接而相互連接,使不良相互連 接之風險最小化。 ❹ 因此,在一電路層轉移至另一層或一支持基材上期間, 本發明之組裝方法可消除重疊現象且製造高品質的多層半 導體晶圓。 【圖式簡單說明】 圖1A與1E為顯示先前技術的立體結構製造圖示; 圖2為根據本發明之一實施例的分子鍵結起始方土 —· 4法之圖 不; 圖3A至3D為顯示利用本發明之分子鍵結起始太、士 。乃决,激 造立體結構之圖示; 142355.doc -15- 201017739 . 圖4為在圖3A至3D中顯示的立體結構之製造期間進行的 步驟之示意圖; 圖5至7圖示本發明之分子鍵結起始方法。 【主要元件符號說明】 10 初始基材 10a 層 11' Hi ' 112、 113、114、 微組件 1“、 116、 117、 118 、 119 、 12, > 122、 123、 124 、 125 、 126、 127、 128、 129 20 最終基材 30 複合結構 40 基材支持裝置 40a 支持平臺 50 工具 51 承載元件 52 自由端 52a 接觸表面 積 53 測力計 60 第一晶圓 或基材 61、 71 表面 70 第二晶圓 或基材 100 第一基材 100a 保留層 142355.doc -16· 201017739 110 微組件 120 基材支持裝置 120a 支持平臺 130 基材載體裝置 130a 支持平臺 200 第二基材 300 複合立體結構 510 平坦的晶圓或基材 520 凹面晶圓或基材 610 平坦晶圓 620 、 710 、 720 晶圓 Διι ' Δ22 ' Δ33 ' Δ44 偏差 ❹ 142355.doc -17·

Claims (1)

  1. 201017739 七、申請專利範園: 1. 一種起始分子鍵結之方法,其包含使第一晶圓(30)之一 面(31)面向第二晶圓(2〇)之一面(21)並起始兩相對面之間 的接觸點,其特徵在於該接觸點藉由施加機械壓力至兩 晶圓中之一個而被起始’該壓力於0.1 MPa至33.3 MPa之 間。 2. 如請求項1之方法,其特徵在於施加的該機械壓力小於 10 MPa。 ® 3.如請求項1或2之方法,其特徵在於施加的該機械壓力係 於2 MPa至5 MPa之間。 4. 如請求項1或2之方法,其特徵在於該機械壓力係施加於 1 mm2或更少的接觸表面積上。 5. 如請求項4之方法,其特徵在於該接觸點之起始係藉由 將工具(51)施用於兩基材中之一個而進行,該工具在基 材上具有0.3 mm2至1 mm2之範圍内的接觸表面積(52a), 且工具施加在基材上的承載力係於〇1 N至1〇 N之範圍 ’中。 6. 如請求項5之方法,其特徵在於用於承載在兩基材中一 個上之工具(51)的至少一端(52)在其表面(52&)上包含選 自Teflon®、矽酮與聚合物中至少一種材料。 7. -種製造複合立體結構(_)之方法,其包含在第一基材 (100)之一面上製造第一層微組件(110)之步驟,及藉由 分子鍵結,將包含微、组件相第一基材之面鍵結於第二 基材(20G)上之步驟’其特徵在於在鍵結步驟期間,係根 142355.doc 201017739 據如5青求項1至6中 鍵結。 任一項之分子鍵結起始方法起始分子 8. 9. 10. 11. 12. 13. 14. 15. 16. 17. Ϊ =項7之方法,其特徵在於其在鍵結步驟後,包含 溥化第一基材(100)之步驟。 :::!7或8之方法,其特徵在於進-步包含在第-基 二:與包含第-層微組件之面相反的面上製造 組件(140)之步驟。 瓚微 ^求項7或8之方法’其特徵在於在鍵結步驟前,包含
    在第一基材(_之包含第—層微组件⑴之面上形成 氧化物層之步驟。 如”月求項7或8之方法’其特徵在於該第—基材(1〇〇)為 SOI型結構。 如"月求項7或8之方法,其特徵在於該第—層微組件至少 包含圖像感應器。 如咁求項10之方法,其特徵在於包含第-層微組件(110)
    與氧化物層之該第一基材(100)的變形係於-40 μιη至+40 之範圍内。 如清求項7或8之方法’其特徵在於該第二基材(200)之變 形係於-10 4„1至+1〇 μιη之範圍内。 如β求項1或2之方法’其特徵在於施加機械壓力之區域 係以至 > 一個晶圓之變形為函數加以破定。 如5青求項7或8之方法,其特徵在於施加機械壓力之區域 係以至 > —個晶圓之變形為函數加以確定。 如”奢求項16之方法,其特徵在於該第一基材具有凹變形 142355.doc -2 - 201017739 且該接觸點位於凹變形中心,第二晶圓為平面晶圓。 18.如請求項16之方法,其特徵在於該第二晶圓存在至少凹 或凸變形,該第二晶圓位於晶圓支持裝置上且接觸點位 於晶圓支持裝置與第二晶圓緊密接觸或彼此之間最短距 , 離處。 , I9.如請求項16之方法,其特徵在於預定形變被強加於一或 兩個晶圓上以使工具下的晶圓區域對應於需要最小機械 壓力的點。 ❹
    142355.doc
TW098128545A 2008-08-28 2009-08-25 A method of initiating molecular bonding TW201017739A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0855767A FR2935537B1 (fr) 2008-08-28 2008-08-28 Procede d'initiation d'adhesion moleculaire

Publications (1)

Publication Number Publication Date
TW201017739A true TW201017739A (en) 2010-05-01

Family

ID=40361570

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098128545A TW201017739A (en) 2008-08-28 2009-08-25 A method of initiating molecular bonding

Country Status (8)

Country Link
US (3) US8163570B2 (zh)
EP (1) EP2319074A1 (zh)
JP (1) JP2011524084A (zh)
KR (3) KR20120089695A (zh)
CN (1) CN102017125A (zh)
FR (1) FR2935537B1 (zh)
TW (1) TW201017739A (zh)
WO (1) WO2010023082A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376623A (zh) * 2010-08-11 2012-03-14 S.O.I.Tec绝缘体上硅技术公司 低压下的分子粘附键合方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009128084A1 (en) * 2008-04-15 2009-10-22 Indian Institute Of Science A sub-threshold elastic deflection fet sensor for sensing pressure/force, a method and system thereof
FR2935537B1 (fr) 2008-08-28 2010-10-22 Soitec Silicon On Insulator Procede d'initiation d'adhesion moleculaire
FR2935536B1 (fr) * 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
EP2200077B1 (en) * 2008-12-22 2012-12-05 Soitec Method for bonding two substrates
FR2943177B1 (fr) 2009-03-12 2011-05-06 Soitec Silicon On Insulator Procede de fabrication d'une structure multicouche avec report de couche circuit
FR2947380B1 (fr) 2009-06-26 2012-12-14 Soitec Silicon Insulator Technologies Procede de collage par adhesion moleculaire.
US8314487B2 (en) * 2009-12-18 2012-11-20 Infineon Technologies Ag Flange for semiconductor die
FR2961630B1 (fr) 2010-06-22 2013-03-29 Soitec Silicon On Insulator Technologies Appareil de fabrication de dispositifs semi-conducteurs
US8338266B2 (en) 2010-08-11 2012-12-25 Soitec Method for molecular adhesion bonding at low pressure
FR2964193A1 (fr) 2010-08-24 2012-03-02 Soitec Silicon On Insulator Procede de mesure d'une energie d'adhesion, et substrats associes
TWI573198B (zh) 2011-09-27 2017-03-01 索泰克公司 在三度空間集積製程中轉移材料層之方法及其相關結構與元件
US8841742B2 (en) 2011-09-27 2014-09-23 Soitec Low temperature layer transfer process using donor structure with material in recesses in transfer layer, semiconductor structures fabricated using such methods
US8673733B2 (en) 2011-09-27 2014-03-18 Soitec Methods of transferring layers of material in 3D integration processes and related structures and devices
FR2992772B1 (fr) * 2012-06-28 2014-07-04 Soitec Silicon On Insulator Procede de realisation de structure composite avec collage de type metal/metal
US8980688B2 (en) 2012-06-28 2015-03-17 Soitec Semiconductor structures including fluidic microchannels for cooling and related methods
TWI602315B (zh) 2013-03-08 2017-10-11 索泰克公司 具有經組構成效能更佳之低帶隙主動層之感光元件及相關方法
US9646860B2 (en) 2013-08-09 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment systems and wafer bonding systems and methods
US9698035B2 (en) * 2013-12-23 2017-07-04 Lam Research Corporation Microstructures for improved wafer handling
JP6550741B2 (ja) * 2014-12-17 2019-07-31 富士電機株式会社 半導体装置の製造方法
US20160204078A1 (en) * 2015-01-14 2016-07-14 International Business Machines Corporation Bonding process using temperature controlled curvature change
CN105957817A (zh) * 2016-07-12 2016-09-21 武汉新芯集成电路制造有限公司 一种晶圆键合方法
JP7137571B2 (ja) * 2017-03-02 2022-09-14 エーファウ・グループ・エー・タルナー・ゲーエムベーハー チップを接合する方法および装置
US10720345B1 (en) * 2017-09-15 2020-07-21 Intel Corporation Wafer to wafer bonding with low wafer distortion
TWI668739B (zh) * 2018-04-03 2019-08-11 環球晶圓股份有限公司 磊晶基板及其製造方法
CN109103079B (zh) * 2018-08-06 2021-06-01 济南晶正电子科技有限公司 一种纳米级单晶薄膜及其制备方法
US11829077B2 (en) 2020-12-11 2023-11-28 Kla Corporation System and method for determining post bonding overlay
US11782411B2 (en) 2021-07-28 2023-10-10 Kla Corporation System and method for mitigating overlay distortion patterns caused by a wafer bonding tool

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3728694A (en) * 1970-09-28 1973-04-17 Technovation Thin film ferroelectric device
JPH0355822A (ja) 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
JP3321882B2 (ja) * 1993-02-28 2002-09-09 ソニー株式会社 基板はり合わせ方法
JPH09196933A (ja) * 1996-01-19 1997-07-31 Canon Inc プローブとプローブの作製方法、及びプローブユニット、並びにこれを用いた情報記録再生装置
US5962792A (en) * 1997-06-02 1999-10-05 The Penn State Research Foundation Beam strain gauge
US6335263B1 (en) * 2000-03-22 2002-01-01 The Regents Of The University Of California Method of forming a low temperature metal bond for use in the transfer of bulk and thin film materials
JP4698018B2 (ja) * 2000-12-12 2011-06-08 日本碍子株式会社 接着体の製造方法、および接着剤
US20020127821A1 (en) * 2000-12-28 2002-09-12 Kazuyuki Ohya Process for the production of thinned wafer
FR2821697B1 (fr) 2001-03-02 2004-06-25 Commissariat Energie Atomique Procede de fabrication de couches minces sur un support specifique et une application
FR2837620B1 (fr) * 2002-03-25 2005-04-29 Commissariat Energie Atomique Procede de transfert d'elements de substrat a substrat
US6969667B2 (en) * 2002-04-01 2005-11-29 Hewlett-Packard Development Company, L.P. Electrical device and method of making
AU2003227626A1 (en) * 2002-04-15 2003-10-27 Schott Ag Method for connecting substrates and composite element
KR100774775B1 (ko) * 2002-09-17 2007-11-07 앤터온 비.브이. 카메라 디바이스, 카메라 디바이스 제조 방법, 웨이퍼스케일 패키지 및 광학 어셈블리
JP2004235465A (ja) * 2003-01-30 2004-08-19 Tokyo Electron Ltd 接合方法、接合装置及び封止部材
US20040262772A1 (en) * 2003-06-30 2004-12-30 Shriram Ramanathan Methods for bonding wafers using a metal interlayer
WO2005061227A1 (ja) * 2003-12-24 2005-07-07 Teijin Limited 積層体
FR2866982B1 (fr) 2004-02-27 2008-05-09 Soitec Silicon On Insulator Procede de fabrication de composants electroniques
US7645635B2 (en) * 2004-08-16 2010-01-12 Micron Technology, Inc. Frame structure and semiconductor attach process for use therewith for fabrication of image sensor packages and the like, and resulting packages
US7429494B2 (en) * 2004-08-24 2008-09-30 Micron Technology, Inc. Microelectronic imagers with optical devices having integral reference features and methods for manufacturing such microelectronic imagers
US7060592B2 (en) * 2004-09-15 2006-06-13 United Microelectronics Corp. Image sensor and fabricating method thereof
EP1863631A2 (en) 2005-01-18 2007-12-12 Suss Micro Tec Inc. High-throughput bond tool
TWI310583B (en) * 2005-07-01 2009-06-01 Touch Micro System Tech Method of thinning a wafer
JP5046366B2 (ja) * 2005-10-20 2012-10-10 信越化学工業株式会社 接着剤組成物及び該接着剤からなる接着層を備えたシート
US7648851B2 (en) * 2006-03-06 2010-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating backside illuminated image sensor
JP4458116B2 (ja) * 2007-05-30 2010-04-28 住友電気工業株式会社 エピタキシャル層成長用iii族窒化物半導体層貼り合わせ基板および半導体デバイス
JP4442671B2 (ja) * 2007-09-21 2010-03-31 セイコーエプソン株式会社 接合膜付き基材、接合方法および接合体
FR2931014B1 (fr) * 2008-05-06 2010-09-03 Soitec Silicon On Insulator Procede d'assemblage de plaques par adhesion moleculaire
FR2935537B1 (fr) 2008-08-28 2010-10-22 Soitec Silicon On Insulator Procede d'initiation d'adhesion moleculaire

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376623A (zh) * 2010-08-11 2012-03-14 S.O.I.Tec绝缘体上硅技术公司 低压下的分子粘附键合方法

Also Published As

Publication number Publication date
KR20120089695A (ko) 2012-08-13
CN102017125A (zh) 2011-04-13
KR20100139023A (ko) 2010-12-31
US8163570B2 (en) 2012-04-24
WO2010023082A1 (en) 2010-03-04
JP2011524084A (ja) 2011-08-25
FR2935537B1 (fr) 2010-10-22
KR20120089696A (ko) 2012-08-13
US20110278691A1 (en) 2011-11-17
FR2935537A1 (fr) 2010-03-05
EP2319074A1 (en) 2011-05-11
US20130093033A9 (en) 2013-04-18
US20110045611A1 (en) 2011-02-24
US20110287604A1 (en) 2011-11-24

Similar Documents

Publication Publication Date Title
TW201017739A (en) A method of initiating molecular bonding
TWI430390B (zh) 減少疊對未對準之直接接合方法
JP5346063B2 (ja) 半径方向位置ずれの補償を含む分子接合による貼り合わせ方法
JP5448117B2 (ja) 分子結合による結合方法
JP5640272B2 (ja) 回路層転写により多層構造体を製作する方法
JP5419929B2 (ja) 低圧での分子接着接合方法
TW201241955A (en) Apparatus and a method for direct wafer bonding
JP2012160628A (ja) 基板の接合方法及び基板接合装置
TW201243979A (en) Apparatus and a method for direct wafer bonding, minimizing local deformation
JP5728139B2 (ja) 多層構造体を基板に製造する方法
JP2015510256A (ja) 多層構造体を基板に製造する方法
Bakke et al. Spatial light modulators with monocrystalline silicon micromirrors made by wafer bonding
Tsau Fabrication and characterization of wafer-level gold thermocompression bonding