TWI430390B - 減少疊對未對準之直接接合方法 - Google Patents

減少疊對未對準之直接接合方法 Download PDF

Info

Publication number
TWI430390B
TWI430390B TW100127801A TW100127801A TWI430390B TW I430390 B TWI430390 B TW I430390B TW 100127801 A TW100127801 A TW 100127801A TW 100127801 A TW100127801 A TW 100127801A TW I430390 B TWI430390 B TW I430390B
Authority
TW
Taiwan
Prior art keywords
wafer
curvature
bonding
paraboloid
wafers
Prior art date
Application number
TW100127801A
Other languages
English (en)
Other versions
TW201214612A (en
Inventor
Marcel Broekaart
Gweltaz Gaudin
Arnaud Castex
Original Assignee
Soitec Silicon On Insulator
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec Silicon On Insulator filed Critical Soitec Silicon On Insulator
Publication of TW201214612A publication Critical patent/TW201214612A/zh
Application granted granted Critical
Publication of TWI430390B publication Critical patent/TWI430390B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75702—Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75754—Guiding structures
    • H01L2224/75756—Guiding structures in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80909—Post-treatment of the bonding area
    • H01L2224/80948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/17—Surface bonding means and/or assemblymeans with work feeding or handling means
    • Y10T156/1702—For plural parts or plural areas of single part

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Micromachines (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Wire Bonding (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Description

減少疊對未對準之直接接合方法
本發明係關於根據用於轉移由一第二晶圓組成之至少一層至被稱為最終基板之一第一晶圓上之三維(3D)整合技術產生之多層半導體結構或晶圓之領域，此層對應於其中已形成元件(例如複數個微組件)之該第二晶圓之該部分，該第一晶圓可能為一原始晶圓或包括其他對應的元件。
特定言之，因為一給定層上存在之微組件之大小極小且數目極大，所以每一轉移層(即，包括該層之每一晶圓)必須以一正確地精度定位於最終基板上(第一晶圓僅或已經具有其他轉移層)以滿足與底下層之約0.3微米之一對準容差。而且，可能必須在轉移該層之後對該層實施處理以(例如)形成其他微組件；暴露微組件於表面上；產生互連件等等，相對該層中存在之組件此等處理亦必須極精確地實施。
諸如微組件之元件通常係由熟知的微影技術形成，該微影主要由幅照對應於其中已形成該等微組件之位置之定義區域中之具有光敏性(例如，藉由在該基板上施用一光阻)之一基板組成。通常使用一選擇性幅照設備(通常被稱為一「步進器(stepper)」)實施該基板之幅照，與用於總體幅照之一設備不同，該選擇性幅照設備在一操作期間通過由界定所要在該基板上複製之一圖案之不透明及透明區域組成之一遮罩僅幅照該基板之部分。幅照工具或步進器在諸多必要的位置處重複該幅照操作以幅照該基板之整個表面。
轉移一層至該最終基板上涉及上述類型之一第一晶圓與一第二晶圓之間之接合(例如，藉由直接接合(亦被稱為分子附著))，一般接著使該第二晶圓薄化。在接合期間，使該兩個晶圓機械地對準。在該兩個晶圓之間可觀察到導致對準缺陷之至少三種本質類型的變形，即：移位或變位類型的變形、旋轉類型的變形及徑向類型的變形(亦被稱為偏轉變形(run-out deformation)，對應於隨該基板之半徑線性增加之一徑向膨脹)。
一般而言，該步進器能夠使用一補償演算法補償此等類型的缺陷。
然而，儘管使用補償演算法，申請人發現在轉移之後，存在極難以(若非不可能)形成相對於在轉移之前形成之微組件對準之互補微組件，同時考慮微組件技術需要之情況。
除上文描述之變位、旋轉及徑向類型之對準缺陷之外，不均勻變形實務上可發生於該轉移層中，此係因為該轉移層係藉由直接接合而接合，且不均勻變形亦可發生於該第一晶圓中。
現
在，該等晶圓之此等不均勻變形接著導致關於圖1描述之此未對準現象(亦被稱為「疊對」)。該疊對採取大小約50奈米之缺陷之形式，此等缺陷之大小顯著地小於接合時該等晶圓之對準精度。
圖1圖解說明藉由一第一晶圓或初始基板410與一第二晶圓或最終基板420之間之低壓力直接接合獲得之一個三維結構400，在第一晶圓或初始基板410上已藉由微影憑藉用於界定對應於欲產生之微組件之圖案形成區域之一遮罩形成一第一連串微組件411至419。該初始基板410在接合之後已薄化以移除該層微組件411至419上方存在之材料之一部分，且在該初始基板410之所暴露之表面上已形成一第二層微組件421至429。
然而，甚至使用定位工具，移位一方面發生於微組件411至419之某些之間，且另一方面發生於微組件421至429之間，諸如圖1中指示之移位Δ11 、Δ22 、Δ33 、Δ44 (分別對應於多對微組件411/421、412/422、413/423及414/424之間之所觀察到的移位)。
此等移位並非由可能起因於該等基板之一不精確組裝之個別變換(平移、旋轉或其等之組合)造成。此等移位係由當該初始基板接合至該最終基板時來自該初始基板之不均勻變形(出現於該層中)造成。實際上，此等變形在某些微組件411至419處導致不均勻、局部未對準。因此，在轉移之後形成於該基板之所暴露之表面上之某些微組件421至429展現位置隨此等微組件411至419之變化，該等變化可為幾百奈米或甚至一微米之數量級。取決於應用，若校正之後疊對之幅度仍在(例如)50奈米與100奈米之間，則此未對準或疊對現象可能不能使用該步進器。因此極難以(若非不可能)形成與轉移之前形成之微組件對準之互補微組件。
該兩層微組件之間之此疊對效果可進一步作為該兩層微組件之間之短路、堆疊之變形或連接缺陷之一來源。因此，在其中該等經轉移之微組件係由像素組成之影像且後轉移處理步驟之目的係在該等像素之各者上形成色彩濾光器之情況中，觀察到用於此等像素之某些之著色功能之一損耗。
因此，若此未對準或疊對效應未被控制，則因此導致所製造之多層半導體晶圓之品質及價值之一減小。此效果之影響由於相對於該等微組件之小型化及其每一層之積體密度之日益增加之需求而變得愈來愈重要。
本發明之目的係提供一種用於藉由直接接合減小接合兩個晶圓之後疊對效應之外觀之解決方法。
為此目的，本發明提供一種用於接合之前具有一固有曲率之一第一晶圓至接合之前具有一固有曲率之一第二晶圓之直接接合之方法，該兩個晶圓之至少一者包括至少一連串微組件，該方法包括使該兩個晶圓彼此接觸以初始化該兩個晶圓之間之一接合波之傳播之至少一步驟，該方法之特徵在於：在該接觸步驟期間，對該兩個晶圓之一者強加以一迴轉抛物面之形式之一預定義接合曲率，該接合曲率至少取決於包括一連串微組件之晶圓之接合之前之固有曲率，該另一晶圓自由符合該預定義接合曲率。
如下文將詳細解釋，藉由當該等晶圓接合時控制其等之曲率，取決於包括該等微組件並以一迴轉抛物面之形式之該層之固有曲率，可控制接合期間及接合之後在此晶圓中引致之變形使得該等變形基本上係徑向類型，即，在微組件之生產期間可藉由步進器類型之設備使用之演算法校正之均勻變形。
根據本發明之一態樣，在將該等晶圓接合在一起之前，該方法包括以下步驟：
-量測接合之前每一晶圓之曲率；及
-計算預定義接合曲率。
根據本發明之另一態樣，當僅該第一晶圓包括至少一連串微組件時，自以下公式計算以一迴轉抛物面之形式之該預定義接合曲率：
KB=K1-((K2-K1)/6)
其中KB係以一迴轉抛物面之形式之該預定義接合曲率，K1係接合之前該第一晶圓之固有曲率，且K2係接合之前該第二晶圓之固有曲率。
根據本發明之另一態樣，當該兩個晶圓之各者包括至少一連串微組件時，自以下公式計算以一迴轉抛物面之形式之該預定義接合曲率：
KB=(K2+K1)/2
其中KB係一迴轉抛物面之形式之該預定義接合曲率，K1係接合之前該第一晶圓之固有曲率，且K2係接合之前該第二晶圓之固有曲率。
該第一晶圓及該第二晶圓可特別地為具有300毫米之一直徑之矽晶圓。
根據本發明之一特定態樣，該方法包括以下步驟：
-分別藉由一第一固持器及一第二固持器固持彼此相對之第一晶圓及第二晶圓，該第一固持器對該第一晶圓強加以一迴轉抛物面之形式之該預定義接合曲率；
-使該等晶圓彼此接觸以初始化該等晶圓之間之一接合波之傳播；及
-在與該第一晶圓接觸之前或期間自該第二固持器釋放該第二晶圓，使得該第二晶圓符合在該接合波之傳播期間對該第一晶圓強加之以一迴轉抛物面之形式之該預定義接合曲率。
根據本發明之一特定實施例，藉由致動安裝於該第一固持器上之一圓柱體對該第一晶圓強加以一迴轉抛物面之形式之該預定義接合曲率。
根據本發明之另一特定實施例，藉由***於該第一晶圓與該第一固持器之間之一膜對該第一晶圓強加以一迴轉抛物面之形式之該預定義接合曲率，該膜具有對應於以一迴轉抛物面之形式之該預定義接合曲率之以一迴轉抛物面之形式之一曲率。
根據本發明之另一特定實施例，藉由該第一固持器對該第一晶圓強加以一迴轉抛物面之形式之該預定義接合曲率，該第一固持器具有對應於以一迴轉抛物面之形式之該預定義接合曲率之以一迴轉抛物面之形式之一曲率。
根據本發明之一特定態樣，該等晶圓各包括其等各自的接合面上之微組件，該等晶圓之一者之微組件之至少一些意欲對準另一晶圓之微組件之至少一些。
本發明之目的亦係一種用於使接合之前具有一固有曲率之一第一晶圓直接接合至接合之前具有一固有曲率之一第二晶圓之接合設備，該兩個晶圓之至少一者包括至少一連串微組件，該設備包括分別用於固持該第一晶圓及該第二晶圓之第一固持器及第二固持器，該設備之特徵在於：該第一固持器包括用於至少取決於包括該層微組件之晶圓接合之前之固有曲率對該第一晶圓強加以一迴轉抛物面之形式之一預定義接合曲率之構件；該設備控制該第二固持器以在與該第一晶圓接觸之前或期間自該第二固持器釋放該第二晶圓，使得該第二晶圓符合在一接合波之傳播期間對該第一晶圓強加之以一迴轉抛物面之形式之該預定義接合曲率。
根據本發明之一態樣，該設備包括用於取決於該兩個晶圓之各者接合之前之固有曲率或對應於以一迴轉抛物面之形式之該預定義接合曲率之一曲率半徑來計算以一迴轉抛物面之形式之該預定義接合曲率之處理構件。然而，此等構件可能仍然相對於該接合設備而變位。換言之，該方法亦可在處理構件脫離該接合設備時操作。
根據本發明之一特定實施例，該第一固持器進一步包括能夠對該第一晶圓強加以一迴轉抛物面之形式之該預定義接合曲率之一圓柱體，該圓柱體係根據對應於以一迴轉抛物面之形式之該預定義接合曲率之一曲面半徑而控制，該設備控制該第二固持器以在與該第一晶圓接觸接觸之後自該第二固持器釋放該第二晶圓，使得該第二晶圓符合一接合波之傳播期間對該第一晶圓上強加之以一迴轉抛物面之形式之該預定義接合曲率。
根據本發明之另一特定實施例，該第一固持器具有對應於以一迴轉抛物面之形式之該預定義接合曲率之一曲率，或該設備進一步包含***於該第一晶圓與該第一固持器之間之一膜，該膜具有對應於以一迴轉抛物面之形式之該預定義接合曲率之一曲率。
根據本發明之另一態樣，該第一固持器及該第二固持器經設計以容納直徑量測100毫米、150毫米、200毫米或300毫米之圓形基板。
本發明應用於兩個晶圓之間之直接接合，此等兩個晶圓之至少一者包括在接合操作之前已產生之微組件。為簡單起見，術語「微組件」在本文之剩餘部分中將指代由在該等層上或該等層中實施之技術步驟造成之裝置或任意其他特徵部，必須精確地控制該等微組件之定位。此等微組件可因此為主動或被動組件，具有簡單圖案、接觸襯墊或互連件。
為減小上述疊對效應之外觀，本發明提出藉由在接合期間對該等晶圓強加取決於包括該等微組件之該(該等)晶圓之初始曲率預先定義之一接合曲率而減小由接合造成之該等晶圓之非均勻變形。
在該等晶圓接合之前，每一晶圓具有可為凹面(如在圖2中之晶圓30之情況中)或凸面(如在圖3中之晶圓40之情況中)之一固有曲率。此曲率判定該等晶圓之曲率變形(被稱為半導體技術中之「彎曲度(bow)」)。如圖2及圖3中圖解說明，一晶圓之彎曲度Δz對應於其上自由支撐該晶圓之一參考平面P(通常為一完全平面)與該晶圓自身之間之晶圓之中心處大致上量測之中心之距離(撓曲(deflection))。按半導體領域中通常使用之晶圓之直徑之比例，即，幾十毫米與300毫米之間，該彎曲度可以微米量測，而曲率大致上以m-1 或km-1 量測，此係因為該半導體領域中使用之該等晶圓之曲率極小且因此對應的曲率半徑極大。
圖4A至圖4C展示一第一晶圓50(頂部)接合至一支撐晶圓60(底部)前後之曲率變化，此等晶圓分別具有初始曲率K1及K2，即，接合之前之固有曲率(圖4A)。在直接接合期間，對該兩個晶圓50及60之一者強加被稱為接合曲率之一曲率KB(圖4B)，另一晶圓符合接合波之傳播期間對此第一晶圓強加之曲率，如將在下文予以詳細描述。可藉由下文將詳細描述之一接合機器之特定固持器強加該曲率KB，僅對該兩個晶圓之一者強加該曲率KB，而另一晶圓在初始化該接合波之傳播時自由變形以在此傳播期間符合對另一晶圓強加之曲率。
一旦實施該接合操作且自晶圓各自的固持器釋放該等晶圓，由該等經接合之晶圓50及60之組裝形成之結構立即具有一曲率KF(被稱為接合後曲率)。
可自以下公式計算該接合後曲率KF：
KF=(2(K1+K2)+12KB)/16　(1)
此公式係自藉由T. Turner等人發表之名為「Mechanics of wafer bonding: Effect of clamping」(2004年1月1日《Journal of Applied Physics》(應用物理學雜誌)第95卷第1號)之文獻中給定之公式(12)判定。
如上文所解釋，當兩個晶圓(該兩個晶圓之至少一者包含微組件)係藉由直接接合而接合時，不均勻變形可能發生於包括該等微組件之晶圓中，在接合之後可藉由互補微組件之形成期間步進器類型的設備之補償演算法來補償此等變形，導致於接合前後形成之微組件之間之非意欲疊對。
相比而言，若在接合之後包括該等微組件之晶圓實際上僅具有徑向類型的變形(即，均勻變形)，則可在接合之後藉由演算法校正此等變形。
因此，本發明之目的係控制該接合後曲率使得包括微組件之該(該等)晶圓在接合之後僅具有可被校正之徑向類型的變形。
介於一第一晶圓(在該第一晶圓中或該第一晶圓上預先形成微組件並具有一固有曲率K1)與一第二晶圓(該第二晶圓無微組件且具有一固有曲率K2)之間之接合之情況中，申請人已證明為在該第一晶圓中僅獲得徑向變形，該第一晶圓之變形必須最小，且該接合後曲率KF必須為一迴轉抛物面之形式。為此目的，該等晶圓具有至少近似一迴轉抛物面(特別係球形抛物面，其係一迴轉抛物面之一特定情況)之形式之一初始曲率，使得有可能在已強加以一迴轉抛物面之形式之一接合曲率之後獲得類似形狀之一接合後曲率。
如本身已熟知，一迴轉抛物面之笛卡爾座標(Cartesian coordinate)中之方程式係表達如下：
x2 +y2 =2pz　(2)
其中x、y及z係該迴轉抛物面之笛卡爾座標，且p係一常數。
用於一迴轉抛物面之圓柱方程式可被寫為如下：
ρ2 =2pz　(3)
其中ρ係該迴轉抛物面之圓柱座標(使得ρ=x2 +y2 )。
可自以下公式計算一迴轉抛物面之總曲率KP：
KP=p2 /(ρ2 +p2 )　(4)
藉由使KF=K1而獲得包括該等微組件之該第一晶圓之最小變形。若此條件應用於方程式(1)，則該第一晶圓之一最小變形係藉由強加以一迴轉抛物面之形式之一接合曲率KB而獲得，使得：
KB=K1-((K2-K1)/6)　(5)
在各包括於接合之前形成之微組件並分別具有一固有曲率K1及K2之一第一晶圓及一第二晶圓之間之接合之情況中，該第一晶圓及該第二晶圓之變形必須最小，且該接合後曲率KF必須為一迴轉抛物面之形式。
包括該等微組件之第一晶圓及第二晶圓之最小變形可藉由使KF=(K1+K2)/2而獲得。若此條件應用於方程式(1)，則該第一晶圓之一最小變形係藉由強加以一迴轉抛物面之形式之一接合曲率KB而獲得，使得：
KB=(K1+K2)/2　(6)
因此，可取決於一個或該兩個晶圓包括微組件或該兩個晶圓分別包括微組件之事實而使用方程式(5)或方程式(6)判定接合期間對該等晶圓強加之以一迴轉抛物面之形式之接合曲率KB，以獲得使包括該等微組件之該(該等)晶圓中之變形被控制之接合後曲率KF，使得此等變形係徑向類型，即，可藉由一校正演算法補償之均勻變形。舉例而言，預先藉由光學量測儀器(諸如來自KLA-Tencor Corp公司之KLA-Tencor Flexus)量測曲率K1及K2。(或藉由使用一電容測量儀之任意量測或藉由使彎曲度得以判定之光學或機械輪廓儀)。
現在將關於圖5A至圖5F及圖6描述藉由使用根據本發明之一實施例之疊對未對準減小之一接合方法將形成於一第一晶圓100上之一層微組件轉移至一第二晶圓200上而產生一個三維結構之一實例。該等晶圓可特別地具有150毫米、200毫米及300毫米之直徑。
該三維結構之產生開始於在該第一晶圓100之表面上形成一第一連串微組件110(圖5A，步驟S1)。該等微組件110可能為整個組件及/或僅部分組件。在此處描述之實例中，該第一晶圓100係絕緣體上覆矽(SOI)類型之一300毫米直徑的晶圓，該SOI類型包括亦由矽製成之一基板101上之一矽層103、置於該層與該矽基板之間之一埋藏氧化物層102(例如，由二氧化矽(SiO2 )製成)。該晶圓100亦可由另一類型之一多層結構組成或由一單層結構組成。
該第二晶圓200係一300毫米直徑矽晶圓(圖5B)。
藉由微影使用界定形成對應於待產生之微組件之圖案之區域之一遮罩、用以幅照其中產生該等圖案之該等區域之步進器類型之一選擇性幅照工具來形成該等微組件110。
該等微組件110意欲與在該接合操作之後將在該轉移層上形成之微組件協作。因此能夠保證接合該等晶圓之後微組件110與微組件210充分對準係極為重要的。
根據本發明，在接合期間使用一接合機器，該接合機器對該等晶圓之一者強加以一迴轉抛物面之形式之一接合曲率KB，同時使另一晶圓符合藉由該兩個晶圓之間之接合波之傳播強加之曲率。此操作使得有可能獲得一目標抛物面接合後曲率KFc，該目標抛物面接合後曲率KFc使該第一晶圓100之變形得以控制使其僅為徑向變形，即，導致可使用一適當演算法校正之未對準之均勻變形。在此處描述之實例中，該等晶圓100及200分別具有抛物面形式之曲率K1及K2。因此，此時對該等晶圓強加抛物面形式之一預定義接合區塊KB。
如圖5B中圖解說明，使用包括具有意欲使該第一晶圓100保持面向該第二晶圓200之一固持面311之一第一支撐板310之一接合機器或設備300實施該接合操作，該第二晶圓200係固持在該機器300之一第二支撐板320之固持面321之上當位置上。該等支撐板310及320裝備諸如靜電或吸力固持構件之固持構件(圖5B中未展示)。該第一支撐板310及該第二支撐板320一方面各自能夠沿運動方向dpx及dpy移動以使該等晶圓彼此相對定位，同時補償旋轉及平移未對準誤差，且另一方面，分別移動該第一支撐板310及該第二支撐板320之固持面311及321使其等緊靠近在一起或相隔較遠。以此方式，舉例而言，每一支撐板係安裝於藉由該接合機器控制之一致動器(圖5B中未展示)上以調整該兩個固持器沿方向dP之距離。
當開始接合時，該兩個晶圓100及200係各自經固持按壓抵靠於其等各自的支撐板之固持面(圖5B，步驟S2)。
接著，根據本發明，對該第一晶圓100(或替代地該第二晶圓)強加對應於抛物面接合曲率KB之一曲率，該曲率已藉由上文給定之公式(5)計算，且使得有可能獲得預先判定之目標抛物面接合後曲率KF，以基本上引致該第一晶圓中之徑向變形(圖5C，步驟S3)。
為此目的，該第一支撐板310包括具備一桿313之一線性致動器或圓柱體321，當致動該圓柱體時，該桿313延伸超出經按壓該第一晶圓100所抵靠之支撐板310之固持面311。如圖5C中圖解說明，在此情況中，該桿313之自由端313a按壓在該第一晶圓上，藉此使能夠對該晶圓強加一定義抛物面接合曲率。在該圓柱體312之致動期間，可藉由該接合機器控制用於固持該支撐板310之構件之引力(即，吸引力或靜電力)，以在該支撐板310之固持面311上之一經界定之同軸中心區域中減小或甚至消除以隨著該晶圓藉由該桿313變彎而減小該晶圓上之應力。
該接合機器300控制該桿313自該固持面311突出之距離dt，此距離dt係取決於對該等晶圓強加之接合曲率KB而判定。更確切地說，該圓柱體312裝備根據藉由該接合機器300定義之一設定點位置控制該桿313之直線位置之一伺服控制(未展示)。
該接合機器300具備諸如一程式化微處理器之處理構件，該等構件在使用一圓柱體作為此處描述之機器300之情況中能夠計算該抛物面接合曲率KB或等於該抛物面接合曲率KB之一曲率半徑。更確切地說，該等晶圓100及200之各自初始曲率K1及K2及亦該抛物面目標接合後曲率KF係輸入至該接合機器中，該接合機器之處理構件接著使用上文給定之公式(5)計算強加之抛物面接合曲率KB並求此值之倒數，以獲得對應的目標曲率半徑Rcb(Rcb=1/KB)。
經定義必須發送至該圓柱體312之伺服控制之最終參數係對應於該曲率半徑Rcb之彎曲度Δz，此係因為如上所指示，一晶圓之彎曲度對應於介於一參考平面(此處該晶圓之表面之固持面311)與面對該固持面311之晶圓之表面之間之晶圓之中心量測之距離。該彎曲度Δz對應於必須延伸該桿313以強加該接合曲率之距離dt。
可自以下公式根據該目標曲率半徑Rcb計算目標彎曲度Δzc：
其中D係彎曲之晶圓之直徑。
一旦該彎曲度得以計算，該目標彎曲度Δzc之數值立即被傳送至致動該桿之圓柱體312之伺服控制以將其定位於相等距離dt處(dt=Δzc)。
為在接合期間對該等晶圓強加一抛物面接合曲率，將該圓柱體312之桿313置於該晶圓100之中心處。
當對該第一晶圓100強加該抛物面接合曲率KB時，該等支撐板310及321經移動緊靠在一起使得該晶圓100之最超前部分100a(頂冠)經精妙地放置而與該第二晶圓200之所暴露表面接觸，且因此初始化一接合波之傳播(圖5C，步驟S4)。在該兩個晶圓之接觸之前或期間已撤銷啟動用於固持該第二晶圓200於其支撐板320上之構件，以容許該第二晶圓200符合在接合期間對該第一晶圓100強加之變形(曲率KB)。
替代地，可將該兩個晶圓放置相隔一距離Δzc，且接著使該兩個晶圓之一者變形以藉由移動該桿313達一距離dt=Δzc而使該等表面彼此緊緊接觸。以此方式，同時強加該抛物面接合曲率KB及該接合波之傳播之初始化。亦在此情況中，未經變形至預定義接合曲率之該晶圓必須自由符合在該接合波之傳播期間對另一晶圓強加之抛物面接合曲率。
直接接合本身係一已知技術。在此提醒，直接接合之原理係基於使兩個表面彼此直接接觸，即，未使用一特定材料(黏合劑、蠟、銅焊等等)。此一操作需要經接合在一起之表面足夠光滑，沒有任何顆粒或污染，且充分接近以初始化通常在小於幾奈米之一距離處之一接觸。在此情況中，該兩個表面之間之引力極高以傳播導致直接接合(藉由涉及接合在一起之該兩個表面之原子或分子之間之靜電相互作用之引力(范德華引力(Van der Waals forces))之組合導致之接合)之一接合波。
一旦初始化該接合波之傳播，接著立即自第二晶圓200之支撐板320釋放之第二晶圓200符合隨著該接合波進展而對該第一晶圓100強加之曲率(圖5D，步驟S5)。
當該兩個晶圓完全接合在一起時，該第一晶圓100自其支撐板完全釋放(圖5E，步驟S6)。接著獲得具有上文定義之目標抛物面曲率KF之一個三維結構350。通常出現於未經控制之接合期間之不均勻變形因此極顯著地減小。
在接合之後，該結構350可經歷一適中的加熱處理(500℃以下)以在決不損壞該等微組件110之情況下增加該兩個晶圓之間之接合強度並隨後使該兩個晶圓之一者薄化。
如圖5F所示，使該第一晶圓100薄化以移除該層微組件110上方存在之材料之一部分(步驟S7)。可特別地藉由化學機械拋光(CMP)、藉由化學蝕刻或藉由憑藉(例如)原子植入沿預先形成於該基板中之一弱面裂開或破裂使該晶圓100薄化。若該第一晶圓係一SOI類型的基板，則如在此處之情況中，可有利於使用該埋藏絕緣層作為化學蝕刻停止層以定界剩餘層100a之厚度。替代地，若該初始基板係由一塊狀材料製成，則深度接觸襯墊(例如，由一金屬材料支撐且在該基板之表面上均勻地相隔之接觸襯墊)可在該等組件之形成期間預先形成於後者中以使機械薄化(拋光)操作停止。
接著獲得由該第二晶圓200及對應於該第一晶圓100之剩餘部分之一層100a組成之一個三維結構360。
通常出現於未經控制之接合期間之不均勻變形因此極顯著地減小。在接合之後，一第二連串微組件120可經形成與該等微組件110準確對準，藉由一對準校正演算法校正該第一連串微組件與該第二連串微組件之間之任意未對準(圖5F，步驟S8)。
現在將關於圖7A至圖7G及圖6描述藉由使用根據本發明之一實施例之疊對未對準減小之一接合方法來轉移形成於一第一晶圓500上之一層微組件510至亦包含一層微組件610之一第二晶圓600上獲得之一個三維結構之一例示性實施例。在此實施例中，該等晶圓500及600具有以一迴轉抛物面之形式之一初始曲率。該等晶圓可特別地具有150毫米、200毫米及300毫米之直徑。
該三維結構之產生開始於在該第一晶圓500之表面上形成一第一連串微組件510(圖7A，步驟S10)及在該第二晶圓600之表面上形成一第二連串微組件610(圖7B，步驟S20)。該等微組件510及610可能為整個組件及/或僅部分組件。在此處描述之實例中，該第一晶圓500係絕緣體上覆矽(SOI)類型之一300毫米直徑的晶圓，該SOI類型包括亦由矽製成之一基板501上之一矽層503、置於該層與該矽基板之間之一埋藏氧化物層502(例如，由二氧化矽(SiO2 )製成)。該晶圓500亦可由另一類型之一多層結構組成或由一單層結構組成。
該第二晶圓600係直徑為300毫米之一矽晶圓。
藉由微影憑藉界定其中形成對應於待產生之微組件之特徵之區域之一遮罩形成該等微組件510及610。
該等微組件510及610意欲彼此協作以(例如)藉由各自組成待產生之組件之一部分之微組件510及610之成對組合形成完成之組件，或藉由對應的微組件510及610之互連形成電路。因此能夠保證該等微組件510與610之間之充分對準同時將該等晶圓接合在一起係極為重要的。
根據本發明，在接合期間使用一接合機器，該接合機器對該等晶圓之一者強加以一迴轉抛物面之形式之一接合曲率KB，同時容許另一晶圓符合藉由該兩個晶圓之間之接合波之傳播強加之曲率。此操作使得有可能獲得以一迴轉抛物面之形式之一目標接合後曲率KF，該目標接合後曲率KF，使能夠控制該兩個晶圓500及600之變形使得其等僅具有徑向(即，均勻)變形，該等徑向變形導致該等組件510與610之間之極略微未對準並可能隨後導致其中在剩餘層500a薄化之後於該剩餘層500中隨後形成組件之疊對，可藉由一適當演算法校正該等隨後的疊對。
如圖7C中圖解說明，用一接合機器或設備700實施該接合操作，與上述該機器300一樣，該接合機器或設備700包括具有經設計以固持該第一晶圓500以面對固持在該機器700之一第二支撐板720之固持面721上之第二晶圓600之具一固持面711一第一支撐板710。
在開始接合時，該兩個晶圓500及600係各自經固持按壓抵靠於其等各自的支撐板之固持面(圖7C，步驟S30)。
接著，根據本發明，對該第一晶圓500(或替代地對該第二晶圓)強加對應於以一迴轉抛物面之形式之接合曲率KB，該接合曲率已藉由上文給定之公式(6)計算，且使得有可能獲得預先判定之以一迴轉抛物面之形式之目標接合後曲率KF以基本上在該兩個晶圓中導致徑向變形(圖7D，步驟S40)。
如上文關於該機器300所描述，該第一支撐板710包括具備一桿713之一線性致動器或圓柱體712，該桿713在致動該圓柱體時延伸超出該板710之固持面711，該第一晶圓100經按壓抵靠於該桿713之面。如圖7D中圖解說明，在此情況中，該桿713之自由端713a推動至該第一晶圓之中心上，藉此對該晶圓強加以一迴轉抛物面之形式之一定義接合曲率。
該接合機器700控制該桿713自該固持面711突出之距離dt。如上文解釋，此距離dt係使用上文給定之公式(6)計算經強加之以一迴轉抛物面之形式之接合曲率KB之後藉由該機器700之處理構件予以判定，且經求此值之倒數以獲得對應的目標曲率半徑Rcb(Rcb=1/KB)以判定對應於該桿713在強加該接合曲率期間必須延伸之距離dt之對應的目標彎曲度Δzc(Δzc=Rcb-)。
一旦已計算該目標彎曲度Δzc，則立即傳輸該目標彎曲度Δzc之數值至致動該桿之圓柱體712之伺服控制以將其定位於相等距離dt處(dt=Δzc)。
當對該第一晶圓100強加以一迴轉抛物面之形式之接合曲率KB時，該等支撐板710及720經移動緊靠在一起使得該晶圓500之最超前的部分500a(頂冠)經精妙地放置與該第二晶圓600之所暴露表面接觸，且因此初始化一接合波之傳播(圖7D，步驟S50)。在該兩個晶圓之接觸之前或期間已撤銷啟動用於固持該第二晶圓600於其支撐板720上之構件，以容許該第二晶圓600符合在接合期間對該第一晶圓500強加之變形(曲率KB)。
替代地，有可能將該兩個晶圓放置相隔一距離Δzc，且接著使該兩個晶圓之一者變形，以藉由移動該桿713達一距離dt=Δzc而使該等表面彼此緊緊接觸。以此方式，同時強加以一迴轉抛物面之形式之接合曲率KB及該接合波之傳播之初始化。亦在此情況中，未經變形至預定義接合曲率之該晶圓必須自由符合在該接合波之傳播期間對另一晶圓強加之以一迴轉抛物面之形式之接合曲率。
一旦初始化該接合波之傳播，立即自第二晶圓600之支撐板720釋放之第二晶圓600接著符合隨著該接合波進展而對該第一晶圓500強加之曲率(圖7E，步驟S60)。
當該兩個晶圓完全接合在一起時，該第一晶圓500自其支撐板完全釋放(圖7F，步驟S70)。接著獲得具有上文定義之以一迴轉抛物面之形式之目標曲率KF之一個三維結構800。通常出現於未經控制之接合期間之不均勻變形因此極顯著地減小。
在接合之後，該結構800可經歷一適中的加熱處理(500℃以下)以增加該兩個晶圓之間之接合強度；容許隨後薄化該兩個晶圓之一者；並決不損壞該等微組件510及610。
如圖7G所示，該第一晶圓500經薄化以移除該層微組件510上方存在之材料之一部分(步驟S80)。接著獲得由該第二晶圓200及對應於該第一晶圓500之剩餘部分之一層500a組成之一個三維結構810。
根據一替代性實施例，在已形成該等微組件之後，為接合製備之目的，可在該第一晶圓及/或該第二晶圓之表面上沈積(例如)由SiO2 製成之氧化物層。此或此等氧化物層可進一步藉由形成與該等微組件之全部或一些接觸之金屬接觸襯墊(例如，由銅製成)而製備以能夠使一晶圓之微組件與另一晶圓之微組件接觸。
亦可處理該等晶圓之接合表面。針對表面製備而實施之處理取決於所要獲得之接合強度而變化。若期望獲得一標準(即，一相對較低)接合強度，則可藉由實施一化學機械拋光步驟緊接著實施一清洗步驟製備該表面。替代地，若所要在該兩個晶圓之間獲得一高接合強度，則該表面製備包括一RCA清洗步驟(即，適合用於移除顆粒及碳氫化合物之一SC1(NH4 OH、H2 O2 、H2 O)浸泡劑與適合用於移除金屬污染之一SC2(HCl、H2 O2 、H2 O)浸泡劑之組合)、一等離子表面活化步驟、一額外的清洗步驟緊接著一塗刷步驟。
較佳地在一經控制之溫度下實施該接合以減小該兩個晶圓之間之溫度差。
藉由該接合機器之處理構件或藉由遠離該接合機器之相等構件使用上文之公式或方程式(2)至(7)計算以一迴轉抛物面之形式之接合曲率。
亦可使用包含***於該第一晶圓與固持該晶圓之固持器之間之一膜(該膜具有對應於以一迴轉抛物面之形式之該預定義接合曲率之一曲率)之一接合機器或使用包括用於對應於以一迴轉抛物面之形式之該預定義接合曲率之一曲率之第一晶圓之一固持器之一接合機器強加該接合曲率，該固持器特別可能變形並受控於該機器以符合預先藉由該機器或藉由相關聯之計算構件計算之接合曲率。如上文發生，初始化該第二晶圓與該第一晶圓之接觸以及一接合波之傳播之前該第二晶圓之脫離。
藉由該接合方法，可將該兩個晶圓接合在一起，其中均勻變形導致接合之後形成互補微組件期間可藉由演算法校正之僅對準缺陷、導致疊對未對準之一減小。因此，可限制微組件之間之未對準為該等晶圓之整個表面上方之均勻之可忽略值。該等微組件(即使尺寸極小(例如，小於1微米))可接著可易於形成以彼此對準。舉例而言，該等微組件可藉由金屬連接器而彼此互連，同時最小化一不良互連之風險。
30．．．晶圓
40．．．晶圓
50．．．第一晶圓
60．．．支撐晶圓
100．．．第一晶圓
100a．．．晶圓100之最超前部分
101．．．基板
102．．．埋藏氧化物層
103．．．矽層
110．．．微組件
120．．．第二連串微組件
200．．．第二晶圓
300．．．接合機器或設備
310．．．第一支撐板
311．．．固持面
312．．．第二支撐板
313．．．桿
313a．．．桿之自由端
320．．．第二支撐板
321．．．固持面
350．．．三維結構
360．．．三維結構
400．．．三維結構
410．．．第一晶圓或初始基板
411．．．第一層微組件
412．．．第一層微組件
413．．．第一層微組件
414．．．第一層微組件
415．．．第一層微組件
416．．．第一層微組件
417．．．第一層微組件
418．．．第一層微組件
419．．．第一層微組件
420．．．第二晶圓或最終基板
421．．．第二層微組件
422．．．第二層微組件
423．．．第二層微組件
424．．．第二層微組件
425．．．第二層微組件
426．．．第二層微組件
427．．．第二層微組件
428．．．第二層微組件
429．．．第二層微組件
500．．．第一晶圓
500a．．．剩餘層
501．．．基板
502．．．埋藏氧化物層
503．．．矽層
510．．．微組件
600．．．第二晶圓
610．．．微組件
700．．．接合機器或設備
710．．．第二晶圓600之第一支撐板
711．．．板710之固持面
712．．．線性致動器或圓柱體
713．．．桿
713a．．．桿713之自由端
720．．．第二支撐板
721．．．第二支撐板720之固持面
800．．．三維結構
810．．．三維結構
圖1係展示兩個晶圓藉由根據先前技術之直接接合而接合之後該兩個晶圓之微組件之間之疊對類型的對準缺陷之一示意截面圖；
圖2及圖3展示展現彎曲類型的變形之晶圓；
圖4A至圖4C展示在該兩個晶圓藉由直接接合而接合之前、期間及之後所獲得之各種曲率；
圖5A至圖5F係展示實施根據本發明之一實施例之直接接合方法之一個三維結構之產生之示意圖；
圖6係圖解說明產生圖5A至圖5G中圖解說明之該三維結構中使用之步驟之一流程圖；
圖7A至圖7G係圖解說明實施根據本發明之另一實施例之直接接合方法之一個三維結構之產生之示意圖；及
圖8係圖解說明產生圖7A至圖7G中圖解說明之該三維結構中使用之步驟之一流程圖。
100．．．第一晶圓
110．．．微組件
200．．．第二晶圓
300．．．接合機器或設備
310．．．第一支撐板
311．．．固持面
312．．．第二支撐板
313．．．桿
313a．．．桿之自由端
320．．．第二支撐板
321．．．固持面
350．．．三維結構

Claims (14)

  1. 一種使接合之前具有一固有曲率(K1)之一第一晶圓(100)直接接合至接合之前具有一固有曲率(K2)之一第二晶圓(200)之方法，該兩個晶圓之至少一者(100)包括至少一連串微組件(110)，該方法包括使該兩個晶圓(100、200)彼此接觸以初始化該兩個晶圓之間之一接合波之傳播之至少一步驟，該方法之特徵在於：在該接觸步驟期間，對該兩個晶圓之一者強加以一迴轉抛物面之形式之一預定義接合曲率(KB)，該接合曲率至少取決於包括一連串微組件(110)之該晶圓(100)接合之前之固有曲率(K1)，該另一晶圓自由符合該預定義接合曲率(KB)。
  2. 如請求項1之方法，其中在該等晶圓(100、200)接合在一起之前，該方法包括以下步驟：量測每一晶圓(100；200)在接合之前之曲率(K1；K2)；及計算該預定義接合曲率(KB)。
  3. 如請求項1或2之方法，其中僅該第一晶圓包括至少一連串微組件；且其中以一迴轉抛物面之形式之該預定義接合曲率係自以下公式計算：KB=K1-((K2-K1)/6)其中KB係一迴轉抛物面之形式之該預定義接合曲率，K1係接合之前該第一晶圓之固有曲率，且K2係接合之前該第二晶圓之固有曲率。
  4. 如請求項1或2之方法，其中該兩個晶圓之各者包括至少一連串微組件；且其中以一迴轉抛物面之形式之該預定義接合曲率係自以下公式計算：KB=(K1+K2)/2其中KB係一迴轉抛物面之形式之該預定義接合曲率，K1係接合之前該第一晶圓之固有曲率，且K2係接合之前該第二晶圓之固有曲率。
  5. 如請求項1或2之方法，其中該等晶圓(100、200)係具有300毫米之一直徑之圓形矽晶圓。
  6. 如請求項1或2之方法，其中該方法包括以下步驟：分別藉由一第一固持器(310)及一第二固持器(320)固持彼此相對之該第一晶圓(100)及該第二晶圓(200)，該第一固持器對該第一晶圓強加以一迴轉抛物面之形式之該預定義接合曲率；使該等晶圓(100、200)彼此接觸以初始化該等晶圓之間之一接合波之傳播；及在與該第一晶圓(100)接觸之前或期間自該第二固持器(320)釋放該第二晶圓(200)，使得該第二晶圓符合在該接合波之傳播期間對該第一晶圓上強加之以一迴轉抛物面之形式之該預定義接合曲率。
  7. 如請求項6之方法，其中藉由致動安裝於該第一固持器上之一圓柱體(312)對該第一晶圓(100)強加以一迴轉抛物面之形式之該預定義接合曲率(KB)。
  8. 如請求項7之方法，其中藉由***於該第一晶圓(100)與該第一固持器(310)之間之一膜對該第一晶圓(100)強加以一迴轉抛物面之形式之該預定義接合曲率，該膜具有對應於以一迴轉抛物面之形式之該預定義接合曲率之以一迴轉抛物面之形式之一曲率。
  9. 如請求項7之方法，其中藉由該第一固持器(310)對該第一晶圓(100)強加該預定義接合曲率，該第一固持器具有對應於以一迴轉抛物面之形式之該預定義接合曲率之一曲率。
  10. 如請求項1或2之方法，其中該等晶圓(100、200)各包括其等各自的接合面上之微組件(110；210)，該等晶圓之一者(100)之微組件(110)之至少一些意欲與該另一(200)晶圓之微組件(210)之至少一些對準。
  11. 一種用於使接合之前具有一固有曲率(K1)之一第一晶圓(100)直接接合至接合之前具有一固有曲率(K2)之一第二晶圓(200)之接合設備(300)，該兩個晶圓之至少一者包括至少一連串微組件，該設備包括分別用於固持該第一晶圓(100)及該第二晶圓(200)之第一固持器及第二固持器(310、320)，其特徵在於：該第一固持器包括至少取決於包括該至少一層微組件之晶圓之接合之前之固有曲率(K1；K2)而對該第一晶圓(100)強加以一迴轉抛物面之形式之一預定義接合曲率(KB)之構件，該設備控制該第二固持器(320)以在與該第一晶圓(100)接觸之前或期間自該第二固持器釋放該第二晶圓(200)，使得該第二晶圓(200)符合一接合波之傳播期間對該第一晶圓(100)強加之以一迴轉抛物面之形式之該預定義接合曲率。
  12. 如請求項11之設備，其中該設備包括取決於該兩個晶圓之各者之接合之前之固有曲率(K1；K2)或對應於以一迴轉抛物面之形式之該預定義接合曲率之一曲率半徑來計算以一迴轉抛物面之形式之該預定義接合曲率(KB)之處理構件。
  13. 如請求項11及12之任一項之設備，其中該第一固持器(310)進一步包括能夠對該第一晶圓(100)強加以一迴轉抛物面之形式之該預定義接合曲率(KB)之一圓柱體(312)，該圓柱體係根據對應於以一迴轉抛物面之形式之該預定義接合曲率(KB)之一曲率半徑而控制，該設備控制該第二固持器(320)以在與該第一晶圓(100)接觸之後自該第二固持器釋放該第二晶圓(200)，使得該第二晶圓(200)符合一接合波之傳播期間對該第一晶圓強加之以一迴轉抛物面之形式之該預定義接合曲率。
  14. 如請求項11及12之任一項之設備，其中該第一固持器具有對應於以一迴轉抛物面之形式之該預定義接合曲率之一曲率；或其中該設備進一步包含***於該第一晶圓(100)與該第一固持器之間之一膜，該膜具有對應於以一迴轉抛物面之形式之該預定義接合曲率(KB)之一曲率。
TW100127801A 2010-09-23 2011-08-04 減少疊對未對準之直接接合方法 TWI430390B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1057647A FR2965398B1 (fr) 2010-09-23 2010-09-23 Procédé de collage par adhésion moléculaire avec réduction de desalignement de type overlay

Publications (2)

Publication Number Publication Date
TW201214612A TW201214612A (en) 2012-04-01
TWI430390B true TWI430390B (zh) 2014-03-11

Family

ID=43499935

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100127801A TWI430390B (zh) 2010-09-23 2011-08-04 減少疊對未對準之直接接合方法

Country Status (8)

Country Link
US (1) US8575002B2 (zh)
EP (1) EP2434533B1 (zh)
JP (1) JP5584905B2 (zh)
KR (1) KR101236219B1 (zh)
CN (1) CN102412122B (zh)
FR (1) FR2965398B1 (zh)
SG (1) SG179341A1 (zh)
TW (1) TWI430390B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11764198B2 (en) 2017-03-02 2023-09-19 Ev Group E. Thallner Gmbh Method and device for bonding of chips

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8748885B2 (en) * 2012-02-10 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Soft material wafer bonding and method of bonding
FR2987166B1 (fr) 2012-02-16 2017-05-12 Soitec Silicon On Insulator Procede de transfert d'une couche
FR2992465B1 (fr) * 2012-06-22 2015-03-20 Soitec Silicon On Insulator Procede de fabrication collective de leds et structure pour la fabrication collective de leds
US8735219B2 (en) 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
FR2996052B1 (fr) 2012-09-27 2015-12-04 Soitec Silicon On Insulator Procede de collage par adhesion moleculaire
CN109449082B (zh) * 2013-05-29 2023-06-02 Ev 集团 E·索尔纳有限责任公司 用以接合衬底的装置及方法
US9058974B2 (en) * 2013-06-03 2015-06-16 International Business Machines Corporation Distorting donor wafer to corresponding distortion of host wafer
US9837291B2 (en) 2014-01-24 2017-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer processing method and apparatus
US9576827B2 (en) * 2014-06-06 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for wafer level bonding
US9490158B2 (en) 2015-01-08 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Bond chuck, methods of bonding, and tool including bond chuck
US9466538B1 (en) 2015-11-25 2016-10-11 Globalfoundries Inc. Method to achieve ultra-high chip-to-chip alignment accuracy for wafer-to-wafer bonding process
CN114300347A (zh) 2016-02-16 2022-04-08 Ev 集团 E·索尔纳有限责任公司 用于接合衬底的方法
KR20230137479A (ko) 2016-02-16 2023-10-04 에베 그룹 에. 탈너 게엠베하 기판을 접합하기 위한 방법 및 장치
TW202305871A (zh) * 2016-11-16 2023-02-01 日商尼康股份有限公司 保持構件、接合裝置、及接合方法
US11056356B1 (en) * 2017-09-01 2021-07-06 Intel Corporation Fluid viscosity control during wafer bonding
US10720345B1 (en) * 2017-09-15 2020-07-21 Intel Corporation Wafer to wafer bonding with low wafer distortion
US11315901B2 (en) * 2017-09-21 2022-04-26 Ev Group E. Thallner Gmbh Method for bonding substrates
JP6552570B2 (ja) * 2017-09-26 2019-07-31 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板をボンディングする装置および方法
FR3077923B1 (fr) * 2018-02-12 2021-07-16 Soitec Silicon On Insulator Procede de fabrication d'une structure de type semi-conducteur sur isolant par transfert de couche
WO2020010056A1 (en) * 2018-07-03 2020-01-09 Invensas Bonding Technologies, Inc. Techniques for joining dissimilar materials in microelectronics
CN112368828A (zh) * 2018-07-03 2021-02-12 伊文萨思粘合技术公司 在微电子学中用于接合异种材料的技术
CN113302727A (zh) 2019-01-18 2021-08-24 Ev 集团 E·索尔纳有限责任公司 确定结合波的走向的测量装置及方法
JP7002500B2 (ja) * 2019-07-02 2022-01-20 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板をボンディングする装置および方法
JP7286493B2 (ja) 2019-09-13 2023-06-05 キオクシア株式会社 基板貼合装置
CN115943489A (zh) * 2020-03-19 2023-04-07 隔热半导体粘合技术公司 用于直接键合结构的尺寸补偿控制
US11335607B2 (en) * 2020-07-09 2022-05-17 Tokyo Electron Limited Apparatus and methods for wafer to wafer bonding
WO2022094587A1 (en) * 2020-10-29 2022-05-05 Invensas Bonding Technologies, Inc. Direct bonding methods and structures
WO2022094579A1 (en) * 2020-10-29 2022-05-05 Invensas Bonding Technologies, Inc. Direct bonding methods and structures
CN112397376B (zh) * 2020-11-13 2024-02-27 武汉新芯集成电路制造有限公司 晶圆键合方法及晶圆键合***
US11829077B2 (en) * 2020-12-11 2023-11-28 Kla Corporation System and method for determining post bonding overlay
CN113299188B (zh) 2021-05-08 2022-04-26 武汉华星光电技术有限公司 显示面板及其制作方法
US11782411B2 (en) 2021-07-28 2023-10-10 Kla Corporation System and method for mitigating overlay distortion patterns caused by a wafer bonding tool

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4752180A (en) 1985-02-14 1988-06-21 Kabushiki Kaisha Toshiba Method and apparatus for handling semiconductor wafers
JPH0355822A (ja) * 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
US5273553A (en) * 1989-08-28 1993-12-28 Kabushiki Kaisha Toshiba Apparatus for bonding semiconductor substrates
FR2848337B1 (fr) * 2002-12-09 2005-09-09 Commissariat Energie Atomique Procede de realisation d'une structure complexe par assemblage de structures contraintes
US7094666B2 (en) 2004-07-29 2006-08-22 Silicon Genesis Corporation Method and system for fabricating strained layers for the manufacture of integrated circuits
JP4624836B2 (ja) * 2005-03-30 2011-02-02 信越半導体株式会社 貼り合わせウエーハの製造方法及びそれに用いるウエーハ保持用治具
US7479441B2 (en) 2005-10-14 2009-01-20 Silicon Genesis Corporation Method and apparatus for flag-less water bonding tool
FR2943177B1 (fr) * 2009-03-12 2011-05-06 Soitec Silicon On Insulator Procede de fabrication d'une structure multicouche avec report de couche circuit
FR2962594B1 (fr) * 2010-07-07 2012-08-31 Soitec Silicon On Insulator Procede de collage par adhesion moleculaire avec compensation de desalignement radial

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11764198B2 (en) 2017-03-02 2023-09-19 Ev Group E. Thallner Gmbh Method and device for bonding of chips
US11990463B2 (en) 2017-03-02 2024-05-21 Ev Group E. Thallner Gmbh Device for bonding chips

Also Published As

Publication number Publication date
KR20120031255A (ko) 2012-04-02
US20120077329A1 (en) 2012-03-29
SG179341A1 (en) 2012-04-27
FR2965398B1 (fr) 2012-10-12
EP2434533B1 (fr) 2020-01-01
CN102412122B (zh) 2016-03-02
EP2434533A1 (fr) 2012-03-28
JP5584905B2 (ja) 2014-09-10
JP2012069917A (ja) 2012-04-05
TW201214612A (en) 2012-04-01
US8575002B2 (en) 2013-11-05
FR2965398A1 (fr) 2012-03-30
CN102412122A (zh) 2012-04-11
KR101236219B1 (ko) 2013-02-22

Similar Documents

Publication Publication Date Title
TWI430390B (zh) 減少疊對未對準之直接接合方法
TWI426555B (zh) 製作可補償徑向失準之分子黏附鍵結之方法
US8163570B2 (en) Method of initiating molecular bonding
TWI475640B (zh) 製造具有電路層轉移的多層結構之方法
TWI464794B (zh) 藉由分子接合的接合方法
TW201241955A (en) Apparatus and a method for direct wafer bonding
JP7147778B2 (ja) 積層基板の製造方法、および製造装置