TW200945722A - Auto-detecting CMOS input circuit for single-voltage-supply CMOS - Google Patents
Auto-detecting CMOS input circuit for single-voltage-supply CMOS Download PDFInfo
- Publication number
- TW200945722A TW200945722A TW098100841A TW98100841A TW200945722A TW 200945722 A TW200945722 A TW 200945722A TW 098100841 A TW098100841 A TW 098100841A TW 98100841 A TW98100841 A TW 98100841A TW 200945722 A TW200945722 A TW 200945722A
- Authority
- TW
- Taiwan
- Prior art keywords
- terminal
- coupled
- transistor
- input
- voltage
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
- H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Description
200945722 六、發明說明: 【發'明所屬之_技糊^領域】 發明背景 本發明係有關於電子電路’且較特別地,有關於適於 5自動檢測相對高的電壓且操作在與一已檢測外部電壓位準 相對應的一本地電壓下之一輸入電路。 【先前技術3 一積體電路(ic)通常需要接收及感測具有高於一最大 〇 本地操作電壓的電壓位準的輸入信號。本地電壓位準也典 10 型地為電源電壓位準。例如,對於設計為一 1_2V供應電壓 的一1C ’在沒有由於電氣超載發生的損害的情況下,内部 電路及電晶體的輸入在電晶體閘極兩端(即在任一閘極氧 ' 化物兩端)只能承受一 1.2 V的最大值。先前技術通常依靠使 用特疋的閘極構造或電壓位準移位技術來感測外部輸入信 15 號。此等特定的技術被用以阻止伴隨的高電壓到達内部的 CMOS電晶體。此等技術允許輸入信號電壓位準達到兩倍的 O VDD之一最大值(即2.4 V可以被輸入到一 1.2 V的電路)。高 於兩倍的該電源電壓的任一電壓需要一不同的(即較厚的) 閘極電晶體(需要附加的處理及一更昂貴的雙閘極、雙電源 20 CMOS製程)。作為參考,目前操作在1.2 V下之習知的雙閘 極、雙電源CMOS 1C使用可為3.3 V的電晶體及電路以處理 3.3 V至5 V的輸入信號(對於3.3 V的裝置,其甚至小於兩倍 的準則)。 除了能夠調節高電壓輸入信號之外,一輸入電路需要 200945722 感測適當的電壓位準為邏輯狀態1或“高的”發信位準及一 電壓位準為邏輯狀態〇或“低的,,發信位準,與來自一給定的 外部環境之輸入信號相對應。例如,對於一 L2V的輸入k 號,電路必須登記邏輯狀態0用於0_〇-〇.6 v之間的輸入信 5號,且登記邏輯狀態1用於0.6 V與1.2 V之間的輸入電壓位 準。對於一33 v的輸入信號,該電路必須登記邏輯狀態〇 用於0 V與1 65 V之間的輸入信號位準’及登記邏輯狀態1 用於1.65 V與3 3 V之間的輸入信號位準。當高位準輸入位 準在1.2 V與3.3 V區域之間變化時,登記適當的邏輯位準甚 ίο 至更具挑戰性。需要的是能夠接收在一本地供應電壓位準 或在超過該本地供應位準的兩倍的一外部發信電壓位準下 之操作信號位準。該輸入電路需要操作在此等升高的外部 發信電壓位準下,且不使任何輸入裝置暴露於電氣超載及 氧化層崩潰。 15 【明内】 發明概要 本發明係一種自動檢測輸入電路,用以與實質上大於 該輸入電路之本地供應電壓位準的外部電壓區域及相關聯 的發信位準電氣通訊。該輸入電路被配置於一供應電壓終 20端與一接地端之間。在一實施例中,該輸入電路具有自一 輸入焊墊至一供應電壓終端串列耦接的三個電晶體。該三 個電晶體可以是被組配以將該輪入焊墊電氣耦接到該供應 電壓終端的PMOS電晶體。為了承受超過該本地供應電壓位 準的外部電壓位準,暴露於該等升高的電壓位準的輸入電 200945722 5 Ο 10 15 響 路電晶體被位於一串接序列的浮動井内,使得任—電晶體的 閘極氧化物都不被暴露於大於諸如例如1.2 V之一預定值。 井偏壓選擇器耦接到一相關聯的浮動許,且提供—反 向偏壓給該相關聯的浮動井。因為該等浮動井包括⑽⑽ 電晶體,所以相對應的井偏壓選擇器選擇町得到的一最大 電壓以提供-正確的反向偏壓位準用於所包括的電晶體。 如在本實施例中,浮動井及井偏壓選擇器可以被串接,以 使升高的《調料相純的。浮料之轉允許該輸入 電路承受超過兩倍的該本地供應電壓位準之外部電壓。井 偏壓選擇雜連制根據該輸人焊塾上的電氣發信在電壓 上改變的輸入終端。因為存在於該輸入焊墊上的一信號位 準從諸如地電位之一低位準變成一高位準電壓,所以為"了 保持用以反向偏壓包括PMOS電晶體的該等浮動井之可得 到的最高電壓,該等井偏壓選擇器交替選擇輪入偏壓。 圖式簡單說明 第1圖是根據本發明之一實施例的—輪入電路的一 意圖 示 20 第2圖是第1圖之輸入電路的電氣特性的—波形圖 第3圖是第1圖之輸入電路的電氣特性的一波形圖 t實施方式:J 較佳實施例之詳細說明 第1圖是自動檢測輸入電路綱之一示範實施例的一示 意圖。輸人焊細連接到檢測器脱,該,器ig2包括電 晶體104及電晶體108。檢測器102還包括鴿壓選擇器11〇, 5 200945722 其包括電晶體112及電晶體114。電晶體112及電晶體114耦 接到井偏壓終端116,該井偏壓終端116接著耦接到浮動井 118。浮動井118被耦接到電晶體104、電晶體108、電晶體 112及電晶體114的基極。 5 電晶體120耦接於供應電壓終端122與中間端124之 間。觸發器126耦接到中間端124,且包括電晶體128及電晶 體130。電晶體130耦接到電容器132,該電容器132接著柄 接到接地端134。觸發器126還包括偏壓選擇器136,其包括 電晶體138及電晶體140。偏壓選擇器136透過井偏壓終端 10 142耦接到浮動井144。觸發器126透過觸發器輸出終端131 稱接到閂鎖器146。閂鎖器146包括由反向器148及反向器 150所形成的一閂鎖迴路。反向器152耦接到閂鎖器丨46的一 輸出。 分壓器154耦接於輸入焊墊in與輸出焊墊〇υτ之間。分 15壓器154包括電晶體156及電晶體158,兩者都輕接於輸出焊 墊OUT與接地端134之間。電阻器16〇耦接於輸入焊墊m、 輸出焊墊OUT與接地端134之間。鉗位器162耦接於供應電 壓終端122與輸出焊墊OUT之間。鉗位器162包括電晶體 164、電晶體168及電晶體166。電晶體164及電晶_:接 20 到電晶體168。 自動檢測輸入電路100作為用以接收來自一外部發信 源的電氣發信號之一輸入電路的一實例被設在一示範實施 例中。自動檢測輸入電路!00可以是用以影響到其他積體電 路的一匯流排結構之並列提供的多個輸入電路實例中的— 200945722 個 透過-接合線或替代的連接裝置自動檢電路 親%路。自動檢測輸人電路⑽輕接到的該積體 電路可操作在Μ發信的—較高的電壓位準。以前,典型 ❹ 10 15 的輸入電路最切_Α約為提供給該輸人電路的該供應 電壓VDD的兩倍的—最高輸人信號位準。藉由併入一串接 序列的洋動井’自動檢測輸人電路剛能夠維持與實質上超 過兩倍的該供應電壓VDD的輸人信號位準相對應的電壓。 參考第2圖,對於在輸入焊細處所接收的輸入信號位 準在大約0伏(V)與大約丨.2伏(v)(即與該供應電壓終端122 上的該供應電壓VDD相對應)之間變化之一外部發信介面 情況,輸出信號位準在輸出焊墊OUT處以大約相同的位準 被產生。例如’輸入電壓VIN包括輸入脈衝202及輸入脈衝 204,該輸入脈衝202及輸入脈衝204透過電阻器16〇(第1圖) 被提供給輸出焊墊OUT作為輸出電壓VOUT,該輸出電壓 VOUT相對應地包括輸出脈衝210及輸出脈衝212。輸入脈衝 〇 202、輸入脈衝204、輸出脈衝210、及輸出脈衝212在大約0 伏(V)與大約1.2 V的該供應電壓v D D之間都是可操作的。 在存在該自動檢測輸入電路100之該供應電壓VDD的 20 電壓範圍内的輸入發信號的情況下’電阻器160將該輸入發 信直接傳遞到該輸出焊墊OUT,實質上沒有修改該信號。 電阻器160可以用例如具有足夠低的一導通通道電阻以提 供該輸入發信號的一直接線性轉換給輸出焊墊〇UT之一 p_ 型金屬氧化物半導體場效應電晶體(PM0SFET)來實施。電 7 200945722 阻器160的閘極輸入被粞接到接地端134。電阻器160的電阻 在實際應用中可以是例如100歐姆(Ω)至ΐ〇,〇〇〇Ω。 對於在輸入焊墊IN處所接收的輸入信號位準在大約0 V與大約3_3 V之間變化之一外部信號介面情況,自動檢測 5 輸入電路1〇〇自動地檢測一升高的輸入發信位準,且在輸出 焊塾OUT上觸發對大約在〇 v與1.2 V之間變化之信號位準 的一轉換。例如’藉由自動地檢測升高的輸入信號位準, 自動檢測輸入電路10 〇提供發信位準給該半導體的内部電 路,其保持跨接於諸如電晶體閘極輸入之關鍵裝置終端兩 10 端的操作電壓位準。 進一步的高邏輯位準發信號被施加給輸入焊墊IN,且 作為輸入電壓VIN的一連續的部分被自動檢測輸入電路1〇〇 接收。輸入電壓VIN的該部分包括處於一升高的外部電壓 VEXT下的輸入脈衝2〇6及輸入脈衝208。處於外部電壓 15 VEXT下的發信之接收觸發了併入串接的浮動井及相對應 的反向偏壓’使得該等浮動井中所包括的所有電晶體被適 當地隔離。浮動井之串接及反向偏壓之保持允許輸入焊墊IN 上的外部電壓上升到提供給自動檢測輸入電路1〇〇的該供應 1:®VDD的兩倍以上,且不損壞該電路巾的任何電晶體。
2〇 例如,細*加給輸入焊墊IN的該升高的外部電壓VEXT 產生透過電晶體1 〇 4及電晶體丨〇 8能夠導電的一閘極_源極 電壓。同時’該升高的外部電壓被施加給電晶體112的一源 極及電晶體114的-閘極。在施加該升高的外部電壓之前, 中間端124上的電壓在一 PM〇s裝置供應電壓vdd的臨界值 200945722 5 Ο 10 15 ❹ 以内(以下所討論)。因為外部電壓νΕχτ超過在中間端124 上之電壓以上的一PMOS裝置臨界值,所以電晶體u2被致 能,且提供該外部電壓給井偏壓終端116及浮動井118。由 於浮動井118被提供有該外部電壓;所以電晶體1〇4、電晶 體108、電晶體112及電晶體Η4被提供有一適當隔離的反向 偏壓電壓。該井偏壓之動作提供已經存在於電晶體114之該 閘極上的該外部電壓給井偏壓終端116,其被耦接到電晶體 114的源極。由於閘極及源極在相同的電壓下,所以電晶體 114被去能,且允許以前所描述的井偏壓之動作繼續。以此 方式,偏壓選擇器110選擇在輸入焊墊取或中間端124處可 得到的最大電壓,且提供該電壓給浮動井丨i8。 在任一施加一升高的外部電壓於輸入焊墊別上之前, 沒有有效裝置驅動一特定的電壓位準於中間端124上,使該 終端處於浮動狀態。如果,由於任何原因,中間端124上的 該電壓位準向上偏壓,則電晶體12〇接收一致能閘極_源極 電壓使5亥裝置導通且將中間端124麵接到供應電壓終端 122上的供應電壓VDD。給定偏壓選擇器11〇及偏壓選擇器 136(其之每一個被耦接到中間端124以及輸入焊墊in及供 應電壓終端122)之電壓選擇器能力,則施加給每一選擇器 的最高電壓分別被提供給浮動井118及浮動井144,確保每 一浮動井内所包含的所有裝置在整個時間上被適當地反向 偏壓。由於浮動井118與浮動井144串接(即由於中間端124共 用)’所以升高的電壓之調節在輸入焊墊Ιίνϋι是相加性的。 因為施加給輸入焊墊IN的該外部電壓上升到等於兩倍 20 200945722 的PMOS裝置臨界值之一位準以上,所以電晶體1〇4及電晶 體108導通,且中間端124上的電壓也上升。因為中間端124 上的該電壓上升到在供應電壓VDD以上的— PM〇s裝置臨 界值,所以電晶體120被啟動且導電。電晶體120是一弱的 5裝置’且不能降低透過電晶體104及108自VIN所提供的所有 電流。因而,電晶體120產生一源極-汲極電壓降,且允許 終端124上升到在供應電壓VDD以上之—p_通道臨界電壓 Vthp以上。電晶體120確保在任一偏壓條件下,終端124不 會上升到損壞浮動井144中所包含的裝置之任一電壓。 10 因為中間端124上的該電壓上升到等於或大於在供應 電壓VDD(在供應電壓終端122上)以上之一pm〇S裝置臨界 值的一位準,所以電晶體128被導通且導電。此外,因為中 間端124上的該電壓超過在供應電壓終端丨22上的電壓(即 供應電壓VDD)以上的一PMOS裝置臨界值,所以電晶體138 15被致能,且提供中間端上的該電壓給井偏壓終端142及浮動 井144。由於浮動井144被提供有中間端124上的該電壓;電 晶體138、電晶體140、電晶體128及電晶體120被提供有一 適當隔離的反向偏壓電壓。該井偏壓之動作提供存在於電 晶體140的該閘極上之中間端124上的該電壓給井偏壓終端 20 142 ’其被耦接到電晶體140的源極。因此,電晶體140被關 閉,且允許以前所描述的井偏壓之動作繼續。以此方式, 偏壓選擇136選擇在中間端124或供應電壓終端122上可 得到的最大電壓’且提供該電壓給浮動井144。 除了啟動電晶體128以外,電晶體13〇由於一閘極被耦 200945722 •接到供應電壓終端122,也被導通,允許將電容器132充電 開始。因為電容器132充電,所以觸發器輸出終端131上的 電壓上升,且在到達反向器148的一邏輯臨界值後,透過與 反向器150之交又耦接連接,立即觸發閃鎖器146。由於閂 5 鎖器146被觸發,所以一低位準電壓被提供給電晶體156的 閘極’且透過反向器152, 一高位準電壓被提供給電晶體158 的閘極。在輸出焊墊OUT上的電壓被導致上升到接地端134 上之地電壓VSS以上的任何時間,電晶體156及電晶體158 ® 被啟動且導電。 10 由於輸入脈衝206被施加給輸入焊墊IN’所以輸出焊墊 OUT上的電壓開始上升,如輸出脈衝218之第一部分所顯 示。因為輸出焊墊OUT上的該電壓超過了在地電壓VSS以 . 上的一NMOS裝置臨界值,所以電晶體164被啟動,且連同 電晶體166提供一啟動電壓於鉗位器162内的電晶體168之 15 閘極上。由於電晶體168被啟動,還因為輸出焊墊out上的 上升電壓超過了在供應電壓VDD以上的一PMOS裝置臨界 © 值,所以電晶體168導電且將輸出電壓VOUT鉗位在偏置電 壓216。在啟動電晶體164及電晶體168的過程中,可能遭遇 作為用於此等裝置之觸發過程的一人工因素的一觸發脈衝 20 214 。 在輸入脈衝206之後施加輸入脈衝208,觸發脈衝 220(在輸出脈衝222内)由於相似於那些周圍的觸發脈衝214 之原因而出現。觸發脈衝220的大小明顯小於觸發脈衝214 的大小。觸發脈衝220出現在閂鎖器146被觸發且電晶體156 11 200945722 及電晶體158被啟動之後。當自動檢測輸人電路外部之 源(未顯不出)必須驅動靠近該等有效裝置電晶體156及電晶 體158之輪出電壓VOUT時’觸發脈衝220出現。此條件是觸 發脈衝22G與觸發脈衝214相比較具有較低的大小的原因。 5在形成觸發脈衝214期間,電晶體156及電晶體158的導電通 道不存在。這就是自輸入脈衝2〇6之出現需要設定閂鎖器 146之後的實例。 在设定閂鎖器146之後,諸如輸出脈衝222之輸出脈衝 包含一附加的像脈衝的觸發脈衝22〇,且確定為偏置電壓 10 216。偏置電壓216是由於跨接於被觸發以鉗位至供應電壓 VDD防止除此以外的高位準電壓出現在輸出焊墊〇υτ上之 後的電晶體168兩端的電壓降,在輸出焊墊〇υτ上所產生的 電壓的大小。偏置電壓216的大小不足夠大以導致關於該電 路中的任一電晶體的任何可靠性問題。而且,偏置電壓216 15確保,VIN與V0UT之間的線性關係盡可能接近於一個1 : 的比率’不管VIN的操作電壓範圍是否是〇_1_2 ν或0-3.3 V。
參考第3圖外部發信介面情況,其中,在輸入焊墊爪處 所接收的輸入信號位準在大約〇伏(V)與大約12伏(V)(即與 該供應電壓終端122上的該供應電壓VDD相對應)之間變 20 化。第3圖的發信大體上與第2圖的該輸入發信一致,且以 相同的方式與第1圖之電路相一致。如該圖式中所表示,例 如’一模擬的輸入信號以一低的速率變化以指示輸出回應 VOUT的一半直流(quasi-dc)表示。輸出信號位準在輸出焊 塾out上以大約相同的位準被產生。例如,輸入電壓VIN 12 200945722 . 包括輸入脈衝302及輸入脈衝304,該輸入脈衝302及輸入脈 衝304透過電阻器160(第1圖)被提供給輸出焊墊〇υτ作為輸 出電壓VOUT ’該輪出電壓V0UT相對應地包括輸出脈衝 310及輸出脈衝312。 . 5 要注意’術語“脈衝,,之使用是就識別的目的而言,對 信號輸入或輸出的描述’且如以上所提到的,第3圖的該脈 衝以一低的時間變化率被產生。輸入脈衝3〇2、輸入脈衝 304、輸出脈衝310及輸出脈衝312在例如大約〇伏(V)與大約 φ 1·2 V的該供應電壓VDD之間都是可操作的。偏置電壓316 10 的大小不足夠大以導致關於該電路中的任一電晶體的任何 可靠性問題。而且,偏置電壓316確保乂11^與¥0111'之間的 一線性關係以便盡可能保持接近於一個1 : 1的比率。線性 關係被保持,不管VIN的操作電壓範圍是否是0—1.2 V或 0-3.3 V ° 15 由於輸入脈衝306被施加給輸入焊墊in,所以輸出焊塾 OUT上的電壓開始上升,如輸出脈衝318之第一部分所顯 〇 示。因為輸出焊墊OUT上的該電壓超過了在地電壓VSS以 上的一NMOS裝置臨界值,所以電晶體164被啟動,且連同 電晶體166提供一啟動電壓於鉗位器162内的電晶體168之 20 閘極上。由於電晶體168被啟動,還因為輸出焊墊out上的 上升電壓超過了在供應電壓VDD以上的一PMOS裝置臨界 值,所以電晶體168導電且將輸出電壓V〇UT钳位在偏置電 壓316。在啟動電晶體164及電晶體168的過程中,可能遭遇 作為用於此等裝置之觸發過裡的一人工因素的一觸發脈衝 13 200945722 314。 由於在輸入脈衝306之後施加輸入脈衝308,所以沒有 與觸發脈衝220相對應的行為發生。由於輪入脈衝308之輸 入條件中的低變化率,鉗位器162在處於偏置電壓316下的 5 該輸出焊墊OUT處提供線性輸出回應。脈衝322的連續上升 邊沿發生在閂鎖器146被觸發且電晶體156及電晶體158被 啟動之後,且相對應於以上的討論。偏置電壓316的大小不 足夠大以導致關於該電路中的任一電晶體的任何可靠性問 題。而且’偏置電壓316確保,VIN與V0UT之間的線性關 〇 10係盡可能接近於一個B 1的比率,不管VIN的操作電壓範圍 是否是0-1.2 V或0-3.3 V。 開關的各種示範實施例已經被給出,其中,一開關已 經被可選擇地表示為一NMOS電晶體或一PM0S電晶體。如 該技藝中具有通常知識者將容易理解的是,開關之進一步 15的替代實施例存在。例如,一半導體基體内的開關可以被 製造成例如JFET或IGFET電晶體。以上所參考的該等示範 實施例應該被併入用以實施該等實施例的替代裝置,且不 〇
應該被看作對本發明之解釋的一限制。 c圖式簡苹說明J 20 第1圖是根據本發明之一實施例的一輸入電路的一示 意圖。 第2圖是第1圖之輸入電路的電氣特性的一波形圖。 第3圖是第1圖之輸入電路的電氣特性的一波形圖。 14 200945722 【主要元件符號說明】 100···自動檢測輸入電路 102…檢測器 104-108…電晶體 110…偏壓選擇器 112-114.·.電晶體 116…井偏壓終端 118…浮動井 φ 120…電晶體 122…供應電壓終端 124···中間端/終端 ' 126…觸發器 ' 128-130…電晶體 131…觸發器輸出終端 132…電容器 13 4…接地端 φ 136…偏壓選擇器 138-140…電晶體 142…井偏壓終端 144…浮動井 146…閂鎖器 148-152···反向器 154···分壓器 156-158···電晶體 160···電阻器 162···鉗位器 164-168".電晶體 202-208…輸入脈衝 210-212···輸出脈衝 214.··觸發脈衝 216···偏置電壓 218···輸出脈衝 220…觸發脈衝 222···輸出脈衝 302-308…輸入脈衝 310-312…輸出脈衝 314···觸發脈衝 316···偏置電壓 318···輸出脈衝 322…脈衝 15
Claims (1)
- 200945722 七、申請專利範園·· h 一種配置於一供應電壓終端與-接地端之間的自動檢 則輪入電路’ $自動檢測輸人電路包含: -I甘位器’其被輕接到該供應電壓終端及一輸出焊 墊’且被組㈣將該輪出焊塾電氣婦_供應電壓終端; -檢測器,其被輕接到—輸人焊墊,且被組配以產 生一檢測信號; —分壓器,其被耦接於該輸入焊墊與該輸出焊墊之 間,且被組配⑽輸人電壓鱗轉換錄A電壓位準;及 戀 門鎖器,其被耗接到該分廢器,且被組配以維持 一觸發信號。 2.如申凊專利範圍第丨項所述之自動檢測輸入電路,其 . 中,該檢測器包含: 、 一第一電晶體,其具有耦接到該輸入焊墊的一源 極、耦接到該第一電晶體之一汲極的一閘極、及耦接到 一浮動井的一基極;及 一第二電晶體,其具有耦接到該第一電晶體之該汲 ❹ 極的一源極、耦接到一中間端及該第二電晶體之—汲極 的一閘極、及耦接到該浮動井的一基極。 3·如申s青專利範圍第1項所述之自動檢測輸入電路,其 中,該檢測器包含一偏壓選擇器,該偏壓選擇器包含: 一第一電晶體,其具有耦接到該輸入焊墊的一第— 載流終端、耦接到一中間端的一閘極、耦接到一浮動井 的一第一載流終端、及麵接到該浮動井的一基極;及 16 200945722 一第二電晶體,其具有耦接到該浮動井的一第—載 流終端、麵接到該輸入焊塾的輕接到該中間端 的一第二載流終端、及耦接到該浮動井的—基極。 4. 如申請專利範圍第旧所述之自動檢測輸入電路,其 中,該檢測器包含耦接到該輸入焊墊、一中間端及— 偏壓終端的-偏壓選擇器,該偏壓選_被組㈣^ 存在於該輸入焊塾或該中間端上的—最大幅度的電壓 位準,且提供該已選定電壓位準給該井偏壓終端。 5. 如申請專利範圍第丨項所述之自動檢測輸人電路,其 中,該分壓器包含: 、 -電阻器’其具有輕接到該輸入焊墊的—第—載流 節點、耦接到該輸出焊墊的一第二載流節點、及耦接:: 該接地端的一第三終端; 一第一電晶體,其具有麵接到該輸出焊墊的-源極、 耦接到朗鎖器之-輸出終端的一閘極、耗接到該接地端 的-汲極、及_到該供應電壓終端的—基極;及 一第二電晶體’其具有麵接到該接地端的一源極及 -基極、_到該問鎖器之—輸出終端的—閘極、及輕 接到該輸出焊墊的一;及極; 其中’該分壓H被域讀賴發信號啟動。 6. 如申4專利felS第1項所述之自動檢測輸人電路,其 中’該鉗位器電路包含: -第-電晶體’其具有輪到該供應電壓終端的—源 極及一基極及耗接到該第—電晶體之-沒極的-閘極广、 17 200945722 —第二電晶體’其具有祕到該第—電晶體之該沒 極的-沒極、耗接到該輸出焊墊的一閑極、及輕接到該 接地端的一源極及—基極;及 -第三電晶體’其具有耦接到該接地端的—第 流終端、_到該第—電晶體之舰極的_閘極、 到該輸出焊墊H載流終端'及_到該供應電壓 终端的一基極; 其中’該純ϋ電路被纟聽以被簡出科上之一 =輯位準啟動且將該輸出焊一—偏置 I如第1項所述之自動檢測輪入電路,其進 一步包含—觸發器電路,該觸發器電路包含, -第-電晶體,其具有耦接 減到該供應電壓終端的一間極:的一源極、 基極; 祸接到一洋動井的一 第一電日日體,其具有輕接到該一 極的,,到該供應電壓終:開:體= :觸r出終端的-源極、及一:井:基 終端及—接地端的- 對應的該觸;::電路被組配以產生與該檢測信號相 8.如=利範圍第1項所述之自動檢測輪入電路,其進 一步包含-觸發器電路,該觸發器電路包含—偏壓遽择 18 200945722 器’該偏壓選擇器包含:一第一電晶體,其具有耦接到一中間端的一第一載流 終端、耦接到該供應電壓終端的一閘極、耦接到一浮動井 的一第二載流終端、及耦接到該浮動井的一基極;及 一第二電晶體’其具有耦接到該浮動井的一第一載 流終端、耦接到該中間端的一閘極、耦接到該供應電壓 終端的一第二載流終端、及耦接到該浮動井的一基極。 9.如申請專利範圍第1項所述之自動檢測輸入電路,其進 一步包含一觸發器電路,該觸發器電路包含耦接到該供 應電壓終端、-中間端、及—浮動井之_偏壓選擇器, 該偏壓選擇器被組配以選擇存在於該供應電壓終端或 該中間端上的-最大幅度的電壓位準,且提供該已選定 電壓位準給該浮動井。 10·如申請專利範圍第i項所述之自動檢測輸入電路,其 中,該閂鎖器包含: 〃 π 久 开丹有耦接到該檢測器的一輸入级 端、麵接到該供應Μ終端的_第—電源終端、輕接到 該祕端的-第二電源終端、及一輸出終端;及 反白器’、具有輕接到該第-反向器之該輸 出終端L終端'_到該供應電壓終端的一第— 電源終端、到該接地端的—第二電源終端、及_ 到該第-反向器之該輸人終端的—輸出終端; 其中,該第-反向器及該第二反向器被交又麵接, 且被組配以成為一閂鎖趣路。 19 200945722 11.如申請專利範圍第1項所述之自動檢測輸入電路,其進 一步包含一電晶體,其具有搞接到一中間端的一源極、 耦接到該供應電壓終端的一閘極及一汲極、及耦接到一 浮動井的一基極,該電晶體被組配以當一提高的輸入電 壓在該輸入焊墊上被接收時,在該中間端上產生一偏壓 位準。20
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/014,072 US7773357B2 (en) | 2008-01-14 | 2008-01-14 | Auto-detecting CMOS input circuit for single-voltage-supply CMOS |
Publications (1)
Publication Number | Publication Date |
---|---|
TW200945722A true TW200945722A (en) | 2009-11-01 |
Family
ID=40850431
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098100841A TW200945722A (en) | 2008-01-14 | 2009-01-10 | Auto-detecting CMOS input circuit for single-voltage-supply CMOS |
Country Status (5)
Country | Link |
---|---|
US (1) | US7773357B2 (zh) |
JP (1) | JP4999868B2 (zh) |
KR (1) | KR20090078312A (zh) |
CN (1) | CN101515799B (zh) |
TW (1) | TW200945722A (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8593203B2 (en) | 2008-07-29 | 2013-11-26 | Qualcomm Incorporated | High signal level compliant input/output circuits |
US7804334B2 (en) * | 2008-07-29 | 2010-09-28 | Qualcomm Incorporated | High signal level compliant input/output circuits |
CN107809233B (zh) * | 2017-09-29 | 2021-08-20 | 上海华虹宏力半导体制造有限公司 | 接口单元输入电路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0157822U (zh) * | 1987-10-07 | 1989-04-11 | ||
JP2000299924A (ja) * | 1999-02-14 | 2000-10-24 | Yazaki Corp | 電源供給制御装置及び方法 |
US6411482B1 (en) * | 2000-02-15 | 2002-06-25 | Eaton Corporation | Surge protector comprising means for detecting and permanently recording an overvoltage event and panelboard employing the same |
JP3853195B2 (ja) * | 2001-10-29 | 2006-12-06 | 株式会社ルネサステクノロジ | 半導体装置 |
JP2003297932A (ja) * | 2002-03-29 | 2003-10-17 | Toshiba Corp | 半導体装置 |
JP3979921B2 (ja) * | 2002-11-06 | 2007-09-19 | 沖電気工業株式会社 | 高電圧検出回路 |
US7012794B2 (en) * | 2003-01-17 | 2006-03-14 | Exar Corporation | CMOS analog switch with auto over-voltage turn-off |
US7203045B2 (en) * | 2004-10-01 | 2007-04-10 | International Business Machines Corporation | High voltage ESD power clamp |
US7514983B2 (en) * | 2007-03-23 | 2009-04-07 | Fairchild Semiconductor Corporation | Over-voltage tolerant pass-gate |
US7683696B1 (en) * | 2007-12-26 | 2010-03-23 | Exar Corporation | Open-drain output buffer for single-voltage-supply CMOS |
-
2008
- 2008-01-14 US US12/014,072 patent/US7773357B2/en active Active
-
2009
- 2009-01-10 TW TW098100841A patent/TW200945722A/zh unknown
- 2009-01-12 CN CN2009100001499A patent/CN101515799B/zh not_active Expired - Fee Related
- 2009-01-13 KR KR1020090002789A patent/KR20090078312A/ko not_active Application Discontinuation
- 2009-01-13 JP JP2009004779A patent/JP4999868B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20090180227A1 (en) | 2009-07-16 |
JP2009284463A (ja) | 2009-12-03 |
CN101515799B (zh) | 2013-06-19 |
KR20090078312A (ko) | 2009-07-17 |
CN101515799A (zh) | 2009-08-26 |
JP4999868B2 (ja) | 2012-08-15 |
US7773357B2 (en) | 2010-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2937901B1 (en) | Electrostatic discharge protection circuit | |
US6958896B2 (en) | Early triggered ESD MOSFET protection circuit and method thereof | |
KR20180096736A (ko) | 래칭 장치 및 방법 | |
CN107768369B (zh) | 跨域esd保护 | |
TW200945729A (en) | Charge and discharge control circuit and battery device | |
US8098090B2 (en) | Open-drain output buffer for single-voltage-supply CMOS | |
JP2006238449A (ja) | 自己バイパス型電圧レベル変換回路 | |
US8339757B2 (en) | Electrostatic discharge circuit for integrated circuit with multiple power domain | |
TWI548184B (zh) | 用於電子裝置之保護裝置及方法 | |
JP2013055102A (ja) | 半導体集積回路及び保護回路 | |
US20060220706A1 (en) | Power-on solution to avoid crowbar current for multiple power supplies' inputs/outputs | |
TW200945722A (en) | Auto-detecting CMOS input circuit for single-voltage-supply CMOS | |
JP6288822B2 (ja) | 半導体回路内の電力を制御するためのシステムおよび方法 | |
US9287875B2 (en) | Load switch for controlling electrical coupling between power supply and load | |
TWI343183B (en) | A three-state output buffer circuit and an interface circuit using the same | |
CN112640282A (zh) | 促进开关电源转换器的高侧控制 | |
CN109283990B (zh) | 复位信号的处理电路 | |
GB2128831A (en) | Integrated power on reset (por) circuit for use in an electrical control system | |
US20100073833A1 (en) | Circuit apparatus having electrostatic discharge protection function | |
US20150263504A1 (en) | Protection Circuit, Circuit Employing Same, and Associated Method of Operation | |
TWI449158B (zh) | 具有多重電源區域積體電路之靜電放電防護電路 | |
TW200820616A (en) | Buffer circuit and control method thereof | |
KR970003257A (ko) | 반도체 메모리 장치 | |
US20080129262A1 (en) | Switching power supply source | |
US9628069B2 (en) | Transmission circuit with leakage prevention circuit |