TW200929529A - Single poly type eeprom and method for manufacturing the eeprom - Google Patents

Description

200929529 六、發明說明： 【發明所屬之技術領域】 本發明係關於-種例如一非揮發性記憶體的半導體裝置，特 別是關於-種單多晶㈣電子可抹除可程式唯讀記憶體及其製造 方法此種單多曰曰石夕型電子可抹除可程式唯讀記憶體適合於一多 次可程式（MUlti_TimeProgrammable,MTp)及類似之用途。 【先前技術】

—非揮發性記憶體可分類為不同之種類。舉例1言，一單多 S曰石夕電子可抹除可程式唯讀記憶體（eeprqm)可具有—起問極 作用且可形成為—單層的多㈣層。—堆疊閘極（咖⑽穿隧氧 化物ETQX)可包含有^麵直堆疊的多晶销。—雙多曰石夕1 子可抹除可財唯讀魏财對胁—單Μ残何抹 式唯讀記髓及堆㈣極、-分賴極、以及鐘物的中間物。 β 一堆疊酿可具有—最小的單元尺寸及相對複雜之電路。一 堆$閘極可適合於高密度及高性能，但是不適合於低密度。 子可抹除可程式唯讀記絲可適合於低密度。舉响言，夕 ^石夕電子可抹除可程式唯讀記，隨可透過在—賴製 ^ 約兩個光罩製程製成。 s力大 在一單多 1 t矽型電子可抹除可程式唯讀記憶體中，作用於一 浮置閘極之電壓對作用於— ；一 比 __之糕之轉可稱作-叙合 " 增加可增加程式之效率。已提出一些改善輕合 200929529 比的不同之方法。 舉例而言，作為改善―單 體之耦合比之方法 < 曰曰 '子可抹除可程式唯讀記憶 w 一電容區可捧雜有雜質。也就是說，— 十置閉極之底部可推雜有疋飞 貝離子。然而，此種方法可傕 侍電子可抹除可程式唯此種方法了使 尺寸可較大。、巧道以 C體之衣私硬雜，並且一單元晶胞之 Ο 加之問題。< 電子可縣可財唯讀記,It體之總尺寸增 【發明内容】 因此，料上述_，本發日狀實麵齡—_如一非揮 =生記_轉_。树明之實__,多晶石夕型 f可抹除可財唯讀記«及造方法，此種單多晶石夕型電 可抹除可財唯讀城義合於—乡次可財（MTP)及類似 之用途。 ◎ 本發明之纽例關於—鮮電子 ，、錢料，雜早多晶_電子可鎌可程式唯讀記 、體相比較於-位線側之電容可改善—浮置閘極側之電容，並且 逯過保證一充分的耦合比可減少一晶片尺寸。 〜根據本發明之實關，—種單多糾龍子可抹除可程式唯 °賣5己憶體可具有複數個單元晶胞’單元晶胞可包含有以下至少之 一。-浮置閘極’其形成半導體基板之上與/或上方的一控 制節點之侧©，其中此半導體基板定義有—活性區及—裝置絕: 5 200929529 .區，並且洋置閘極不與裝置絕缝相重疊且與活性區之1部 重疊。一選擇閘極，其形成於活性區之頂部之上與/或上方。 根據本發日月之實_，—種單多㈣型電何抹除可程式唯 讀記憶體之$造方村包含町步射至少之—。形成—多晶發 層於半導體基板之上與/或上方，其中此半導體基板定義有— 活性區及裝置絶緣區。透過感光及飯刻過程用以形成多晶石夕層 ❹之圖案形成一浮置閉極於一控制節點之一側面，其中此浮置_ 不與裝置絕緣區相重疊且僅與活性區之一頂部相重疊。 【實施方式】 之一單多㈣型電子可抹除可程式唯讀記億體 又兀電路圖。請參閱「第ϊ圖」，一單元陣列可且有 可與控制電壓Vcn:r線可與位線相垂直。控制節點 線可與選_ =源極線可與_壓連接。字 ❹ 料&Vsg相連接。位線可與祕電墨Vdd相連接。 妒狀由圖」所示之單元_可具料元晶缝複排列之 月m _部份Μ本發明實施例之一裝置之單元晶 係為本發明實施例之—I置之單元晶&結Κ 佈局圖。凊參閱「第2圖 苒 及一f置轉F 4 +導脰基板可定義為具有一活性區 …錄S。根縣㈣之實蘭，井5 板中。作為活性區的源極線20、控制節點30及位^^ 6 200929529 置絕緣區50定義，裝置絕緣區50可透過一通常的薄淺溝道絕緣 (ShallowTrenchlsoiation STI)膜實施。 如「第2圖」所示，-活性區可從活性區的源極線2〇、控制 節點30及位線40沿字'線WL之方向延伸出。源極線％可與錄 4〇整體形成。祕電壓Vdd可通過位線4〇之觸點&連接。根據 本發明之實_，婦點3〇可具有與朗· %相連接之觸 ❹ Ο 幻2。根據本發明之實施例，在單元晶胞1〇 +，源極㈣可在 —字線方向上職，並且控點3G及位線4Q可在位線方向上 相平行形成。 、根據本發明之實施例，字線可延伸，並且可在—字線方向上 =用以形成為-選湖極•選擇_ 6㈣_方向延輕 區心上與/或上方及峨的酬麵及位線4〇 了頁°卩，並且可與裝置絕緣區50或活a I/·/· 線40相交又。 t舌邮的控制郎點邓及位 可虚82可在字線方向上形成，並且在位線方向上 置==6_柿。控制節點3〇側面之浮置閑極幻 重巴緣區5〇相重疊但是可與活性區的控制節點30之一頂部相 重蹩。在習知技術中，控制節 、邻相 點30之-頂邻以及奘^ °貝1之—浮置閑極可與控制節 乏了貞。卩以及裝置絕緣區5 與「笫2H - 之頂邙相重疊。換句話而言， 弟2圖」所不之實施例不相同， 左字線方向上突出更纽可* °技奴*置閘極可在 、裝置<緣區50相重叠。因此，一習 200929529 知技辦置·可在低位線方向上突出更多且可與裝置絕緣區 相重疊。也就技，間隔可具有負㈠值。然而 本發明之貫關，控制節點30之-·浮制極82可不與 絕緣區5G相重疊且可與控制節點％相重疊。 、、 根據單元晶胞10，本發明之實施例及「第2圖」中 間的間隔可按照下表1執行。 曰之 符号 ---- ------ --—! 軸 總 3.58 0.25 0.32 1.2 0.57 0.6 ---—-— ----- ----- —--- [μη] 數 Υ 符ΐ t C e f g ---. h ----- eT 轴 總 2.685 0.16 0.16 0.35 0.4 0.8 0.32 0.4 0.35 0.4 [μτη] 數 ❹ 根據本發明之實施例，χ轴可表示一字 -位線方向。根據本發明之實施例，單元晶胞之—面積可為大約 9.61平方微米（卿2)，並且選擇閘極⑼與非自動對準金屬石夕化物 區7〇之間的間隙i或源極線2〇與非自動對準金屬石夕化物區兀之 間的間隙i可為大約0.2微米（―。請參閱「第i圖」，間隔b 可為大約（U微米（_)至h0微米（μπι)，其中間隔b為控:節 點30之-_浮置閘極82在—字翁向上鱗置絕親5〇相距 之距離。根據本發明之實施例，間隔B可為大約Q 32微米—）。 200929529 .根據本發明之實施例，間隔f可為大約αι微米（哗）至ι 〇微米 ⑽）’其中間隔f為控制節點30之一側的浮置閘極82在—字線 方^與她麵帅距之雜。根縣發明之實施例，間隔 J為大約岐微米㈣。根據本發明之實施例，控制節點％ ο 隔b可!^閘極82在—字線方向上與裝置絕緣區5G相距之間 ㈠控制節點30之側面的浮置閘極82在—位線方向上與裝 置、在緣區50相距之間隔f大致相等。 根據本發明之實施例，根據浮置閘極82，結電容器α可形 1001 ，其中結電容器C2可形成於—位線之侧面的區域11〇之 上。根據本發明之實施例，為了使得社雷玄哭Γ1々士〜 結電容器C2之電容更大^ ㈣C1之電容相比較於 於太軸- 間極82可形成為具有一指狀。根 ❹ 之減例，具有餘赠置雜η之電容可增加。可了 到指狀的_雜82之形成方法，以下將省略其描述。 抹除：將結^圖式部雜述本發日狀實_之㈣之程式化及 牙、乍業1*先將描述一抹除作業。 尸切:3圖」鱗本㈣實施狀—單乡祕魏子可抹除可 王=㈣憶體之抹除作業之示意圖。根據本發明之實施例，浮 之f Q 、 圖」所示之浮置閘極82。根據本發明 ◎，弟_」所示之結電容器C1之電容比結電容哭C2 之電容之比率可為大_:G 8。根據本發明之實施例，射以使 200929529 用其他的比率。 在抹除作咖’可發出一電子6，電子q儲存於

I00中。根據本發明之實施例，—單^日日日體之·電壓可降低為 先前之閥值電壓。根據本發明之實施例，在—選擇之單元電曰體 中，大約一 7伏特⑺之沒極電壓Vdd可作用於一位線4〇 ’曰大 約一 7伏特（V)之控制電壓Vcn可作用於控制節點％，大約一 7伏特（V)之選擇電屢Vsg可作用於一選擇閑極6〇，並且大約一 〇伏特（v)之源極電壓Vss可作用於源極線2〇。根據本發明之實 施例’浮置閘極200之電壓Vfl⑽可改變為大約14伏特（v)。 因此，在-結點之間的電壓差Vfl齡可為大約·5 6伏特⑺。 根據本發明之實施例，這樣可產生—電子e通麵道氧化膜逝 的穿眺象。此現象可涉及- FN (F1_r_NOTdheim)穿隨法。根 據本發明之實施例，電子e可在浮置閘極細中隔離且可通過隧 道氧化膜202發射至一源極或一通道。 •根據本發明之實施例，使用一 FN穿隨方法可執行一單多晶石夕 型電子可抹除可料唯敎㈣之財化。_本發明之實施 例’使用-熱電子注入（伽版她蛛如叫跑）方法可執行 一單多晶矽型電子可抹除可程式唯讀記憶體之程式化。 以下將結合「第4圖」描述一 FN穿隧方法之程式化作業。厂第 4圖」係為本發明之實施例之—裝置雜式化作業之示意圖。根據 本發明之實施例，浮置閘極2〇〇可對應於「第2圖」所示之浮置 10 200929529 閘極82。根據本發明之實施， J 第2圖」所不之結電容器ci夕 電容對結電容n C2之電容之比m Cl^ 谷t比率可為大約0.05至0.6:0,95至0 4 之範圍。根據本發明之實施例，「 弟2圖」所不之結電容器ci 電容對結電容器C2之雷a $ 電谷之比率可為大約〇.2:〇.8。根據本發明 貫施例’财叫㈣其他率。 牧 Ο ，據本發明之實施例，在執行一程式化作業的FN穿隨方法 中相同之正電壓可作用於選擇閘極6〇及控制節點％，並且一 :考電壓’舉例而言’一地面電壓可用作一沒極電壓及一源極電 根據本發明之實施例，為了使用一 ρΝ穿随方法執行一程式化 作業透過向一單元電晶體作用一電壓可增加-閥值電壓。根據 本發明之實施例，在一程式化作業期間，- 7伏特（V)之選擇電 [Vsg可作用於選擇閘極6〇，一 7伏特⑺之控制電壓％可 〇作用於控㈣點3G，- 0伏特（v)之汲極電壓侧可作用於位 、〇並且0伏特（V)之源極電壓Vss可作用於源極線2〇。 根據本發明之貫施例，浮置閘極2〇〇之電壓站可改變為大約 、伏特（V )。根據本發明之實施例，在一結點之間可產生大約+5 & t特（v)的電堡差vfloai_Vdd且可產生一 FN穿随現象。根據本 發明之貫施例’電子e可通過隨道氧化膜2〇2流入至浮置閘極2〇〇 中。 根據本發明之實施例，以下將描述使甩一熱電子注入方法的 11 200929529 ' 权式化作業。「第5圖」係為本發明實施例之使用一熱電子注入方 法的單多晶矽型電子可抹除可程式唯讀記憶體置之程式化方法之 才κ截面圖。请參閱「第5圖」，P型井220可形成於—半導體其板 中且高濃度的N+雜質離子區230及250可形成於p型井22〇中。 根據本發明之實施例’可形成隧道氧化膜24〇，並且浮置閑極2⑻ 及選擇閘極210可形成於隧道氧化膜240之頂部之上與^/戋上 方。根據本發明之實施例，浮置閘極FG2〇〇可與「第2圖」所示 ® 之浮置閘極82相對應，並且選擇閘極SG210可與「第2圖」所示 之選擇閘極60相對應。 根據本發明之實施例，在用以執行一程式化作業的熱電子注 入方法中’-没極電壓可相比較於-作用於一控制節點的正電壓 更大。根據本發明之實施例，一正電壓可相比較於—作用於一選 擇閉極210的沒極電壓更大，並且根據本發日月之實施例，一參考 ^ 電壓，例如一地面電壓可用作一源極電壓。 根據本發明之實關’在—程式化健綱，-1〇伏特（v) 之選擇電壓Vsg可作用於一選擇閘極21〇，一 3伏特（v)之控制 電屋Vcn可作用於一控制節點，一 5 5伏特⑺之沒極電壓雙 可作用於汲極區的N+雜質離子區細，並且- 〇伏特（v)之源 j電壓VSS可作用於源極區的N+雜質離子區—。根據 晶體可被㈣且可允許電流流過—通道。根據本發 之貫施例，—些熱電子可透過垂直於一閘極形成的電場產生且 12 200929529 通過隧道氧倾24〇注人於好巾。根據本發明之實施 例，由於熱電子的注人，-單元電晶體之閥值電壓可在—先二 壓上增加。 ^ 表2係為本發明之f施•上述一單多㈣魏子可抹除可 程式唯讀記憶體置之作業條件。 ❹ ❹ 表2 分類 Yen ----- Vdd --— Vsg ------ Vss 讀取 ------ 3 1 5 0 抹除 "---- 7 ------- 7 1--------- 0 FN程式 7 0 7 0 化 HEI程式 3 5.5 10 0 化 ——_ 根據本發明之實施例’可透過表2所示之作業條件察看讀取 扣)·生、抹除特性、FN程式化特性、以及熱電子注入(腿)程式化 特性。 一时=本發明之實施例，將結合「第2圖」及「第5圖」描述 單夕曰曰石夕型電子可抹除可程式唯讀記憶體置之製造方法。 一根據本發明之實施例，裝·緣區50可形成於-半導體基板 之:裝置絕緣區之上與/或上方。根據本發明之實施例，裝置絕 彖膜可透過任何方法形成。根據本發明之實施例，請參閱「第$ 13 200929529 圖」’一井可形成於-半導體基板中。裝置絕緣區5〇 半導體基板之上與/或上方職—絲且在此絲巾形成一介電. 材料形成。根據本發明之實施例，活性區的源極線2〇、控制_ ^位線40可透過裝置絕緣區5Q定義。根據本發明之實施例， -介電層例如-氧及―多轉層可戦於辭導 部之上與/或上方。 1 Ο ❹ 根據本翻之糊，介嫩多_可通過感光及蝴 過鄉成圖案且可形成一隨道氧化膜及不同之開極。根據本發明 之貫施例，多_可形細__擇_q及 及8鴻照％圖」形成。根據本發明之實施例，一控制節點 30之侧面的斤置閘極82可形成為不與裝置絕緣區 且可形成為與控制節點3〇之一頂部相重叠。根據本發明 例’控制節點3G之—側面的酬極82可形成為僅與活性區如 之一頂部相重疊。 一早多晶_子可抹除可程式唯讀 4體置及其政方村抑吨敏錢及方料相同 而知技術，一控制節點之—側的浮置閘極可形成為盘 -裝置絕緣區及-活性區分_重疊。根據本判之 二 _節,==_浮置_可形成為致使不與—裝置絕緣區相重 $，而疋僅與-活性區之—頂部相重疊。根據本發明之實施例， 可增加-控制_面之電容比—位線側面之電容之比率。根據 14 200929529 本發明之實施例，可改善耦合比。 根據本發明之實施例，一浮置閘極可形成為具有不同之形 狀，例如一指狀。這可最大化一結合電容。

Ο 根據習知技術，一Ν型雜質離子可注入於一浮置閘極之—底 部之中肋增加-結電容。這樣可增大_晶纽可增加製程之複 雜。然而本發明之實關，不仙―雜質摻雜此浮置閑 極可改善結電容。這可透過保證設計餘量而減少―晶片尺寸。 本領域之技術人員應當意識到在不脫離本發明所附之申請專 利範圍所揭示之本發明之精神和範圍的情況下，所作之更動:潤 均屬本發明之專娜護範圍之内。關於本發騎界定之保護 範圍請參照所附之申請專利範圍。 5 【圖式簡單說明】 第1圖係為-單多晶石夕型電子可抹除可程式唯讀記憶體之一 般單元陣列之電路圖； 第2圖係為本發明實施例之一單多晶判電子可抹 唯5員圮憶體之單元晶胞之結構圖； 第3圖係為本發明實施例之一單多晶石夕型電子可 唯讀記憶體球除健之轉目； ^ =4 ®麵本發明之實關之—料晶判電何抹除 /唯項5己憶體的程式化作業之示意圖；以及 ,、 第5圖係為本發明實施例之使用一熱電子注入方法的單夕曰 15 200929529 矽型電子可抹除可程式唯讀記憶體之程式化方法之橫截面圖 【主要元件符號說明】 5 10 20 30 32、42 40 50 60 70 80、82、200 100 、 110 202 > 240 210 220 230'250 Vsg Vcn Vdd Vfloat

井 單元晶胞 源極線 控制節點 觸點 位線 ， 裝置絕緣區 選擇閘極 非自動對準金屬矽化物區 浮置閘極 區域 隧道氧化膜 選擇閘極 P型井 N+雜質離子區 選擇電壓 控制電壓 汲極電壓 浮置閘極之電壓 16 200929529

Cl ' C2 Vss 結電容器 源極電壓

17

Claims (1)

1. 200929529 七、申請專利範圍： 1. -種單多糾型電子可抹除可程式唯讀記鐘裝置，係包含 啕. 一半導體基板，係具有-活性區及-裝置絕緣區； -浮置閘極，係位於該铸體基板之上的—控制節點之側 面，並且無活倾之1部相重纽不與職置輯區相重 疊；以及 Ο ❹ 一糖，細彡胁絲性區之_部之上。 2.如凊未項1所述之早多晶碎型電子可抹除可程式唯讀記憶體裝 置’其中該浮置閘極具有一指狀。 3‘如明求項1所奴早多㈣型電子可抹除可程式唯讀記憶體裝 置’包含有-單多晶判電子可抹除可程式唯讀記憶體，並中 該早多晶石夕型電子可抹除可程式唯讀記憶體配 電子注入方法執行-財化健。 "… =3所述之單多晶㈣電子可袜除可程式唯讀記憶體裝 ，八中在該熱電子注入方法中，—沒極糖目比較於一作用 於該控制節點的正電壓更大，_ 正電壓相比較於作用於該選擇 5 汲極糕更大，並且-參考電壓用作-源極賴。 置二多Μ型電子可抹除可程式唯讀記憶體裝 ^ -早多晶石夕型電子可抹除可程式唯讀記憶體，並中 電子可抹除可程式唯讀記憶體配設為使用一所 牙1遂方法執行一程式化作業。 18 200929529 6.如請求項5所述之單多晶矽型 班7莖電十可抹除可程式唯讀記憶體裝 置，其中在該FN穿緩方法中，_ —相同之正電壓作用於該選擇 閘極及該控制節點，並且一參 電壓 ^ 冤^:用作一、及極電壓及一源極 7. ^請求^所叙單Μ判料可抹除可程式唯讀記憶體裝 早夕一㈣子可抹除可程式唯讀記憶體，其中 © =早夕3日想電子可抹除可程式唯讀記憶體配設為使用一 FN 牙隨方法執行一抹除作業。 月求項1所这之單多晶判電子可抹除可程式唯讀記憶體裝 ’其中該浮置閘極與該裝置絕緣區在—字線方向上相距之距 離问該洋置閘極與魏置絕緣區在—⑽方向上相距之距離 相同。 9.如明求項1所述之單多㈣型電子可抹除可程式唯讀記憶體裝 ❹[射該浮置縣與該裝置絕，龍在-字線方向上相距之距 離係為G.1微米（㈣至1G微米（哗）。 1〇·如明求項！所逑之單多晶石夕型電子可抹除可程式唯讀記憶體農 置:其中該浮置閘極與該裝置絕緣區在一位線方向上相距之距 離係為G.1微米（μιη)至1()微米（师）。 11.-種早多晶_電子可抹除可程式唯讀記憶體裝置之製造方 法’係包含以下步驟： 形成-半導體基板，該轉縣板具有—活顏及一裝置 19

   200929529 絕緣區， 形成一多晶矽層於該半導體基板之上；以及 透過感光及蝕刻過程用以形成該多晶矽層之圖案形成一 斤置閘極於-控制節點之—側面，其巾該浮置閘極形成為與該 活性區之1部相重疊且不與該裝置絕賴相重疊。 12.如請求項11所述之單―電子可抹除可料唯讀記憶體 裝置之製造方法，其中該浮置閘極具有一指狀。 13.如請柄、12所述之單多轉型電子可抹除可程式唯讀記憶體 装i之製造方法，包含形成一第一結電容器於該控制節點之一 侧面的一區域中且形成―第二結電容器於同該控制節點相平 打之-赠之-側面，其中該第—結電容器之一第一電容相比 較於該第二結電容器之—第二電容更大。 14•如請求項所述之單4判電子可抹除可程 裝置之製造方法，其中該第一電容對該第二電容之比率為= 多〇·6 :0.95至〇·4之範圍内。 15.如請柄n所述之單多轉魏子可抹除可程 装置之製造方法，其中該浮置鬧極m 〇 貝錢體 之軸不需要獅子雜w、、主 入於該浮置閘極之一底部中。 作貝^王 16.如請求項η所狀單乡轉㈣子可抹 装置之製造方法，1中対署⑴ 式唯⑻己憶體 衣 中I于置閘極形成為與該裝置絕緣^一 字線方向上相距(U微米（_)至1〇微米（阳）。…在一 20 200929529 ,^請求項11所述之單多晶輕電子可抹除可程式唯讀記憶體 裝置之製造方法，其中該浮置閘極形成為與該裝置絕緣區在一 位線方向上相距0.1微米（μη!)至1〇微米（叩^。 瓜如請求項η所述之單多晶判電子可抹除可程式唯讀記憶體 裝置之製造方法，其中該浮置閘極與該裝置絕緣區在一字線方 向上相距之麟同該浮置閘極_裝置絕_在—位線方向 上相距之距離相等。 ❹设如請求項u所述之單多晶碎型電子可抹除可程式唯讀記憶體 ，置之製造方法，其巾該浮制_成為無裝置絕緣區在該 字線方向及該位線方向上均相距032微米（陣 I如請求項u所述之單多驗難子可抹除可程式唯讀記憶體 裝置之製造方法，更包含職_轉_於·性區之該頂部 〇 22