TW200835994A - Liquid crystal display and manufacturing method for the same - Google Patents

Liquid crystal display and manufacturing method for the same Download PDF

Info

Publication number
TW200835994A
TW200835994A TW096145584A TW96145584A TW200835994A TW 200835994 A TW200835994 A TW 200835994A TW 096145584 A TW096145584 A TW 096145584A TW 96145584 A TW96145584 A TW 96145584A TW 200835994 A TW200835994 A TW 200835994A
Authority
TW
Taiwan
Prior art keywords
electrode
wiring
source
semiconductor layer
film
Prior art date
Application number
TW096145584A
Other languages
English (en)
Inventor
Tadaki Nakahori
Hatsumi Kimura
Fumihiro Goto
Toshio Araki
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of TW200835994A publication Critical patent/TW200835994A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Mathematical Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

200835994 ^ 九、發明說明： 【發明所屬之技術領域】 本發明係有關液晶顯示裝置及其製造方法， 關使用薄膜電晶體（TFT)作為畫素的開關元件之主動=有 型液晶顯示裝置及其製造法。 陣 【先前技術】 近年來，在使用半導體裝置之顯示裝置的區域中，、 省能源、省空間為優點之液晶顯示裝置係取代了習知从 CRT，迅速普及化。在該液晶顯示裝置中，於透明絕二： 上設置複數個電極、或配線及元件。具體而言，將具 描配線或訊號配線、閘極電極或源極•没極電極之Τη = 為開關元件，並且設置為陣列狀，在錢示畫素上將獨立 的映像訊號施加於電極之主動矩陣型液晶顯示震置被 使用。 、 另-方面’就該主動矩陣型液晶顯示裝置之製造而 言，係如專利文獻1所揭示的’ 一般大多是採用實施5次 的光微影製程《製造方法(以了，稱& 5張光罩製程）。 在上述之5張光罩製程中，就圖案成形tft之源極電 極·配線的方法而t，有利用藥液之濕餘刻、及利用反應 性氣體之乾蝕刻。濕蝕刻係在細微加工或加工形狀控制的 觀點看來，雖然劣於乾_，但是在製造裝置價格或運轉 成本等成本面看來，卻是優於乾蝕刻。 在使用濕#刻的情況下， 當作為餘刻對象的源極電
2185-9282-PF 5 200835994 極·配線用金屬膜與其下層之間有微小的間隙存在時，藥 液會從該間隙滲透，而恐怕會造成源極電極·配線的斷線: 該斷線不良係在源極電極•配線用金屬膜的下層有落差的 it況下谷易發生。又在下層為非晶矽等半導體層的情況 下’於其上容易殘留前步驟的光阻殘渣，藉由該殘渣也容 易發生斷線不良。換言之，在下層為半導體層，且有落差 的情況下，最容易發生斷線不良。 為了防止上述斷線，在專利文獻2中，揭示了如第8 圖所示之液晶顯示裝置。如第8圖所示之液晶顯示裝置係 包括閘極電極•配線2、源極配線6a、源極電極⑽、汲極 電極7及半導體層1〇，並使半導體層1〇形成為島狀，利 用源極配線6a覆蓋位於源極配線6a下面之該半導體層1〇 的整體。藉此，可以防止蝕刻液的滲入。另一方面，在專 利文獻3或專利文獻4中，為了抑制光電流，而揭示了形 成為島狀之半導體層。 【專利文獻1】日本特開平1〇 —268353號公報 【專利文獻2】日本特開2001 —1 2514〇號公報 【專利文獻1】日本特開2003-30 3973號公報 【專利文獻1】曰本特開平2 —830號公報 【發明内容】 發明欲解決之謖顳 然而，為了因應近來之液晶顯示裝置的高解像度化， 而要求高開口率化。為此，雖然必須使源極配線更進一步
2185-9282-PF 6 200835994 將源極配 地細線化’但是在專利文獻2所記載的構成中 線細線化是有限度的。 以提供信賴性、生產 顯示裝置為目的。 本發明係為有鑑於上述情況者， I4生k ’且解像度南之主動矩陣型液晶 显解決謖顳之手趿 關於本發明之液晶顯示裝置，係為包括：形成在透明 絶緣基板上之閘極電極及閘極配線；覆蓋前述閘極電極及 閘極配線之閘極絕緣膜；形成在前述閘極絕緣膜上之半導 體層；形成在前述半導體層上之源極電極、源極配線、及 沒極電極；連接於前述沒極電極之晝素電極的液晶顯示裝 置，可述半導體層係使構成TFT t TFT部、形成在前述源 極配線與前述閘極配線所交叉的區域之源極.閘極交叉 心及連接前述TFT部與源極·閘極交又部之連接部—體 成形，並且利用前述源極電極及源極配線，覆蓋前述半導 體層之連接部整體及源極.閘極交又部之連接部側的一 份者。 關於本發明之液晶顯示裝置的製造方法，係為包括·· 在透明絕緣基板上形成第！金屬冑，並圖案成形該第工金 屬膜而形成閘極電極及閘極配線之步驟；在依序形成覆蓋 前述閘極電極之閘極絕緣膜及半導體層後，圖案成形該半 導體層之步驟；在前述半導體層上形成第2金屬膜，並藉 由濕蝕刻圖案成形該第2金屬膜而形成源極電極、源極配 線、及汲極電極之步驟，在前述半導體層之圖案成形中， 使構成TFT之TFT部、形成在前述源極配線與前述閘極配
2185-9282-PF 7 200835994 線所交又的區域之源極.閘極 與源極.間極交又部之連接邻二、及連接前述τρτ部 八Μ 遷接4 一體成形，並且在前述箆？ 金屬膜之圖案成形中，係形成 覆芸前、f本莫 、 〜，用源極電極及源極配線 ^ , 丨整體、及前述源極·閘極交叉 部之連接部側的一部份者。 1又又 發明效果 右疋根據本發明的話，能翁 此夠棱供信賴性、生產性優， 且解像度高之主動矩陣型液晶顯示裝置。 【實施方式】 g以實施發明之最佳形轉 以下，針對用於有關本發 陣型TFT陣列基板之實施形態 限疋於以下的實施形態。又為 圖面係適當地省略及簡略化。 [實施形態1 ] 明之液晶顯示裝置的主動矩 加以說明。但是，本發明不 了明確說明，以下的敘述及
第1圖係為有關本實施形態i之主動矩陣型TFT陣列 基板中之TFT形成區域附近的平面圖。第2圖係為第i圖 中之X-X’剖面圖，第3圖係為第1圖中之γ_γ，剖面圖回 第4圖係為第1圖中之Ζ-Ζ’剖面圖。 關於本實施形態之主動矩陣型TFT陣列基板，係如第 2圖所示’包括：透明絕緣基板1、閘極電極·配線2、閑 極絕緣膜3、半導體能動膜4、歐姆接觸膜5、源極電極6b、 汲極電極7、純化膜8、畫素電極9。在此，合併半導體能 2185-9282-PF 8 200835994 !=歐姆ΠΓ而稱為半導趙層1〇。又詳細說明係 m 層10係包括源極，交叉部他、 TFT邛1 〇b、及連接部1 〇c。 就透明絕緣基板1而言，可以使用玻璃基板、石英玻 璃等透明絕緣基板。雖然絕緣基板 =石=玻 度，但是為了變薄液晶顯示裝置的^的尽度可以為任意厚 以下去u A 在置的厗度，而以1.1随厚度 :下：：‘。當絕緣基…過薄時，由於藉由製程的熱經
歷，έ造成基板彎曲，而使圖# A f 圈案成形精確度降低。為此， 絕緣基板1的厚度係必須考量所使料製程而加以選擇。 又在絕緣基板i係由玻璃等脆性材料所構成之情況，為了 面之由於崩裂所導致之異物混入，而將基板的端 延^馮了特疋在各製程中之基板的處理 向，而在透明絕緣基板i的_部份設置切口，於 理上為佳。 农才吕 閘極電極•配線2係形成在透明絕緣基板i上。就間 極電極•配線2而言’可以❹厚度则〜⑽⑽程度之以 ^。、^^^、（^等為主要成份之金屬膜。 閘極絕緣膜3係形成為覆蓋透明絕緣基板】上之閑極 電極·配線2。就閘極絕緣m 3而言，可以使用厚度3〇〇 〜60〇nm程度之氮化矽膜（SiNx)、氧化矽膜（si〇x)、氮氧化 石夕膜（Si〇xNy)或是此等的層疊膜。在膜料薄的情況下，由 於在閘極配線與源極配線之交又部容易發生短路，因此以 達到閘極電極•配線2的膜厚以上為佳。一方面，在膜厚 為厚的情況下，會使TFT之0N電流變小，而降低顯示特性。 2185-9282-PF 9 200835994 半導體成動膜4係形成在閘極絕緣膜3上。就半導體 能動膜4而言，可以使用厚度1〇〇〜3〇〇nm程度之非晶矽 (3-8:〇膜或是多晶矽（1) — 3丨）膜。在膜厚為薄的情況下，於 後述之歐姆接觸膜5的乾蝕刻時容易發生消失。一方面， 在膜厚為厚的情況下，會使TFT之0N電流變小。 又在使用a-S i膜作為半導體能動膜4之情況下，使閘 極絕緣膜3之與a-Si膜的界面成為SiNx、或是Si〇xNy，從 TFT成為導通狀態之閘極電壓，也就是TFT的臨界電壓（ν^) 之控制性及信賴性的觀點看來為佳。一方面，在使用p_Si 膜作為半導體能動膜4之情況下，使閘極絕緣膜3之與p_s i 膜的界面成為Si Ox、或是Si 0xNy，從TFT的Vth之控制性及 信賴性的觀點看來為佳。 歐姆接觸膜5係形成在半導體能動膜4上。就歐姆接 觸膜5而言，可以使用厚度2〇〜7〇nm程度之在a_Si膜或 疋P-Si膜中摻雜微量p的n型a-si膜、η型p —si膜。 在此’半導體能動膜4及歐姆接觸膜5，也就是半導 體層1 0係如第1圖所示，包括形成在源極配線6a與閘極 配線2平面所交叉的區域之源極·閘極交叉部1〇&、構成 TFT之TFT部l〇b、及連接源極·閘極交叉部1〇a與TFT部 l〇b的區域，也就是連接部1〇c的3個區域。又儘管是當 然的，如第1圖所示，由於在TFT之通道部中係使歐姆接 觸膜5被除去，而使半導體層1〇僅包括半導體能動膜4。 源極電極6b及汲極電極7係形成在歐姆接觸膜5上， 並各自介由該接觸膜而與半導體能動膜4接觸。又源極電
2185-9282-PF 10 200835994 極6b係如第！圖所示，在源極配線6a與閘極配線2平面 所交叉的區域中，由源極配線6&分岐出來而形成。源極配 線6a係以與閘極電極•配線2約略垂直交又的方式，延伸 設置到源極端子（未圖示）。源極配線6a、源極電極讥及 汲極電極7係由相同的金屬膜所構成。就該金屬膜而言， 可以使用厚度100〜5〇〇nm程度之以A1、M〇、Cr、Ta、Ti、 Cu等主要成份之金屬膜。 +在此，如第1圖所示，源極配線6a及源極電極讥係 覆蓋了半導體層之源極.閘極交又部1Ga的連接部i〇c側 之一部份及連接部10c整體。第3圖係為顯示第i圖之 Y-Y’剖面圖。如第3圖所示，由於在閘極電極·配線2上 施加間極絕緣膜3’再形成半導體能動膜4及歐姆接觸膜 5 ’也就是半導體層1〇之源極.閘極交又部i〇a，因此可 以提高層間的絕緣性。 \ 一又第4圖係為顯示第i圖之z_z，剖面圖。如第4圖 所不’半導體層1G之源極.閘極交又部i Ga的連接部i 〇c 側之一部份係利用源極配線“加以覆蓋。更具體而言，半 導體層ίο之源極·閘極交叉部…的連接部^狀端面 整體係利用源極配線6a加以覆蓋，一彳面，才目反側之端面 係沒有利用源極配線63加以覆蓋。藉由這樣的構成，能夠 實現源極配線6a之細線化。又即使在源極配線h與半導 體層1G之間，使姓刻液從圖中右側滲人，但不被期望的触 刻也不會進行到源極配線6a之圖中左側，而可以防止源極 配線6a的斷線。因此，根據本發明，可以—邊防止源極電
2185-9282-PF 11 200835994 極•配線的斷線，一邊實現源極配線的細線化。又在第3 圖所示之污染部11中，容易殘留蝕刻殘渣，為此，容易使 蝕刻液從污染部11滲入。 又如第1圖及第2圖所示，在本實施形態中，使半導 體層之TFT部1 Ob形成在閘極電極•配線2的正上方。換 言之，在由絕緣基板1之主面的法線方向看來之情況下， 半‘體層之T F T部1 〇 b的形成區域係内包於閘極電極•配 線2的形成區域。也就是說，由於半導體層之TFT部1 〇b 係幵> 成在閘極絕緣膜3之平坦的區域上，使姓刻液難以從 半導體層之TFT部1 Ob與汲極電極7之間滲入，而可以防 止汲極電極7的斷線。 鈍化膜8係形成在源極配線6a、源極電極6b、汲極電 極7等的上面。就鈍化膜8而言，可以使用與閘極絕緣膜 3相同的材料。 晝素電極9係形成在鈍化膜8上。畫素電極9係介由 形成在鈍化膜8中之接觸孔12，而與汲極電極7電氣連接。 就晝素電極9而言，可以使用以π〇為代表之透明導電膜。 其次，針對有關本實施形態1之主動矩陣型TFT陣列 基板的製造方法加以闡述。又以下的說明例係為典型者， 在符合本發明之宗旨的限制下，當然也可以採用其他的製 造方法。 在表面洗淨化的絕緣基板1上，利用濺鍍、真空蒸鑛 等方法，成膜用以形成閘極電極•配線2之第1金屬膜。 其次，利用第1光微影製程（照相步驟）圖案成形上述
2185-9282-PF 12 200835994 第1金屬膜，而形成閘極電極·配線 以下所述:在將形成有第〗金屬膜的絕緣基板==如 塗布·乾餘感先性光阻。其次’藉由通過形成 之光罩圖案後加以曝光、顯影，以照相製版圖案 基板1上形成轉印光罩圖案之光阻。再者x 絕緣 二光阻㈣刻第1金屬膜。其後，剝離感光=化： 感光性光阻與第i金屬膜之潤濕性不好的情況下，於塗= 前進行1先淨或刪（六甲基二㈣幻氣相塗布等處理。 又在感光性光阻與第1金屬膜之密著性不好，而產生 剝離的情況下，適當進行加熱硬化溫度的高溫化或是加埶 硬化時間的長時間化等處理。上述第1金屬膜係可以利用、 ㈣液進行敍刻。又該第！金屬膜的钮刻係使圖案邊緣成 為錐形狀者’在防止由於與其他配線之落差所造成的短路 上為佳。在必b ’所謂錐形狀係以使剖面成為梯形狀的方式 钱刻圖案邊緣。 其次，利用電漿CVD法連續成膜用以形成由SiNx、 Si〇x、Si〇xNy等所構成之閘極絕緣膜3、由a—Si或p — Si所 構成之半導體能動膜4、由η型a-Si或η型p-Si所構成 之歐姆接觸膜5的薄膜。在使用a—Si膜作為半導體能動膜 4之情況下，藉由使閘極絕緣膜3之界面附近的成膜速度 變小’上層部的成膜速度變大，可以在很短的成膜時間， 知到移動度大，並使OFF時的漏電電流為小之TFT。上述 之 SiNx 膜、SiOx 膜、SiOxNy 膜、a-Si 膜、p-Si 膜、η 型 a-Si
膜、η型p-Si膜係可以利用既知的氣體（SiH4、NH3、H2、N〇2、 2185-9282-PF 13 200835994 PH3、I或此等的混合氣體），藉由乾蝕刻進行圖案成形。 其—人’利用第2光微影製程，至少在形成TFT部的部 份上，圖案成形半導體能動膜4及歐姆接觸膜5。閘極絕 緣膜3係涵蓋整體而殘留下來。半導體能動膜4及歐姆接 觸膜5的蝕刻係可以利用既知的氣體組成（例如SF6與〇2的 混合氣體或CF4與eh的混合氣體）進行乾蝕刻。 f 其次，利用濺鍍等方法成膜用以形成源極電極肋及汲 和電極7之第2金屬膜。藉由第3光微影製程，由第2金 屬膜形成源極配線6a(參照第！圖）、源極端子（未圖示）、 源極電極6b及汲極電極7。就第2金屬膜的钱刻方法而言， 敍用㈣刻。例如，第2金屬膜在由以所構成的情況下， 右是使用以硝酸銨鈽為主要成份之蝕刻液為佳。
其次，進行歐姆接觸膜5的餘刻。藉由該製程，使TFT 部之歐姆接觸膜5的中央部被 1散陈去，並使半導體能動膜4 露出。歐姆接觸膜5的侧係可以利㈣知的氣體組成（例 如SF^〇2的混合氣體以F4m的混合氣體）進行乾姓刻。 其次，利用電漿CVD法形成用以浓劣| 〇 · λ 风用以形成由SiNx、Si〇x、
Si〇xNy荨所構成之鈍化膜8的 咏刊用第4光微影製程， 由泫膜形成鈍化膜8。使用在對庫 ⑺10 l 了應於如弟1圖所示之接觸 孔12的部份開口之遮光光罩（ 口不），進仃均句性腺弁。 在上述曝光步驟後，使用顯影液 /、 進订顯影。其後，在掛庫 於接觸孔12的區域，利用蝕刻 t在對應 少驟形成開口部，廿你、、芬士 電極7等露出。 X J 口丨並使及極 其次，利用濺鍍法、真空墓 …、鍍去、塗布法等形成用以
2185-9282-PF 14 200835994 形成畫素電極9之透明導電膜。利用帛5光微影製程，由 透明導電膜形成晝素電極9。 如此所製造之主動矩陣型TFT陣列基板係與具有彩色 濾光膜或對向電極之對向基板(未圖示），介由間隔而被黏 合’並作為一對基板，於該間隔注入液晶。藉由將挾持該 液晶層之液晶面板安裝於背光單元，#以製造液晶/ 置。 [實施形態2 ] 其次，針對與上述實施形‘態丨之主動矩陣型m陣列 基板不同的實施形g 2加以說明。又在以下的說明中，與 上述實施形態1相同的構造構件係附予相同的符號，而適 當地省略其說明。又在下述之第5〜7圖中，顯示了閘極電 極•配線2、源極配線6a、源極電極6b、沒極電極7、及 半導體層10的形成位置關係，除此等之外的構成要素則加 以省略。
第5圖係為有關本實施形態2之主動矩陣型π?陣列 基板中之TFT形成區域附近的平面圖。在實施形態j中， 如第1圖所示，在由絕緣基板i之主面的法線方向看來之 清況下帛V體層之TFT部1 〇b係形成在閘極電極·配線 2的形成區域内。—方面，在本實施形態2中，在由絕緣 基板1之主面的法線方向看來之情況下，半導體層之TFT 部10b的-部份係在汲極電極7的下部中，由間極電極· 配線2的形成區域突出而形成，此點係與實施形態^不同。 ;、、、:而由、、、邑緣基板1之主面的法線方向看來，半導體層之
2185-9282-PF 15 200835994 TFT部l〇b的形成 所交叉的2個點， 電極•配線2的形 層之TFT部1 〇b與 電極7的斷線。 區域外周與閘極電極 係與實施形態1相同 成區域内。為此，姓 汲極電極7之間滲入 的形成區域外周 都是存在於閘極 刻液難以由半導體 ，而可以防止汲極
又如第6圖及第7圖所示，由絕緣基板1之主面的法 線方向看來，在半導體層之TF”"0b的形成區域外周與 閘極電極7的开》成區域外周所交叉的2個點中，若至少使 1個點存在於閑極電極·配線2的形成 二 防止没極電極7的斷線。 的居了以 【圖式簡單說明】 第1圖係為有關實施形態rTFT陣列基板的平面圖。 第2圖係為第1圖中之χ-χ，剖面圖。 第3圖係為第1圖中之γ-γ，剖面圖。 第4圖係為第1圖中之Z - Z,剖面圖。 第5圖係為顯示關於第2實施形態之TFT陣列基板的 平面圖。 第6圖係為顯示關於第2實施形態之TFT P車列基板的 平面圖。 苐7圖係為_ +關 勺”肩不關於第2實施形態之TFT陣列基板的 平面圖。 第8圖係為習知 _ *之TFT陣列基板的平面圖。
2185-9282-PF 16 200835994 ^ 【主要元件符號說明】 1 透明絕緣基板； 2 閘極電極·配線； 3 閘極絕緣膜； 4 半導體能動膜； 5 歐姆接觸膜； 6a 源極配線； 6b 源極電極； 7 汲極電極； 8 純化膜； 9 畫素電極； 10 半導體層； 10a 源極·閘極交叉部； 10b TFT 部； 10c 連接部； 11 污染部； 12 接觸孔 17
2185-9282-PF

Claims (1)

  1. 200835994 十、申請專利範圍·· 1 · 一種液晶顯示裝置，包括： 閘極（gate)電極·配線，形成在透明絕緣基板上； 閘極絕緣膜，覆蓋前述閘極電極·配線； 半導體層，形成在前述閘極絕緣膜上； ,源極（S〇Urce)電極、源極配線、及汲極（drain)電極， 形成在前述半導體層上；及 畫素電極，連接於前述汲極電極， 其中，前述半導體層係使構成TFT之TFT部、形成在 W述源極配線與前述閘極配線所交又的區域之源極.閘極 交又部、及連接前述TFT部與源極.閘極交又部之連接部 一體成形， 利用前述源極電極及源極配線，覆蓋前述半導體層之 連接部整體及源極.間極交叉部之連接部側的—部份。曰 2.如申請專利範圍第1項之液晶顯示裝置，其中，在 由前述透明絕緣基板之主面的法線方向看來之情況下，前 、述半導體層之TFT部的形成區域外周與前述汲極電極的： 成區域外周所交叉的2個交叉點中，至少使-方存在於前 述閘極電極·配線的形成區域内。 3 ·如申請專利範圍第2項之液晶顯示裝置，其中，在 由岫述透明絕緣基板之主面的法線方向看來之情況下，前 述半導體層之TFT部的形成區域外周與前述汲極電極的= 成區域外周所交叉的2個交叉點中之任—方都存在於前述 閘極電極·配線的形成區域内。 2185-9282-PF 18 200835994 _ 4·如申請專利範圍第3項之液晶顯示裝置，其中，在 由前述透明絕緣基板之主面的法線方向看來之情況下，前 述半導體層之m部的形成區域係内包於前述閘極電極· 配線的形成區域。 5.如申請專利範圍第項中任_項之液晶顯示裝 置，其中，前述半導體層係包括半導體能動膜與歐姆接觸 (ohmic contact)膜 ° 6 · 一種液晶顯示裝置之製造方法，包括： 卜纟透明絕緣基板上形成第1金屬冑，並圖案成形 (patterning)該第i金屬膜而形成閘極電極配線之步驟； 在依序形成覆蓋閘極電極·配線之閘極絕緣膜及半導 體層後，圖案成形該半導體層之步驟； 在前述半導體層上形成第2金屬膜，並藉由濕姓刻 (wet etching)圖案成形該第2金屬膜而形成源極電極、源 極配線、及汲極電極之步驟， 其中，在前述半導體層之圖案成形中，係使構成tft 之TFT部、形成在前述源極配線與前述問極電極.配線所 交叉的區域之源極.閉極交叉部、及連接前述m部與源 極·閘極交叉部之連接部一體成形， 在前述第2金屬膜之圖案成形中，係形成為利用㈣ 電極及源極配線覆蓋前述半導體層之連接部整體、及前述 源極·閘極交叉部之連接部側的一部份。 7.如申請專利範圍第6項之液晶顯示裝置的製造方 法，其中，在由前述透明絕緣基板之主面的法線方向看來 2185-9282-PF 19 200835994 之情況下，前述半導體層之TFT部的形成區域外周與前述 >及極電極的形成區域外周所交叉的2個交叉點中，至少使 一方存在於前述閘極電極及配線的形成區域内。 8.如申請專利範圍第7項之液晶顯示裝置的製造方 法’其中’在由前述透明絕緣基板之主面的法線方向看來 之情況下’前述半導體層之TFT部的形成區域外周與前述 〉及極電極的形成區域外周所交叉的2個交叉點之中任一方 都存在於前述閘極電極及配線的形成區域内。 9 ·如申請專利範圍第8項之液晶顯示裝置的製造方 法，其中，在由前述透明絕緣基板之主面的法線方向看來 之情況下，前述半導體層之TFT部的形成區域係内包於前 述閘極電極·配線的形成區域。 弟6至9項中任一項之液晶顯示 别述半導體層係包括半導體能動 10 ·如申請專利範圍第 裝置的製造方法，其中，前 膜與歐姆接觸膜。 2185-9282-PF 20
TW096145584A 2007-02-21 2007-11-30 Liquid crystal display and manufacturing method for the same TW200835994A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007040396A JP5042662B2 (ja) 2007-02-21 2007-02-21 液晶表示装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW200835994A true TW200835994A (en) 2008-09-01

Family

ID=39706314

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096145584A TW200835994A (en) 2007-02-21 2007-11-30 Liquid crystal display and manufacturing method for the same

Country Status (5)

Country Link
US (1) US7952670B2 (zh)
JP (1) JP5042662B2 (zh)
KR (1) KR20080077909A (zh)
CN (1) CN101251693A (zh)
TW (1) TW200835994A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102473362B (zh) * 2009-07-24 2013-06-05 夏普株式会社 薄膜晶体管基板的制造方法
CN102116977B (zh) * 2009-12-31 2015-05-20 北京京东方光电科技有限公司 阵列基板及其制造方法
KR101784995B1 (ko) * 2010-10-21 2017-10-13 삼성디스플레이 주식회사 박막 트랜지스터, 그를 포함하는 유기 전계 발광 표시장치 및 그들의 제조방법
CN104733473A (zh) * 2015-03-13 2015-06-24 京东方科技集团股份有限公司 显示基板及其制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4990981A (en) * 1988-01-29 1991-02-05 Hitachi, Ltd. Thin film transistor and a liquid crystal display device using same
JP3634089B2 (ja) * 1996-09-04 2005-03-30 株式会社半導体エネルギー研究所 表示装置
JP3208658B2 (ja) * 1997-03-27 2001-09-17 株式会社アドバンスト・ディスプレイ 電気光学素子の製法
JP3519272B2 (ja) * 1998-05-11 2004-04-12 シャープ株式会社 液晶表示装置およびその製造方法
KR100351874B1 (ko) 1999-09-14 2002-09-12 엘지.필립스 엘시디 주식회사 박막트랜지스터 액정표시소자
JP3345380B2 (ja) * 1999-10-27 2002-11-18 株式会社アドバンスト・ディスプレイ 液晶表示装置およびその製造方法
US6838696B2 (en) * 2000-03-15 2005-01-04 Advanced Display Inc. Liquid crystal display
JP2001343669A (ja) 2000-06-02 2001-12-14 Hitachi Ltd 液晶表示装置
JP3881160B2 (ja) 2000-06-27 2007-02-14 株式会社アドバンスト・ディスプレイ Ｔｆｔアレイ基板およびこれを用いた液晶表示装置
KR100829785B1 (ko) * 2001-12-11 2008-05-16 엘지디스플레이 주식회사 횡전계형 액정표시장치
JP4138357B2 (ja) * 2002-04-11 2008-08-27 三菱電機株式会社 薄膜トランジスタアレイ基板及びそれを用いた液晶表示装置
JP2004013003A (ja) * 2002-06-10 2004-01-15 Advanced Display Inc 液晶表示装置
KR100925458B1 (ko) * 2003-01-17 2009-11-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20070063969A (ko) * 2005-12-16 2007-06-20 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Also Published As

Publication number Publication date
US7952670B2 (en) 2011-05-31
JP5042662B2 (ja) 2012-10-03
CN101251693A (zh) 2008-08-27
US20080198288A1 (en) 2008-08-21
KR20080077909A (ko) 2008-08-26
JP2008203589A (ja) 2008-09-04

Similar Documents

Publication Publication Date Title
JP4580890B2 (ja) 薄膜トランジスタ、平板表示装置用アレイ基板、薄膜トランジスタの製造方法、及び平板表示装置用アレイ基板の製造方法
US6927105B2 (en) Thin film transistor array substrate and manufacturing method thereof
US8236628B2 (en) Array substrate and manufacturing method
JP6437574B2 (ja) 薄膜トランジスタおよびその製造方法、アレイ基板、並びに表示装置
TW200810129A (en) Active matrix TFT array substrate and method of manufacturing the same
JP2009070861A (ja) 表示装置
JP2019537282A (ja) アレイ基板とその製造方法及び表示装置
WO2015143818A1 (zh) 阵列基板及其制造方法、显示装置
TW415109B (en) Structure and fabrication of thin-film transistor (TFT) array
TW474023B (en) Thin film transistor process of liquid crystal display
JP2003517641A (ja) アクティブマトリクスデバイスの製造方法
JPH10290012A (ja) アクティブマトリクス型液晶表示装置およびその製造方法
JPH1195256A (ja) アクティブマトリクス基板
JP2678044B2 (ja) アクティブマトリクス基板の製造方法
TW200835994A (en) Liquid crystal display and manufacturing method for the same
WO2013181902A1 (zh) 薄膜晶体管及其制造方法、阵列基板和显示装置
JP2008098642A (ja) 薄膜トランジスタ基板の製造方法
JP2007206712A (ja) アクティブマトリクス方式液晶表示装置
JPH06204247A (ja) 薄膜トランジスタの製造方法
WO2014117444A1 (zh) 阵列基板及其制作方法、显示装置
KR100272255B1 (ko) 박막트랜지스터제조방법
US7049163B1 (en) Manufacture method of pixel structure
JP5543538B2 (ja) ピクセル構造の製造方法及びピクセル構造
JPH10173195A (ja) 薄膜トランジスタ及びその製造方法
KR100663288B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법