JP2004013003A - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP2004013003A JP2004013003A JP2002168956A JP2002168956A JP2004013003A JP 2004013003 A JP2004013003 A JP 2004013003A JP 2002168956 A JP2002168956 A JP 2002168956A JP 2002168956 A JP2002168956 A JP 2002168956A JP 2004013003 A JP2004013003 A JP 2004013003A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- display device
- pattern
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04H—BUILDINGS OR LIKE STRUCTURES FOR PARTICULAR PURPOSES; SWIMMING OR SPLASH BATHS OR POOLS; MASTS; FENCING; TENTS OR CANOPIES, IN GENERAL
- E04H7/00—Construction or assembling of bulk storage containers employing civil engineering techniques in situ or off the site
- E04H7/02—Containers for fluids or gases; Supports therefor
- E04H7/18—Containers for fluids or gases; Supports therefor mainly of concrete, e.g. reinforced concrete, or other stone-like material
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- E—FIXED CONSTRUCTIONS
- E03—WATER SUPPLY; SEWERAGE
- E03B—INSTALLATIONS OR METHODS FOR OBTAINING, COLLECTING, OR DISTRIBUTING WATER
- E03B11/00—Arrangements or adaptations of tanks for water supply
-
- E—FIXED CONSTRUCTIONS
- E03—WATER SUPPLY; SEWERAGE
- E03B—INSTALLATIONS OR METHODS FOR OBTAINING, COLLECTING, OR DISTRIBUTING WATER
- E03B11/00—Arrangements or adaptations of tanks for water supply
- E03B11/10—Arrangements or adaptations of tanks for water supply for public or like main water supply
- E03B11/14—Arrangements or adaptations of tanks for water supply for public or like main water supply of underground tanks
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Health & Medical Sciences (AREA)
- Mathematical Physics (AREA)
- Hydrology & Water Resources (AREA)
- Public Health (AREA)
- Water Supply & Treatment (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Liquid Crystal (AREA)
- General Engineering & Computer Science (AREA)
- Civil Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】スイッチング素子としてのＴＦＴがマトリクス状に配列形成されたＴＦＴアレイ基板において、配線（走査線と信号線）が絶縁膜等を介して交差する領域における下層配線（走査線）による段差に起因する上層配線（信号線）の断線を防止して、信頼性の高い液晶表示装置を高歩留まりで得る。
【解決手段】走査線（ゲート配線）２と信号線（ソース配線）６が交差する領域において、走査線（ゲート配線）２はパターンの両側に少なくとも一回以上の折れ曲がり部８ａを有したパターンとする。
【選択図】 図１
【解決手段】走査線（ゲート配線）２と信号線（ソース配線）６が交差する領域において、走査線（ゲート配線）２はパターンの両側に少なくとも一回以上の折れ曲がり部８ａを有したパターンとする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、薄膜トランジスタ（以下、ＴＦＴと称する）をスイッチング素子として搭載したアクティブマトリクス型液晶表示装置に関するものである。
【０００２】
【従来の技術】
ガラス基板などの透明絶縁性基板上にスイッチング素子としてＴＦＴをマトリクス状に配設したＴＦＴアレイ基板と、対向電極を有するカラーフィルタ基板との間に液晶を挟持してなるアクティブマトリクス液晶表示装置は、画像表示装置の平面化への期待と共に、フラットディスプレイとして商品化も進められ、ノート型のパーソナルコンピュータをはじめＯＡモニター用として大きな市場を開拓中である。
アクティブマトリクス型液晶表示装置にスイッチング素子として搭載されるＴＦＴは、比較的低温で大面積に堆積が可能な非晶質シリコンを半導体層として用いる場合が多い。
【０００３】
従来のＴＦＴアレイ基板の製造方法の一例を図を用いて説明する。
図６は従来のＴＦＴアレイ基板の要部断面を示す図で、１はガラス基板、２はゲート配線（ゲート電極部分を含む）、３はゲート絶縁膜、４は半導体層、５はオーミックコンタクト層、６はソース配線（ソース電極部分を含む）、７はドレイン電極、９はパッシベーション膜、１０は画素電極、１１はコンタクトホールをそれぞれ示している。
【０００４】
まず、ガラス基板１上にＣｒやＭｏ等からなる第一の導電性薄膜を成膜した後、第一の写真製版工程で第一の導電性薄膜をパターニングしてゲート配線２および保持容量電極（図示せず）を形成する。
次に、ゲート絶縁膜３、ａ−Ｓｉ：Ｈ（水素原子が添加されたアモルファスシリコン）膜、ｎ＋ａ−Ｓｉ：Ｈ膜をプラズマＣＶＤ法により連続して積層した後、第二の写真製版工程でａ−Ｓｉ：Ｈ膜およびｎ＋ａ−Ｓｉ：Ｈ膜をパターニングしてゲート配線２（ゲート電極部分）の上方に半導体層４およびオーミックコンタクト層５を形成する。
【０００５】
次に、ＣｒやＭｏ等からなる第二の導電性薄膜を成膜した後、第三の写真製版工程で第二の導電性薄膜をパターニングしてソース配線６およびドレイン電極７を形成する。次に、形成したソース配線６およびドレイン電極７をマスクとしてチャネル領域のオーミックコンタクト層５をエッチングしてＴＦＴを形成する。
次に、プラズマＣＶＤ法等によりパッシベーション膜９を積層した後、第四の写真製版工程でパッシベーション膜９にコンタクトホール１１を形成する。
最後に、ＩＴＯ等からなる第三の導電性薄膜を成膜した後、第五の写真製版工程で第三の導電性薄膜をパターニングして画素電極１０を形成する。このとき、画素電極１０はコンタクトホール１１を介してドレイン電極７電気的に接続されている。以上の工程により、ＴＦＴアレイ基板が形成される。
【０００６】
【発明が解決しようとする課題】
従来のＴＦＴアレイ基板は上述した工程を経て形成されており、第二の導電性薄膜をスパッタ法等により成膜した後、第三の写真製版工程でレジストパターンを形成し、ウェットエッチング法により第二の導電性薄膜をエッチングしてソース配線６およびドレイン電極７を形成する工程において、図７（ｂ）に示すように、ゲート配線２とソース配線６が交差する領域では、ゲート配線２の端面の形状に依存してゲート配線２による段差部がひさし形状となっており、ひさし形状の段差上に成膜される第二の導電性薄膜（ソース配線６）は、段差部での追従性が悪く下層との密着が不十分で隙間１２等が生じる場合があり、第二の導電性薄膜をエッチングするエッチャントは図７（ａ）中矢印方向に侵食するため、第二の導電性薄膜（ソース配線６）の下層との密着が不十分な部分（隙間１２等）では、第二の導電性薄膜下にエッチャントが染み込んでソース配線６に断線を生じさせ、表示不良の原因となるなどの問題があった。
なお、図７において、（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂ線に沿った断面図である。
【０００７】
この発明は、上記のような問題点を解消するためになされたもので、配線が絶縁膜等を介して交差する領域において、上層の配線（ソース配線）に断線等の欠陥が発生するのを防止して信頼性の高い液晶表示装置を高歩留まりで得ることを目的とする。
【０００８】
【課題を解決するための手段】
この発明に係わる液晶表示装置は、透明絶縁性基板上に形成された複数本の走査線と、この走査線と絶縁層を介して交差する方向に形成された複数本の信号線と、走査線および信号線から信号が供給されて表示電極に電圧を印加するスイッチング素子を有する液晶表示装置において、走査線は、信号線と交差する領域で、パターンの両側に少なくとも一回以上折れ曲がり部を有した構造である。
また、走査線は、信号線と交差する領域で、パターンの両側に凹形状部を有した構造である。
また、走査線は、信号線と交差する領域で、パターンの両側に凸形状部を有した構造である。
また、凹形状部および凸形状部の形状は、矩形状もしくはＶ字形状である。
【０００９】
【発明の実施の形態】
実施の形態１．
以下、この発明の一実施の形態である液晶表示装置を図について説明する。図１はこの発明の実施の形態１による液晶表示装置を構成するＴＦＴアレイ基板の製造工程途中における要部を模式的に示す平面図である。
図において、１はガラス基板、２は走査線（ゲート配線で、ゲート電極部分を含む）、３はゲート絶縁膜、４は半導体層、５はオーミックコンタクト層、６は信号線（ソース配線）、６ａはソース電極、７はドレイン電極、８ａはゲート配線２とソース配線６が交差する領域において、ゲート配線２のパターンの両側に設けられた折れ曲がり部をそれぞれ示している。
【００１０】
次に、本実施の形態による液晶表示装置のＴＦＴアレイ基板の製造工程について説明する。
まず、ガラス基板１上にＣｒやＭｏ等からなる第一の導電性薄膜を成膜した後、第一の写真製版工程で第一の導電性薄膜をパターニングしてゲート配線２および保持容量電極（図示せず）を形成する。このとき、ゲート配線２は、後に形成するソース配線６と交差する領域において、パターンの両側に少なくとも一回以上の折れ曲がり部８ａを有している。なお、複数回の折れ曲がり部を設けた場合は、階段状となる。
【００１１】
次に、ゲート絶縁膜３、ａ−Ｓｉ：Ｈ（水素原子が添加されたアモルファスシリコン）膜、ｎ＋ａ−Ｓｉ：Ｈ膜をプラズマＣＶＤ法により連続して積層した後、第二の写真製版工程でａ−Ｓｉ：Ｈ膜およびｎ＋ａ−Ｓｉ：Ｈ膜をパターニングしてゲート電極２（ゲート電極部分）の上方に半導体層４およびオーミックコンタクト層５を形成する。
次に、ＣｒやＭｏ等からなる第二の導電性薄膜を成膜した後、第三の写真製版工程で第二の導電性薄膜をパターニングしてソース配線６、ソース電極６ａおよびドレイン電極７を形成する（図１）。
【００１２】
次に、形成したソース電極６ａおよびドレイン電極７をマスクとしてチャネル領域のオーミックコンタクト層５をエッチングしてＴＦＴを形成する。
次に、プラズマＣＶＤ法等によりパッシベーション膜を積層した後、第四の写真製版工程でパッシベーション膜にコンタクトホールを形成する
最後に、ＩＴＯ等からなる第三の導電性薄膜を成膜した後、第五の写真製版工程で第三の導電性薄膜をパターニングして画素電極を形成する。このとき、画素電極はコンタクトホールを介してドレイン電極７と電気的に接続されている。以上の工程により、ＴＦＴアレイ基板が形成される。
【００１３】
本実施の形態によれば、第二の導電性薄膜を成膜した後、第三の写真製版工程でレジストパターンを形成し、ウェットエッチング法により第二の導電性薄膜をエッチングしてソース配線６、ソース電極６ａおよびドレイン電極７を形成する際に、ゲート配線２とソース配線６が交差する領域において、ゲート配線２の段差部の形状に依存して、段差部での第二の導電性薄膜の追従性および下層との密着が十分でなかった場合においても、第二の導電性薄膜をエッチングするエッチャントは図１中矢印で示した方向に侵食するが、ゲート配線２に設けた折れ曲がり部８ａにより第二の導電性薄膜下へのエチャントの染み込みが阻止されるため、ゲート配線２とソース配線６の交差部におけるソース配線６の断線を防止することができる。
【００１４】
実施の形態２．
実施の形態１では、ゲート配線２とソース配線６が交差する領域において、図１に示すようにゲート配線２のパターン両側に折れ曲がり部８ａを設けたが、図２もしくは図３に示すように、ゲート配線２とソース配線６が交差する領域のゲート配線２のパターン両側に凹形状部８ｂ、８ｃを設けてもよい。
図２においては矩形状の凹部８ｂ、図３においてはＶ字形状の凹部８ｃを設けた図を示しているが、凹形状部の形状は矩形状やＶ字形状に限定されるものではない。
なお、その他の構成および製造方法は実施の形態１と同様であるので説明を省略する。
【００１５】
本実施の形態によれば、実施の形態１と同様の効果が得られると共に、実施の形態１に比べてゲート配線２幅の変化量が小さいため、他の電極や配線との容量への影響を小さくすることができる。
【００１６】
実施の形態３．
実施の形態２では、ゲート配線２とソース配線６が交差する領域において、図２もしくは図３に示すように、ゲート配線２のパターン両側に凹形状部８ｂ、８ｃを設けたが、図４もしくは図５に示すように、ゲート配線２とソース配線６が交差する領域のゲート配線２のパターン両側に凸形状部８ｄ、８ｅを設けてもよい。
図４においては矩形状の凸部８ｄ、図５においてはＶ字形状の凸部８ｅを設けた図を示しているが、凸形状部の形状は矩形状やＶ字形状に限定されるものではない。
なお、その他の構成および製造方法は実施の形態１と同様であるので説明を省略する。
【００１７】
本実施の形態によれば、実施の形態２と同様の効果が得られると共に、実施の形態２に比べてゲート配線２の配線抵抗を小さくすることができる。
【００１８】
なお、上記実施の形態１、２および３において、折れ曲がり部８ａや凸形状部の突出長さはパターンの片側で最大ゲート配線幅と同程度、凹形状部の凹み長さはパターンの片側で最大ゲート配線幅の１／３とする。また、凹部および凸部の幅は交差するソース配線幅の最大１／２とする。
【００１９】
【発明の効果】
以上のように、この発明によれば、液晶表示装置を構成するスイッチング素子としてのＴＦＴがマトリクス状に配列形成されてなるＴＦＴアレイ基板において、行列状に配設された走査線（ゲート配線）と信号線（ソース配線）が交差する領域における走査線のパターン両側に、少なくとも一回以上の折れ曲がり部を設けることにより、走査線による段差に起因する信号線の断線を防止して信頼性の高い液晶表示装置を高歩留まりで得ることができる。
【００２０】
また、走査線と信号線が交差する領域において、走査線のパターン両側に凹形状部を設けることにより、走査線幅を大きく変化させることなく走査線による段差に起因する信号線の断線を防止することができるので、他の電極や配線との容量への影響を小さくすることができる。
【００２１】
また、走査線と信号線が交差する領域において、走査線のパターン両側に凸形状部を設けることにより、凹形状部を設ける場合と比べて走査線の配線抵抗を小さくすることができる。
【００２２】
また、走査線に設ける凹形状部や凸形状部の形状は、矩形状、Ｖ字形状等容易に形成が可能な形状で上記効果を得ることができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１による液晶表示装置を構成するＴＦＴアレイ基板の製造工程途中における要部を模式的に示す平面図である。
【図２】この発明の実施の形態２による液晶表示装置を構成するＴＦＴアレイ基板の製造工程途中における要部を模式的に示す平面図である。
【図３】この発明の実施の形態２による他の液晶表示装置を構成するＴＦＴアレイ基板の製造工程途中における要部を模式的に示す平面図である。
【図４】この発明の実施の形態３による液晶表示装置を構成するＴＦＴアレイ基板の製造工程途中における要部を模式的に示す平面図である。
【図５】この発明の実施の形態３による他の液晶表示装置を構成するＴＦＴアレイ基板の製造工程途中における要部を模式的に示す平面図である。
【図６】従来のこの種液晶表示装置を構成するＴＦＴアレイ基板の要部断面を示す図である。
【図７】従来の液晶表示装置を構成するＴＦＴアレイ基板における問題点を説明するための図である。
【符号の説明】
１ ガラス基板、２ 走査線（ゲート配線）、３ ゲート絶縁膜、
４ 半導体層、５ オーミックコンタクト層、６ 信号線（ソース配線）、
６ａ ソース電極、７ ドレイン電極、８ａ 折れ曲がり部、
８ｂ 矩形状の凹部、８ｃ Ｖ字形状の凹部、
８ｄ 矩形状の凸部、８ｅ Ｖ字形状の凸部。
【発明の属する技術分野】
この発明は、薄膜トランジスタ（以下、ＴＦＴと称する）をスイッチング素子として搭載したアクティブマトリクス型液晶表示装置に関するものである。
【０００２】
【従来の技術】
ガラス基板などの透明絶縁性基板上にスイッチング素子としてＴＦＴをマトリクス状に配設したＴＦＴアレイ基板と、対向電極を有するカラーフィルタ基板との間に液晶を挟持してなるアクティブマトリクス液晶表示装置は、画像表示装置の平面化への期待と共に、フラットディスプレイとして商品化も進められ、ノート型のパーソナルコンピュータをはじめＯＡモニター用として大きな市場を開拓中である。
アクティブマトリクス型液晶表示装置にスイッチング素子として搭載されるＴＦＴは、比較的低温で大面積に堆積が可能な非晶質シリコンを半導体層として用いる場合が多い。
【０００３】
従来のＴＦＴアレイ基板の製造方法の一例を図を用いて説明する。
図６は従来のＴＦＴアレイ基板の要部断面を示す図で、１はガラス基板、２はゲート配線（ゲート電極部分を含む）、３はゲート絶縁膜、４は半導体層、５はオーミックコンタクト層、６はソース配線（ソース電極部分を含む）、７はドレイン電極、９はパッシベーション膜、１０は画素電極、１１はコンタクトホールをそれぞれ示している。
【０００４】
まず、ガラス基板１上にＣｒやＭｏ等からなる第一の導電性薄膜を成膜した後、第一の写真製版工程で第一の導電性薄膜をパターニングしてゲート配線２および保持容量電極（図示せず）を形成する。
次に、ゲート絶縁膜３、ａ−Ｓｉ：Ｈ（水素原子が添加されたアモルファスシリコン）膜、ｎ＋ａ−Ｓｉ：Ｈ膜をプラズマＣＶＤ法により連続して積層した後、第二の写真製版工程でａ−Ｓｉ：Ｈ膜およびｎ＋ａ−Ｓｉ：Ｈ膜をパターニングしてゲート配線２（ゲート電極部分）の上方に半導体層４およびオーミックコンタクト層５を形成する。
【０００５】
次に、ＣｒやＭｏ等からなる第二の導電性薄膜を成膜した後、第三の写真製版工程で第二の導電性薄膜をパターニングしてソース配線６およびドレイン電極７を形成する。次に、形成したソース配線６およびドレイン電極７をマスクとしてチャネル領域のオーミックコンタクト層５をエッチングしてＴＦＴを形成する。
次に、プラズマＣＶＤ法等によりパッシベーション膜９を積層した後、第四の写真製版工程でパッシベーション膜９にコンタクトホール１１を形成する。
最後に、ＩＴＯ等からなる第三の導電性薄膜を成膜した後、第五の写真製版工程で第三の導電性薄膜をパターニングして画素電極１０を形成する。このとき、画素電極１０はコンタクトホール１１を介してドレイン電極７電気的に接続されている。以上の工程により、ＴＦＴアレイ基板が形成される。
【０００６】
【発明が解決しようとする課題】
従来のＴＦＴアレイ基板は上述した工程を経て形成されており、第二の導電性薄膜をスパッタ法等により成膜した後、第三の写真製版工程でレジストパターンを形成し、ウェットエッチング法により第二の導電性薄膜をエッチングしてソース配線６およびドレイン電極７を形成する工程において、図７（ｂ）に示すように、ゲート配線２とソース配線６が交差する領域では、ゲート配線２の端面の形状に依存してゲート配線２による段差部がひさし形状となっており、ひさし形状の段差上に成膜される第二の導電性薄膜（ソース配線６）は、段差部での追従性が悪く下層との密着が不十分で隙間１２等が生じる場合があり、第二の導電性薄膜をエッチングするエッチャントは図７（ａ）中矢印方向に侵食するため、第二の導電性薄膜（ソース配線６）の下層との密着が不十分な部分（隙間１２等）では、第二の導電性薄膜下にエッチャントが染み込んでソース配線６に断線を生じさせ、表示不良の原因となるなどの問題があった。
なお、図７において、（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂ線に沿った断面図である。
【０００７】
この発明は、上記のような問題点を解消するためになされたもので、配線が絶縁膜等を介して交差する領域において、上層の配線（ソース配線）に断線等の欠陥が発生するのを防止して信頼性の高い液晶表示装置を高歩留まりで得ることを目的とする。
【０００８】
【課題を解決するための手段】
この発明に係わる液晶表示装置は、透明絶縁性基板上に形成された複数本の走査線と、この走査線と絶縁層を介して交差する方向に形成された複数本の信号線と、走査線および信号線から信号が供給されて表示電極に電圧を印加するスイッチング素子を有する液晶表示装置において、走査線は、信号線と交差する領域で、パターンの両側に少なくとも一回以上折れ曲がり部を有した構造である。
また、走査線は、信号線と交差する領域で、パターンの両側に凹形状部を有した構造である。
また、走査線は、信号線と交差する領域で、パターンの両側に凸形状部を有した構造である。
また、凹形状部および凸形状部の形状は、矩形状もしくはＶ字形状である。
【０００９】
【発明の実施の形態】
実施の形態１．
以下、この発明の一実施の形態である液晶表示装置を図について説明する。図１はこの発明の実施の形態１による液晶表示装置を構成するＴＦＴアレイ基板の製造工程途中における要部を模式的に示す平面図である。
図において、１はガラス基板、２は走査線（ゲート配線で、ゲート電極部分を含む）、３はゲート絶縁膜、４は半導体層、５はオーミックコンタクト層、６は信号線（ソース配線）、６ａはソース電極、７はドレイン電極、８ａはゲート配線２とソース配線６が交差する領域において、ゲート配線２のパターンの両側に設けられた折れ曲がり部をそれぞれ示している。
【００１０】
次に、本実施の形態による液晶表示装置のＴＦＴアレイ基板の製造工程について説明する。
まず、ガラス基板１上にＣｒやＭｏ等からなる第一の導電性薄膜を成膜した後、第一の写真製版工程で第一の導電性薄膜をパターニングしてゲート配線２および保持容量電極（図示せず）を形成する。このとき、ゲート配線２は、後に形成するソース配線６と交差する領域において、パターンの両側に少なくとも一回以上の折れ曲がり部８ａを有している。なお、複数回の折れ曲がり部を設けた場合は、階段状となる。
【００１１】
次に、ゲート絶縁膜３、ａ−Ｓｉ：Ｈ（水素原子が添加されたアモルファスシリコン）膜、ｎ＋ａ−Ｓｉ：Ｈ膜をプラズマＣＶＤ法により連続して積層した後、第二の写真製版工程でａ−Ｓｉ：Ｈ膜およびｎ＋ａ−Ｓｉ：Ｈ膜をパターニングしてゲート電極２（ゲート電極部分）の上方に半導体層４およびオーミックコンタクト層５を形成する。
次に、ＣｒやＭｏ等からなる第二の導電性薄膜を成膜した後、第三の写真製版工程で第二の導電性薄膜をパターニングしてソース配線６、ソース電極６ａおよびドレイン電極７を形成する（図１）。
【００１２】
次に、形成したソース電極６ａおよびドレイン電極７をマスクとしてチャネル領域のオーミックコンタクト層５をエッチングしてＴＦＴを形成する。
次に、プラズマＣＶＤ法等によりパッシベーション膜を積層した後、第四の写真製版工程でパッシベーション膜にコンタクトホールを形成する
最後に、ＩＴＯ等からなる第三の導電性薄膜を成膜した後、第五の写真製版工程で第三の導電性薄膜をパターニングして画素電極を形成する。このとき、画素電極はコンタクトホールを介してドレイン電極７と電気的に接続されている。以上の工程により、ＴＦＴアレイ基板が形成される。
【００１３】
本実施の形態によれば、第二の導電性薄膜を成膜した後、第三の写真製版工程でレジストパターンを形成し、ウェットエッチング法により第二の導電性薄膜をエッチングしてソース配線６、ソース電極６ａおよびドレイン電極７を形成する際に、ゲート配線２とソース配線６が交差する領域において、ゲート配線２の段差部の形状に依存して、段差部での第二の導電性薄膜の追従性および下層との密着が十分でなかった場合においても、第二の導電性薄膜をエッチングするエッチャントは図１中矢印で示した方向に侵食するが、ゲート配線２に設けた折れ曲がり部８ａにより第二の導電性薄膜下へのエチャントの染み込みが阻止されるため、ゲート配線２とソース配線６の交差部におけるソース配線６の断線を防止することができる。
【００１４】
実施の形態２．
実施の形態１では、ゲート配線２とソース配線６が交差する領域において、図１に示すようにゲート配線２のパターン両側に折れ曲がり部８ａを設けたが、図２もしくは図３に示すように、ゲート配線２とソース配線６が交差する領域のゲート配線２のパターン両側に凹形状部８ｂ、８ｃを設けてもよい。
図２においては矩形状の凹部８ｂ、図３においてはＶ字形状の凹部８ｃを設けた図を示しているが、凹形状部の形状は矩形状やＶ字形状に限定されるものではない。
なお、その他の構成および製造方法は実施の形態１と同様であるので説明を省略する。
【００１５】
本実施の形態によれば、実施の形態１と同様の効果が得られると共に、実施の形態１に比べてゲート配線２幅の変化量が小さいため、他の電極や配線との容量への影響を小さくすることができる。
【００１６】
実施の形態３．
実施の形態２では、ゲート配線２とソース配線６が交差する領域において、図２もしくは図３に示すように、ゲート配線２のパターン両側に凹形状部８ｂ、８ｃを設けたが、図４もしくは図５に示すように、ゲート配線２とソース配線６が交差する領域のゲート配線２のパターン両側に凸形状部８ｄ、８ｅを設けてもよい。
図４においては矩形状の凸部８ｄ、図５においてはＶ字形状の凸部８ｅを設けた図を示しているが、凸形状部の形状は矩形状やＶ字形状に限定されるものではない。
なお、その他の構成および製造方法は実施の形態１と同様であるので説明を省略する。
【００１７】
本実施の形態によれば、実施の形態２と同様の効果が得られると共に、実施の形態２に比べてゲート配線２の配線抵抗を小さくすることができる。
【００１８】
なお、上記実施の形態１、２および３において、折れ曲がり部８ａや凸形状部の突出長さはパターンの片側で最大ゲート配線幅と同程度、凹形状部の凹み長さはパターンの片側で最大ゲート配線幅の１／３とする。また、凹部および凸部の幅は交差するソース配線幅の最大１／２とする。
【００１９】
【発明の効果】
以上のように、この発明によれば、液晶表示装置を構成するスイッチング素子としてのＴＦＴがマトリクス状に配列形成されてなるＴＦＴアレイ基板において、行列状に配設された走査線（ゲート配線）と信号線（ソース配線）が交差する領域における走査線のパターン両側に、少なくとも一回以上の折れ曲がり部を設けることにより、走査線による段差に起因する信号線の断線を防止して信頼性の高い液晶表示装置を高歩留まりで得ることができる。
【００２０】
また、走査線と信号線が交差する領域において、走査線のパターン両側に凹形状部を設けることにより、走査線幅を大きく変化させることなく走査線による段差に起因する信号線の断線を防止することができるので、他の電極や配線との容量への影響を小さくすることができる。
【００２１】
また、走査線と信号線が交差する領域において、走査線のパターン両側に凸形状部を設けることにより、凹形状部を設ける場合と比べて走査線の配線抵抗を小さくすることができる。
【００２２】
また、走査線に設ける凹形状部や凸形状部の形状は、矩形状、Ｖ字形状等容易に形成が可能な形状で上記効果を得ることができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１による液晶表示装置を構成するＴＦＴアレイ基板の製造工程途中における要部を模式的に示す平面図である。
【図２】この発明の実施の形態２による液晶表示装置を構成するＴＦＴアレイ基板の製造工程途中における要部を模式的に示す平面図である。
【図３】この発明の実施の形態２による他の液晶表示装置を構成するＴＦＴアレイ基板の製造工程途中における要部を模式的に示す平面図である。
【図４】この発明の実施の形態３による液晶表示装置を構成するＴＦＴアレイ基板の製造工程途中における要部を模式的に示す平面図である。
【図５】この発明の実施の形態３による他の液晶表示装置を構成するＴＦＴアレイ基板の製造工程途中における要部を模式的に示す平面図である。
【図６】従来のこの種液晶表示装置を構成するＴＦＴアレイ基板の要部断面を示す図である。
【図７】従来の液晶表示装置を構成するＴＦＴアレイ基板における問題点を説明するための図である。
【符号の説明】
１ ガラス基板、２ 走査線（ゲート配線）、３ ゲート絶縁膜、
４ 半導体層、５ オーミックコンタクト層、６ 信号線（ソース配線）、
６ａ ソース電極、７ ドレイン電極、８ａ 折れ曲がり部、
８ｂ 矩形状の凹部、８ｃ Ｖ字形状の凹部、
８ｄ 矩形状の凸部、８ｅ Ｖ字形状の凸部。
Claims (4)
- 透明絶縁性基板上に形成された複数本の走査線と、この走査線と絶縁層を介して交差する方向に形成された複数本の信号線と、上記走査線および上記信号線から信号が供給されて表示電極に電圧を印加するスイッチング素子を有する液晶表示装置において、
上記走査線は、上記信号線と交差する領域で、パターンの両側に少なくとも一回以上折れ曲がり部を有した構造であることを特徴とする液晶表示装置。 - 上記走査線は、上記信号線と交差する領域で、パターンの両側に凹形状部を有した構造であることを特徴とする請求項１記載の液晶表示装置。
- 上記走査線は、上記信号線と交差する領域で、パターンの両側に凸形状部を有した構造であることを特徴とする請求項１記載の液晶表示装置。
- 上記凹形状部および上記凸形状部の形状は、矩形状もしくはＶ字形状であることを特徴とする請求項２もしくは請求項３記載の液晶表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002168956A JP2004013003A (ja) | 2002-06-10 | 2002-06-10 | 液晶表示装置 |
| TW092106470A TWI253539B (en) | 2002-06-10 | 2003-03-24 | Liquid crystal display |
| US10/394,270 US20030227579A1 (en) | 2002-06-10 | 2003-03-24 | Liquid crystal display |
| KR10-2003-0019049A KR20030095216A (ko) | 2002-06-10 | 2003-03-27 | 액정표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002168956A JP2004013003A (ja) | 2002-06-10 | 2002-06-10 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004013003A true JP2004013003A (ja) | 2004-01-15 |
Family
ID=29706813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002168956A Pending JP2004013003A (ja) | 2002-06-10 | 2002-06-10 | 液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20030227579A1 (ja) |
| JP (1) | JP2004013003A (ja) |
| KR (1) | KR20030095216A (ja) |
| TW (1) | TWI253539B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012070498A1 (ja) * | 2010-11-25 | 2012-05-31 | シャープ株式会社 | 表示装置及びテレビ受信装置 |
| JP2013083805A (ja) * | 2011-10-11 | 2013-05-09 | Japan Display Central Co Ltd | 液晶表示装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100870522B1 (ko) * | 2002-09-17 | 2008-11-26 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| US8253179B2 (en) | 2005-05-13 | 2012-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| JP5042662B2 (ja) * | 2007-02-21 | 2012-10-03 | 三菱電機株式会社 | 液晶表示装置及びその製造方法 |
| WO2010079706A1 (ja) * | 2009-01-08 | 2010-07-15 | シャープ株式会社 | 液晶パネル用アレイ基板と該基板を備える液晶表示装置 |
| KR102447864B1 (ko) | 2017-09-29 | 2022-09-28 | 삼성디스플레이 주식회사 | 표시 기판 및 이를 포함하는 유기 발광 표시 장치 |
| CN109545823A (zh) * | 2018-10-23 | 2019-03-29 | 武汉华星光电半导体显示技术有限公司 | 阵列基板、该阵列基板的制备方法及显示面板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100192373B1 (ko) * | 1996-01-15 | 1999-06-15 | 구자홍 | 액정표시장치의 구조 |
| US6573964B1 (en) * | 1998-12-25 | 2003-06-03 | Fujitsu Display Technologies Corporation | Multidomain vertically aligned liquid crystal display device |
-
2002
- 2002-06-10 JP JP2002168956A patent/JP2004013003A/ja active Pending
-
2003
- 2003-03-24 TW TW092106470A patent/TWI253539B/zh not_active IP Right Cessation
- 2003-03-24 US US10/394,270 patent/US20030227579A1/en not_active Abandoned
- 2003-03-27 KR KR10-2003-0019049A patent/KR20030095216A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012070498A1 (ja) * | 2010-11-25 | 2012-05-31 | シャープ株式会社 | 表示装置及びテレビ受信装置 |
| US8994886B2 (en) | 2010-11-25 | 2015-03-31 | Sharp Kabushiki Kaisha | Display device and television device |
| JP2013083805A (ja) * | 2011-10-11 | 2013-05-09 | Japan Display Central Co Ltd | 液晶表示装置 |
| US9268178B2 (en) | 2011-10-11 | 2016-02-23 | Japan Display Inc. | Liquid crystal display device |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200307844A (en) | 2003-12-16 |
| KR20030095216A (ko) | 2003-12-18 |
| TWI253539B (en) | 2006-04-21 |
| US20030227579A1 (en) | 2003-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7732266B2 (en) | Thin film array panel and manufacturing method thereof | |
| US7425476B2 (en) | Manufacturing method of a thin film transistor array panel | |
| US20010040649A1 (en) | Manufacturing method of a liquid crystal display | |
| US20040224241A1 (en) | Thin film transistor array panel, manufacturing method thereof, and mask therefor | |
| US20040183955A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US6654074B1 (en) | Array substrate for liquid crystal display device with shorting bars external to a data pad and method of manufacturing the same | |
| JP3053848B2 (ja) | アクティブマトリクス基板 | |
| KR100673331B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| JP4166300B2 (ja) | 液晶表示装置の製造方法 | |
| US6862051B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| JP2004013003A (ja) | 液晶表示装置 | |
| KR100690000B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR100192507B1 (ko) | 티에프티-엘씨디의 구조 및 제조방법 | |
| US7116389B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| KR20020011574A (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| JPH11142879A (ja) | アクティブマトリクス型ｔｆｔ素子アレイ | |
| KR100897720B1 (ko) | 액정표시장치의 제조방법 | |
| KR101097675B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JPH01282522A (ja) | アクティブマトリックス回路基板とその製造方法及びそれを用いた画像表示装置 | |
| JP2002108245A (ja) | マトリクスアレイ基板 | |
| JPH0618922A (ja) | 液晶表示装置 | |
| JP2656554B2 (ja) | 薄膜トランジスタとそれを用いたアクティブマトリクス回路基板および画像表示装置 | |
| JP2656555B2 (ja) | 薄膜トランジスタならびにそれを用いたアクティブマトリクス回路基板と画像表示装置 | |
| JPH11327465A (ja) | 表示装置用アレイ基板 | |
| US20020085135A1 (en) | Liquid crystal display device and fabricating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040804 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070313 |