TW200828591A - High-voltage semiconductor device and method of manufacturing the same - Google Patents

High-voltage semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
TW200828591A
TW200828591A TW096142580A TW96142580A TW200828591A TW 200828591 A TW200828591 A TW 200828591A TW 096142580 A TW096142580 A TW 096142580A TW 96142580 A TW96142580 A TW 96142580A TW 200828591 A TW200828591 A TW 200828591A
Authority
TW
Taiwan
Prior art keywords
region
substrate
gate
forming
layer
Prior art date
Application number
TW096142580A
Other languages
English (en)
Inventor
Ji-Hong Kim
Sang-Hun Jung
Original Assignee
Dongbu Hitek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Hitek Co Ltd filed Critical Dongbu Hitek Co Ltd
Publication of TW200828591A publication Critical patent/TW200828591A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

200828591 九、發明說明: 【發明所屬之技術領域】 本發明關於一種用於製造高壓半導體裝置的技術,尤其涉及 一種能夠防止高壓導致的基板電流的高壓半導體裝置及其製造方 法。 【先前技術】 通常,在高壓半導體裝置中,破壞電壓隨著閘極電壓增高而 降低。因此,為了向閘極加載高壓,需要具有高破壞電壓的半導 體裝置。 通常,可使用雙擴散金氧半導體(DMOS)結構,這種結構中漂 移區域透過延伸於汲極和源極擴散區域之間的加長橫向路徑形 成。漂移區域降低閘極控制的通道區域的高壓至約2〇v,2〇v的 電壓可加載於汲極和源極之間。理想情況下,漂移區域應屬於低 ’以最大化電晶體的電壓能力。然而,使用漂移區域的一個 難點在於當電晶體開啟時,漂移區域使元件具有相對高的電阻。 此外,使用漂㈣域在降低每個單元寬度的電朗時也增加裝置 的尺寸。 「第1圖」所示為習知技術高壓電晶體結構的剖面圖,「第2 圖」所示為習純術高壓電晶體的問題的示意圖。如「第ι圖 所示’習知技術的N型金氧半導體裝置包含半導體基板ι〇 ^壓 p型井區域(卿叫12、_ 16、N型漂移_4和源極^及 極區域18。本實施例中,半導體基板10為P型或N型基板’高 5 200828591 壓P型井區域12形成在半導體基板1〇内。 間極16形成在半導體基板10上,包含閘極氧化層16a、閘極 層16b和間隔層16“Ν型漂移區域M形成在半導體基板的主動 區域的間隔層16e下方。源極/汲極區域18包含形成在n型漂移 區域14内的N+源極區域版和㈣及極區域脱。習知技術的n 型金氧半導财置被設計使多晶㈣極和漂移結不重疊。 白知技術的半導體裝置被設計使驅動賴的極限高至7V,這 是由於當啦半導财置的錄電㈣赫線(v倾崎)時,^ 體裝置可抵擔兩至10V的電壓。 3相反,f知技術的缝電晶體具錢作性耐壓,操作性耐壓 是當電晶體開啟時祕不得不抵抗的電壓值,這種電壓較低。在 閘極-源極電壓Vgs低且汲極—源極電壓vds高的情況下,電場 匯聚在錄邊緣的基板的表面上。接著,當電晶體的通道電流路 觸电场匯來的部份時,產生稱為碰撞電離的現象。由於碰撞 ,見象產生由Isub代表的較高的基板電流,因此裝置的 性耐壓降低。 μ 【發明内容】 〜—餐於上述問題,本發明的主要目的在於提供一種減少習知技 術個=多個問題、侷限或缺陷的高壓半導體裝置及其製造方法。 处备本^明另—目的在於提供—種結構變化的高壓電晶體農置, 改善基板電流雜。本發明又—目的在於提供—種能夠降低 200828591 基板電流以提高操作性耐壓的高壓半導體裝置。 關於本發明之其它特徵及優點將於接下來_容中提出,有 些於内容敘述中即可明顯得知,而有些可於本發明之實施例中得 柄月之目的以及其匕優點,可藉由揭露之結構以及方法而 實現,也可從揭露之圖式而得知。 因此’為達上述目的,本發明所揭露之一種高壓半導體裝置, 包含有形成於半導體基板之表面的井;一系列漂移區域,透過佈 植和擴散離子至井形成於半導體基板之表面下方;源極區域和沒 極區域’透過佈植離子於漂移區域内形成於半導體基板之表面下 方;以賴極’戦料導縣板之絲上續至少—個 域的部份重疊。 、本發明所揭露之-種高壓半導體裝置的製造方法,包含 成井於半導縣㈣’·形絲緣胁部分铸縣板内.开: 成一系列漂移區域於半導體基板之表面下方;形成閘極於半導體 基板之表面上,以與至少—個漂域的部分重疊;以及形成源 極區域和錄區域於_姉_的漂移區鋼 表面下方。 卞等體基板之 有關本發明的特徵與實作,茲配合 明如下。 、下取S施例詳細說 【實施方式】 以下將接合附圖描述高壓半導體裝置及其製造方法 200828591 關於本發明之其它特徵及優點將於接下來的詳細描述和附圖 中提出本务明實施例的結構和操作將結合附圖描述。附圖中所 不的本發明的結構和操作至少為本發明的—個實關,但並不限 制本發明的精神和範圍。 …本發_高壓半導體結構及其製造方法將以高壓電晶體為例 描述,但本發明並不限於電晶體。 「第3A圖」、「第3B圖」、「第3C圖」、「第犯圖」、「第犯 圖」和f 3F圖」所示為本發明實施例高壓電晶體製造方法的剖 :並且第SF圖」所不為本發明另一方面高壓電晶體結構 的^面圖’「第4圖」所示為本發明實施例高壓電晶體結構的剖面 圖〇 、如第3F圖」和「第4圖」所示,本發明的高壓電晶體包含 透過向半導體基板2G的表面佈植低濃度p型雜質形成的p型井 22:其付導體基板2〇包含緒電晶體形成區域和低壓電晶體形 成區域。高Μ電晶體更包含透過裝置絕緣製程形成魏置絕緣層 ,以將喊在半導縣板上的元件如電晶體元件絕緣。本實施 例中,低㈣晶體形成區糊未示並且其贿也被省略。 魏將Ν型雜質擴散入Ρ型井22可在ρ型井22内形成_ :夕£域30。依照後形成關極如何形成,本實施财ν型 ,域30舆鄰近半導體基板2G的源極或沒極的部份通道區域Γ ‘ 且因此’ N型漂移區域%未與部份閉極重疊的結構如「第邛 8 200828591 圖」所不,N型漂移區域3〇與部份閘極重疊的結構如「第4圖」 所示。 閘極32透過在半導體基板20上依次層壓閘極氧化層32a和 間極層32b形成。閘極32包含間隔層32c。接著透過將高濃度n 型雜質佈植入暴露的半導體基板2〇的表面形成源極和汲極區域 36 ° 以下將描述具有上述結構的本發明半導體電晶體的製程。首 先,如「第3A圖」所示,低濃度的p型雜質被離子佈植入半導體 基板20的表面和高壓電晶體形成區域以及低壓電晶體形成區域 内,以形成P型井22。 接著,進行普通的裝置絕緣製程,以形成裝置絕緣層24,用 於、巴緣依_人形成在半導體基板2G上的電晶體的元件。此處,裝置 、、严、、彖層24最好利用、淺溝槽隔離(STI)製程形成。本實施例中低壓電 晶體形成區域圖未示。 接著,如「第3B圖」所示,離子佈植光罩圖案26形成在裝 置絕緣層24上,域生高破壞。離子佈植光糊案26也形 成在通道區域A的紐電晶體區域關極形成的區域。 ":、、遷利用形成在暴露的半導體基板20的表面上的離子佈植 光罩圖案26,N型雜質被選擇性離子佈植人暴露的半導縣板2〇 、表面在_子佈植製程中,利用離子佈植光罩圖案%做為光罩, N型#雜層28形成在暴露的半導體基板2〇下方。接著如「第% 200828591 圖」所示,離子佈植光罩圖案26被移除,具有N型摻雜層28的 半導體基板20在1〇00 %和12〇〇 〇c之間的溫度下被退火。因此, N型雜質被擴散入半導體基板2〇以形成N型漂移區域。
. 本發明的離子佈植光罩圖案26形成用於遮擋全部通道區域A •或形成胁暴露部份通道區域A。在—實施财,離子佈植光罩 圖案26形成用於暴露與源極區域相鄰的部份通道區域a,在另一 實施例中’離子佈植光罩圖案形成胁暴露與汲極區域相鄰的通 道區域A。因此,當接下來形成閘極時,N型漂移區域%可與部 份通道區域A重疊。 如第3D圖」所示,閘極氧化層和多晶石夕層形成在半導體美 板包含N型漂籠域3G騎有表面上。酿氧化層和多晶^ 層均具有適於加載至高壓裝置閘極的電壓的厚度。 然後,進行標準光刻製程和侧製程,以從非閑極形成區域 的表面選擇性移除多轉層和雜氧化層。因此,_ %透過連 續的層壓閘極氧化層32a形成,以形成閉極層娜。 或著,用於形成閘極的光罩圖案可形成符合通道區域A的尺 寸’ ^形成用於覆蓋通道區域A至少一側的部份n型漂移區域 3〇。每種情況下,N型漂移區域%均可覆蓋部份通道區域a。 本發财’用於形成的光罩_的寬度可被調整。因此, N型漂襲域3G與雜重㈣程射透测整離子雜光罩圖宰 26的寬度而調整。 ^ 200828591 一在1極32也成後,如「第3E圖」所示,透過沉積氧化層於 半導體基板20的整個表面上,間隔層32c形成在間極^的兩壁,' 以覆孤間極32。接著,間隔層说透過钱刻製程形成以暴露 層 32b。 ’、、、:隻开v成光阻圖案34用於覆蓋間極32和間隔層32c。本實 施例中,用於做為離子佈植光罩的光關案34被用於形成源極和 錄1域36。接著,高濃度N型雜質被離子佈植入透過光阻圖案 34暴露的基板的表面。透過這種製程,源極和絲區域%可形: 在N型漂移區域3〇内。 然後,如「弟3F圖」所示,進行灰化^/剝離製程以 離子佈植光罩的光阻圖案34。 馮 本U中❿要低接雜結以形成能夠在高壓下操作的電晶 體。因此’用於在高溫下擴散摻雜離子的製程於離子佈植製程 後進行。 如上所述,本發明實施例中,N型漂移區域30形成在閘極32 下方以與部份通道區域A重#。因此,N型漂移區域%與問極 32下方的閘極氧化層32a和閘極層划至少—側重疊。此外,n 型漂移區域30與至少-個位於_ 32的_处下方的區域 因此,N型漂移區域30可形成在轉體基板2〇的表面的下 方,以與通道區域重疊。因此,#大於閘極—源極電壓、的沒 200828591 極-源極電壓Vds加載於電晶體時,部份没極區域的表面被耗 盡’可防止流人電晶_通道電流_電場料的部似極邊緣 的表面。祕通道電流紅低濃度祕層,基板糕滅降低, 操作!·生耐加’其巾m及極層透過離子佈植低濃度雜質於 消耗層下方的汲極層内形成。 立「第5圖」所示為測試本發明高壓電晶體特性的實驗結果示 意圖。如「第5圖」所示’當N型(漂移區域)與閘極下方的部 份通道區域重疊時,祕—祕電壓Vds可承受U.5 V。因此, 通道電流流人雜半導體基板表面的雜層的下方,這意味著通 道電流載子的表面散射降低。因此提高了電晶_驅動特性。 本發明的高壓半導體裝置及其製造方法已經依照說明書和附 圖所示的雛實施舰行贿。錄朗了做賴,但這些用 詞用於簡化本發_技術方面的解釋,並用於幫助以普通方式理 解本發明。 、=上所述’由於部份N型漂频域朗極下方的部份通道區 域重疊,因此基板電流祕降低,並且操作㈣壓增加。因而改 善了電晶體的性能。 然本發明贿述之實_如上,料並翻崎定本發 明。在不麟本發明之精神和範_,所為之更動朗飾,均屬 本發明之專娜魏圍。關於本發騎界定之賴範圍請 附之申請專利範圍。 ^ 12 200828591 【圖式簡單說明】 第1圖為習知技術南壓電晶體結構的剖面圖, 第2圖為習知技術高壓電晶體問題的示意圖; 第3A圖至第3F圖為示意本發明實施例高壓電晶體製造方法 的剖面圖; 第4圖為本發明另一實施例高壓電晶體結構的剖面圖;以及 第5圖為本發明高壓電晶體優點的示意圖。 【主要元件符號說明】 10、20 半導體基板 12 高壓P型井區域 14、30 N型漂移區域 16、32 閘極 16a、32a 閘極氧化層 16b、32b 閘極層 16c 、 32c 間隔層 18 源極/>及極區域 18a N+源極區域 18b N >及極區域 22 P型井 24 裝置絕緣層 26 離子佈植光罩圖案 13 200828591 28 N型摻雜層 34 光阻圖案 36 源極和汲極區域 14

Claims (1)

  1. 200828591 十、申請專利範圍·· 1· 一種高壓半導體裝置,包含有: 一井,形成於一半導體基板之一表面; ,、一系列漂移區域’該漂移區域透過佈植和擴散離子至該井 形成於該半導體基板之該表面下方; 原極區域和;及極區域,該源極區域和該沒極區域透過 佈植離子於該漂移區域_成於料導體基板之該表 方,·以及 一難,形成在該轉縣板找表面上哺—個該漂移 區域的一部份重疊。 2.如申請專利細第丨項所述之緒半導置,其中該井為p ,井’透過離子佈植-低濃度p型雜質於該半導體之該表面形 3.=請專利翻第1彻叙高財導體裝置,其巾該漂移區 =為N型漂移區域,透過離子佈植—N型雜質於該井透過一 ^圖案暴露之表面之—上部形成,以於該井之上部形成一推 雜層,並擴散該摻雜層。 ^請專利範圍第丨項所述之祕半物裝置,其t該閉極包 L依展大層胁辭導體基板之該表面上之1極氧化層和一 :5極層’以及形成在料關極氧化層㈣極層兩側的間隔 5· 如申請專利範圍第4項所述之高 覆半導體装置,其中至少一層 15 200828591 “門隔層與一個該漂移區域的一部分重疊。 6·如申凊專利範圍第4項所述之高壓半導體裝置,其中層壓的該 閘極氧化層和制極層至少其—與至少—健漂移區域的一 部分重疊。 7, ^申請專利範圍第1項所述之高壓半導體裝置,其中至少一個 /不矛夕區域形成於該閘極下方,以延伸入該閘極下方的該基板之 一通道區域的一部分。 8· 一種向壓半導體裝置的製造方法,包含有下述步驟: 形成一井於一半導體基板内; 形成一褒置絕緣層於部分該半導體基板内; 形成一系列漂移區域於該半導體基板之一表面下方; 形成一閘極於該半導體基板之該表面上,以與至少一個漂 移區域的部分重疊;以及 开少成源極區域和一汲極區域於該閘極相對兩侧的該漂 移區域内的該半導體基板之該表面下方。 9·如申料鄕®第8項所述之高壓半導體裝置的製造方法,其 中至少:票移區域形於在該雜的該源極區域形成 的一側延伸至部分該基板,該基板位於該閘極形成位置下方。 10·如申請專利範圍第8項所述之高料導體裝置的製造方法,其 中至J/ 一個漂移區域形成用於在該閘極的該汲極區域形成的 側延伸至部分該基板,該基板位於該閘極形成位置下方。 16 200828591 11.如申請專利範圍第8項所述之高壓半導體裝置的製造方法,其 中兩個漂移區域形成用於在該閘極的該源極和紐極區域形 成的相對兩舰伸至部分該基板’該基板位於綱極形成位置 下方。 1Z如申請專利細第u項所狀高壓半導體裝置的製造方法, 其中形成在絲板上該源極區域形成位置賴漂移區域更延 伸至部份該基板,該基板位於該閘極形成位置的下方,而非延 伸至部份該漂移區域,該漂移區域形成在該基板上的該没極區 域形成位置。 13.:申請專利範圍第u項所述之高麗半導體裝置的製造方法, 其中形成在縣板上該汲極區域形成位置_漂移區域更延 伸至部份該基板,該基板位於該閘極形成位置的下方,而非延 2至部份該漂健域,該漂龍域形成在絲板上的 域形成位置。 14· 如申%專利範圍第8項所述之賴半導體裝置的製造方法,其 猶子輕_傾度卩雜_辭導縣板之該表 15. ^申清專利範圍第8項所述之高辭導體裝置的製造方法,发 形成該漂移區域的步驟包含·· 〃 成光罩圖案用於佈植離子於該井内; 佈植- N型雜質於透過形成的該光罩圖案暴露的表面 17 200828591 内,以形成一摻雜層;以及 擴散該摻雜層至位於該閘極形成位置下方的部份表面。 16·如申请專利範圍第15項所述之高壓半導體裝置的製造方法, - 其中該半導體基板在1000 °C至1200 °c的溫度之間退火以擴 - 散該摻雜層。 17. -種㊄壓半導體裝置之電晶體的製造方法,包含下述步驟: 形成一井於一半導體基板内; 形成一裝置絕緣層於部份該半導體基板内; 透過形成用於佈植離子於該井的一光罩圖案形成一系列 漂移區域於該半導體之一表面下方,佈植-N型雜質於形成的 該光罩圖案暴露的表面内,以形成摻雜層,並擴散該摻雜層至 位於該閘極形成位置下方的部份表面; 形成一閘極於該半導體基板之該絲,以與働閘極相 對兩侧的兩個部份該漂移區域重疊;以及 • 形成一源極區域和一汲極區域,該源極區域位於於該半導 縣板之該表面下方的該閘極—側上的—個該漂移區域内,該 汲極區域位_半導體基板之面下方賴_相對_ 上的該漂移區域内。 申請專利範圍第17項所述之高壓半導體裝置之電晶體的製 &方法’其巾形成在絲板上_源麵域形成位置的該漂移 區域更延伸至該_形成位置下方的部份該基板,轉延= 18 200828591 形成在該基板賴祕區域形成位置上的部份該漂移區域。 19. 如申請專利範圍第π項所述之高財導體裝置之電晶體的製 造方法’其中形成在該基板上的該汲極區域形成位置的該漂移 區域更延伸至該閘極形成位置下方的部份該基板,而非延伸至 形成在該基板的該源㈣域形成位置上的部份該漂移區域。 20. 如申請專利顧第17顧述之高壓半導體裝置之電晶體的製 &方法’其中該井透過離子佈植—低濃度p型雜質於該半導體 基板之該表面内形成。 19
TW096142580A 2006-12-29 2007-11-09 High-voltage semiconductor device and method of manufacturing the same TW200828591A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060137277A KR100847827B1 (ko) 2006-12-29 2006-12-29 고전압 트랜지스터의 제조 방법

Publications (1)

Publication Number Publication Date
TW200828591A true TW200828591A (en) 2008-07-01

Family

ID=39582616

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096142580A TW200828591A (en) 2006-12-29 2007-11-09 High-voltage semiconductor device and method of manufacturing the same

Country Status (4)

Country Link
US (1) US20080157198A1 (zh)
KR (1) KR100847827B1 (zh)
CN (1) CN101211980A (zh)
TW (1) TW200828591A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI559502B (zh) * 2014-08-19 2016-11-21 旺宏電子股份有限公司 半導體元件

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100072405A (ko) * 2008-12-22 2010-07-01 주식회사 동부하이텍 반도체 소자, 이의 제조방법 및 플래시 메모리 소자
KR101751712B1 (ko) * 2009-10-30 2017-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전압 조정 회로
KR102087444B1 (ko) * 2013-11-13 2020-03-11 매그나칩 반도체 유한회사 반도체 소자 및 그 제조방법
CN105826380A (zh) * 2015-01-09 2016-08-03 世界先进积体电路股份有限公司 半导体装置及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4978628A (en) * 1986-11-19 1990-12-18 Teledyne Industries, Inc. Drail-well/extension high voltage MOS transistor structure and method of fabrication
GB2331841A (en) * 1997-11-28 1999-06-02 Secr Defence Field effect transistor
KR100396703B1 (ko) * 2001-04-28 2003-09-02 주식회사 하이닉스반도체 고전압 소자 및 그 제조방법
KR100998958B1 (ko) * 2003-03-20 2010-12-09 매그나칩 반도체 유한회사 고전압 반도체 소자 및 그의 제조 방법
KR100954422B1 (ko) * 2003-07-16 2010-04-26 매그나칩 반도체 유한회사 셀로우 트렌치 소자 분리막을 갖는 고전압 트랜지스터의구조
KR100538100B1 (ko) * 2003-09-16 2005-12-21 삼성전자주식회사 고전압 반도체 소자의 제조방법
KR20050063315A (ko) * 2003-12-22 2005-06-28 매그나칩 반도체 유한회사 고전압 트랜지스터 및 그 제조 방법
US7196375B2 (en) * 2004-03-16 2007-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. High-voltage MOS transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI559502B (zh) * 2014-08-19 2016-11-21 旺宏電子股份有限公司 半導體元件

Also Published As

Publication number Publication date
KR100847827B1 (ko) 2008-07-23
CN101211980A (zh) 2008-07-02
US20080157198A1 (en) 2008-07-03

Similar Documents

Publication Publication Date Title
US9099552B2 (en) Semiconductor device and method of manufacturing the same
KR100734302B1 (ko) 집적도를 향상시킬 수 있는 반도체 집적 회로 소자 및 그제조방법
CN100388504C (zh) 具有隔离结构的高电压ldmos晶体管
US8058129B2 (en) Lateral double diffused MOS device and method for manufacturing the same
TWI269444B (en) Semiconductor device and process
KR101418398B1 (ko) 필드 형성층을 구비하는 고전압 반도체소자 및 그 제조방법
KR101355282B1 (ko) 반도체 장치 및 그 제조 방법
KR101531882B1 (ko) 반도체 소자 및 그 제조 방법
JP2008244092A (ja) 半導体装置、及び半導体装置の製造方法
KR101520951B1 (ko) 자기 정렬된 수직 ldd 및 후면 드레인을 가지는 ldmos
KR101699585B1 (ko) 고전압 반도체 소자 및 그 제조 방법
TW201041137A (en) Semiconductor device and method for manufacturing the same
TW200828591A (en) High-voltage semiconductor device and method of manufacturing the same
JP5099981B2 (ja) 半導体装置の製造方法およびmos電界効果トランジスタ
JP2006216863A (ja) 半導体装置およびその製造方法
KR20110078621A (ko) 반도체 소자 및 그 제조 방법
JP4713415B2 (ja) 半導体素子
JP2009152442A (ja) 半導体装置及びその製造方法
JP5087816B2 (ja) 半導体装置およびその製造方法
US6218712B1 (en) Semiconductor device and method of manufacturing same
KR20100079548A (ko) 엘디모스 및 그 제조 방법
JP2004335812A (ja) 高耐圧半導体装置及びその製造方法
JP4313822B2 (ja) 半導体装置の製造方法
JP2007324361A (ja) 半導体装置及びその製造方法
JP5784269B2 (ja) 半導体装置及びその製造方法