TW200522291A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- TW200522291A TW200522291A TW093135174A TW93135174A TW200522291A TW 200522291 A TW200522291 A TW 200522291A TW 093135174 A TW093135174 A TW 093135174A TW 93135174 A TW93135174 A TW 93135174A TW 200522291 A TW200522291 A TW 200522291A
- Authority
- TW
- Taiwan
- Prior art keywords
- electrode
- resin member
- semiconductor device
- recess
- gap
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
200522291 九、發明說明: 【發明所屬之技術領域】 本發明係有關於一種半導體裝置,以及更特別地是有關 於例如一種半導體功率模組之半導體裝置。 【先前技術】 例如:在如日本專利第4- 1 846 8A號所揭露之半導體裝置 中’半導體元件、電極等係配置在一底部基板上,以及經 由搭接線(b ο n d i n g w i r e)在預定部分間實施連接,將該等元 件容納在一外殻中,同時將矽膠注入其中及硬化以保護該 外殼中之元件等。 然而,如第6圖所示,在如上所述之封裝型半導體裝置 中’將一電極1固定於一底部基板2,以及藉由一樹脂構 件5來支撐另一電極3,其中該樹脂構件5係以整體方式與 一蓋層4 一起形成。將兩個電極1及3以彼此靠近關係從 一外殻6中引出,以在該電極1與該樹脂構件5間形成一 微小間隙D。在一些情況中,由於毛細管作用,一膠體7 在硬化前會沿著該間隙D上升而到達並附著在該等電極1 及3用以與外部端連接的部分。當該膠體附著在該等電極! 及3用以與外部端連接的部分時,因爲該膠體7係一絕緣 體’該等電極1及3與該等外部端間之連接會變差。 在此,藉由增大形成於該電極與支撐另一電極之樹脂構 件間之間隙,可防止該膠體沿著該間隙上升運動。然而, 此較大間隙亦會使該等電極間之距離變大,且增加該裝置 之整體尺寸。 【發明內容】 200522291 #發明係要解決上述問題。本發明之一目的在於提供一 體裝置,其能防止一膠體之上升運動而不須增該半 導體裝置之尺寸。 依據本發明,提供一種半導體裝置,包括: 一底部基板; 一半導體元件,其係配置於該底部基板之一表面上; 一外殻,其具有一用以容納該半導體元件之開放式上 部; 一第一電極,其從該外殼內引出至該外殼之上方; 一樹脂構件,其係被配置成面對該第一電極,且在該 樹脂構件與該第一電極間具有一間隙;以及 一絕緣封膠,其在以液體狀態注入該外殻內之後會被硬 化, 一凹洞,其係形成於該樹脂構件與該第一電極中之至少 一者’用以藉由部分增大形成於樹脂構件及第一電極間之 間隙來防止該封膠在硬化前因毛細管作用而上升至該第一 電極之用以與一外部端連接的部分。 當將該封膠注入該外殼中時,由於毛細管作用,該封膠 會企圖沿著形成於該電極與該樹脂構件間之間隙上升。然 而’因爲該間隙在該凹洞處變大,所以該封膠之上升運動 曰在該凹洞之位準處停止’以及因此可防止該封膠到達該 電極之用以與一外部端連接的部分。 【實施方式】 以下,將配合所附圖式來描述本發明之一具體例。 第1圖係描述依據本發明之實施例之一半導體裝置的部 200522291 分剖面圖。該半導體裝置係被用爲一功率模組等。該半導 體裝置具有一底部基板11。該底部基板11具有一焊接至其 表面之第一電極12。該第一電極12具有L形之剖面。在 該第一電極1 2之附近配置一樹脂構件1 3,該樹脂構件1 3 具有L形之剖面,以便以彼此隔開關係面對該第一電極 12。在該第一電極12之前表面與該樹脂構件13之後表面 間形成一微小間隙。將一具有L形剖面之第二電極1 4固定 至該樹脂構件13之前表面。因此,該第一電極12及該第 二電極1 4係配置成以靠近關係而彼此相對。 在此,該第一電極12之垂直部分具有一形成於其前表 面上(亦即,面對該樹脂構件1 3之表面上)之凹洞1 2a,如 此,該第一電極1 2之前表面與該樹脂構件1 3之後表面間 所形成之間隙會在該凹洞12a上部分變大。形成該凹洞 12a,以便像一溝槽延伸於該第一電極12之寬度上。要注 意的是’例如當該第一電極12之厚度大約爲i-i.5mm,而 該第一電極1 2之前表面與該樹脂構件1 3之後表面間所形 成之微小間隙大約爲0.2-0.5 mm時,較佳是將該第一電極 1 2與該樹脂構件1 3間之凹洞1 2a處的間隙d 1設定成大約 1 mm ° 將一半導體元件1 5以與該第一電極1 2隔開之關係配置 在該底部基板11之表面上。一在該半導體元件15之一表 面上的電極及該第一電極1 4經由一搭接線1 6連接在一 起。再者,將一外殻17固定於該底部基板11之週邊部分。 將配置在該底部基板11上之第一電極12、第二電極14、 半導體元件1 5等容納於該外殼1 7中。該外殼1 7具有一設 200522291 置在其上之蓋層18。該樹脂構件13以整體方式與該蓋層 18形成在一起,以支撐該第二電極14。將該第一電極12 及該第二電極14經由一形成在該蓋層18之開口 18a引出 至該外殼1 7之外面,如此可將突出於該蓋層1 8上方之該 第一電極12及該第二電極14的部分與外部端(未顯示)連 接。已將作爲保護容納於該外殼1 7中之元件等的封膠之一 矽膠1 9注入該外殻1 7中之預定液位P,並將其硬化。 要注意的是,形成於該第一電極1 2中之凹洞12a的準 位比該砂膠19之預定液位P高,並比該第一電極12及該 第二電極1 4之用以連接外部端的部分之準位低。 現描述具有上述結構之半導體裝置的操作。當將該砂膠 19注入該外殻17中時,因爲該矽膠19在硬化前是液體, 所以該矽膠1 9會因毛細管作用企圖沿著在該第一電極1 2 之前表面與該樹脂構件1 3之後表面間所形成之微小間隙 上升。然而,因爲該間隙會在該第一電極12中之凹洞12a 處變得比較大,所以該矽膠1 9之上升運動會停止於該凹洞 1 2a之準位處。更特別地,可防止該矽膠1 9到達該第一電 極12及該第二電極14之用以與外部端連接的部分。因此, 因該矽膠19會附著在該第一電極12及該第二電極14用以 與外部端連接之部分,而可防止該第一電極12及該第二電 極1 4與外部端之不良連接。 再者,因爲可藉由該凹洞12a防止該矽膠19之上升運 動,而不需要增加該第一電極12與該第二電極14間之距 離,所以可將該第一電極1 2及該第二電極1 4以彼此靠近 關係來配置,此可允許該整體裝置之縮小化以及允許包含 該第一電極12及該第二電極丨4之電路中所造成之電感的 200522291 減少。 要注意的是,雖然在上述實施例中該第一電極12具有 形成於其中之該凹洞1 2 a,但是如第2圖所示,面對該第一 電極1 2之樹脂構件1 3的後表面可替代性地具有一階梯狀 凹洞1 3 a,且該凹洞13&延伸於該樹脂構件13之寬度上。 因爲該第一電極12之前表面與該樹脂構件13之後表面間 所形成之微小間隙在該凹洞1 3 a處會增大,所以可在該凹 洞13a之準位上防止該矽膠19之上升運動,且因此,可產 生相似於上述實施例之效果。 | 此外,如第3圖所示,當該第一電極12及該樹脂構件 13分別具有形成於其中之凹洞12a及13a時,因爲仍然可 使該等凹洞1 2 a及1 3 a處之間隙變得比較大,所以可更有 效地防止該矽膠之上升運動。 另外,如第4圖所示,甚至在只要是厚度爲可接受情況 下於該第一電極12中形成一延伸於該第一電極12之寬度 上的階梯狀凹洞1 2 a時(相似於上述實施例之情況),可在該 凹洞12a之準位上防止該矽膠19之上升運動。 再者,可將第2及3圖之樹脂構件13中的凹洞13a形成 鲁 像溝槽狀而非階梯狀。 在此,可藉由切割製程、印刷加工(p r e s s w 〇 r k)等形成該 電極12中之凹洞12a,然而可藉由切割製程、鑄型(m〇iding) 等形成該樹脂構件13中之凹洞13a。 此外,在上述實施例中,如第5圖所示,可配置該第二 電極1 4以便在該第二電極1 4與該樹脂構件1 3間形成一間 隙。在此情況中,藉由在面對該樹脂構件1 3之第二電極1 4 之後表面上形成一相似於凹洞12a或13a之凹洞14a,可藉 200522291 由該凹洞1 4 a防止該矽膠1 9之上升運動。同樣地,亦可藉 由在面對該第二電極14之樹脂構件13的前表面上形成一 凹洞以防止該矽膠1 9之上升運動。另外,藉由在該樹脂構 件13之前表面上及該第二電極14之後表面上形成凹洞, 可更有效地防止該矽膠之上升運動。 要注意的是,在上述實施例中,因爲使用該矽膠1 9作 爲封膠,所以該矽膠1 9之彈性能吸收該半導體裝置之振 動。再者,即使在使用環氧樹脂等代替該矽膠1 9作爲封膠 時,該凹洞可防止因毛細管作用所造成之該封膠之上升運 動,並因此,可獲得相似於上述實施例之效果。 可將該樹脂構件1 3固定於該外殻1 7,以取代固定於該 蓋層1 8。 再者,雖然在上述實施例中已描述兩個電極以彼此靠近 關係來配置之情況,但是在三個或更多電極以彼此靠近關 係來配置之情況中亦可獲得相似效果。 依據本發明,該半導體裝置包括一第一電極,其從該外 殼內引出;以及一樹脂構件,其配置成面對該第一電極,且 具有一間隙形成於該樹脂構件與該第一電極之間,以及在 該半導體裝置中,在該樹脂構件及該第一電極之至少一者 中形成一凹洞’用以藉由部份增大該樹脂構件與該第一電 極間所形成之間隙,來防止該封膠在硬化前因毛細管作用 而上升至該第一電極之與一外部端連接的部分。結果,可 防止該矽膠之上升運動而不需增加該半導體裝置之尺寸。 【圖式簡單說明】 第1圖係描述依據本發明之一實施例的一半導體裝置的 部分剖面圖; -10- 200522291 第2至5圖係描述已修飾之實施例的部分剖面圖;以及 第6圖係一傳統半導體裝置之部分剖面圖。 【主要元件符號說明】 1 電極 2 底部基板 3 電極 4 蓋層 5 樹脂構件 6 外殻 7 膠體 11 底部基板 12 第一電極 12a 凹洞 13 樹脂構件 13a 凹洞 14 第二電極 14a 凹洞 15 半導體元件 16 搭接線 17 外殻 18 蓋層 18a 開口 19 矽膠 D 微小間隙 D1 間隙 P 預定液位
-11-
Claims (1)
- 200522291 十、申請專利範圍: 1. 一種半導體裝置,包括: 一底部基板; 一半導體元件,其係配置於該底部基板之一表面上; 一外殻,其具有一用以容納該半導體元件之開放式上 部; 一第一電極,其從該外殻內引出至該外殻之上方; 一樹脂構件,其係被配置成面對該第一電極,且在該 樹脂構件與該第一電極間具有一間隙;以及 一絕緣封膠,其在以液體狀態注入該外殼內之後會被 硬化, 一凹洞,其係形成於該樹脂構件與該第一電極中之至 少一者,藉由部分增大形成於樹脂構件及第一電極間之 間隙來防止該封膠在硬化前因毛細管作用而上升至該 第一電極之用以與一外部端連接的部分。 2. 如申請專利範圍第1項之半導體裝置,其中該凹洞之準 位比該第一電極用以與一外部端連接的部分之準位 低’及比注入該外殻中之封膠的一預定液位高。 3. 如申請專利範圍第1項之半導體裝置,其中該第一電極 固定於該底部基板之表面,且該樹脂構件固定於一配置 在該外殼上之蓋層。 4. 如申請專利範圍第1項之半導體裝置,其中該第一電極 固定於該底部基板之表面,以及該樹脂構件固定於該外 殻。 5. 如申請專利範圍第1項之半導體裝置,進一步包括一面 對於該第一電極之第二電極,且該樹脂構件位於該第二 -12- 200522291 電極與該第一電極之間,以及配置成與該樹脂構件之前 表面接觸。 6. 如申請專利範圍第1項之半導體裝置,進一步包括: 一第二電極,其面對該第一電極,且該樹脂構件位於 該桌一電極與該第一電極之間,並被配置成在該第二電 極與該樹脂構件之前表面間具有一間隙, 另一凹涧係形成於該樹脂構件及該第二電極之至少 一者中’以部份增大該樹脂構件與該第二電極間所形成 之間隙。 7. 如申請專利範圍第丨項之半導體裝置,其中該凹洞如一 ® 溝槽延伸於該樹脂構件及該第一電極中之至少一者的 寬度上。 8 ·如申請專利範圍第1項之半導體裝置,其中該凹洞如一 階梯延伸於該樹脂構件及該第一電極中之至少一者的寬 度上。 9.如申請專利範圍第1項之半導體裝置,其中該凹洞係藉 由一切割製程所形成。 I 〇.如申i靑專利範圍第1項之半導體裝置,其中一砂膠係用 修 以作爲該封膠。 II ·如申請專利範圍第1項之半導體裝置,其中該凹洞係形 成於該第一電極及該樹脂構件中。 12.如申請專利範圍第1項之半導體裝置,其中當該第一電 極與該樹脂構件間所形成之間隙大約是〇·2_〇. 5mm時, 將該第一電極與該樹脂構件間之凹洞處的間隙設定成 大糸勺是 1 mm ° -13 -
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003389670A JP4081611B2 (ja) | 2003-11-19 | 2003-11-19 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200522291A true TW200522291A (en) | 2005-07-01 |
TWI248175B TWI248175B (en) | 2006-01-21 |
Family
ID=34431580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW093135174A TWI248175B (en) | 2003-11-19 | 2004-11-17 | Semiconductor device |
Country Status (6)
Country | Link |
---|---|
US (1) | US7091580B2 (zh) |
EP (1) | EP1533839B1 (zh) |
JP (1) | JP4081611B2 (zh) |
KR (1) | KR100591509B1 (zh) |
CN (1) | CN1307712C (zh) |
TW (1) | TWI248175B (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5191387B2 (ja) * | 2006-09-29 | 2013-05-08 | 北陸電気工業株式会社 | 防水型押しボタンスイッチ |
US7768124B2 (en) * | 2007-02-16 | 2010-08-03 | Denso Corporation | Semiconductor sensor having a flat mounting plate with banks |
CN101446351B (zh) * | 2007-11-27 | 2010-12-22 | 航天材料及工艺研究所 | 一种密封防护方法 |
JP4911725B2 (ja) * | 2008-02-18 | 2012-04-04 | 三菱電機株式会社 | 半導体装置 |
JP5357667B2 (ja) * | 2009-08-24 | 2013-12-04 | 本田技研工業株式会社 | 電子装置の製造方法 |
WO2011024820A1 (ja) * | 2009-08-24 | 2011-03-03 | 本田技研工業株式会社 | 電子装置、および、電子装置の製造方法 |
JP5548467B2 (ja) * | 2010-01-29 | 2014-07-16 | 本田技研工業株式会社 | 電子装置、および、電子装置の製造方法 |
CN102044794B (zh) * | 2009-10-21 | 2012-12-19 | 泰科电子(上海)有限公司 | 端子密封结构 |
CN103633125A (zh) * | 2012-08-22 | 2014-03-12 | 西安永电电气有限责任公司 | 电力半导体器件用电极 |
US20150001700A1 (en) * | 2013-06-28 | 2015-01-01 | Infineon Technologies Ag | Power Modules with Parylene Coating |
JP2015018971A (ja) * | 2013-07-11 | 2015-01-29 | 富士通株式会社 | 放熱板、及び海中機器 |
JP6300751B2 (ja) | 2015-03-25 | 2018-03-28 | 三菱電機株式会社 | 半導体装置 |
US10177057B2 (en) | 2016-12-15 | 2019-01-08 | Infineon Technologies Ag | Power semiconductor modules with protective coating |
EP4270466A1 (en) * | 2022-04-25 | 2023-11-01 | Infineon Technologies AG | Power semiconductor module arrangements and methods for producing power semiconductor module arrangements |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58121652A (ja) * | 1981-12-11 | 1983-07-20 | Fuji Electric Co Ltd | 混成集積回路装置 |
JPS62104145A (ja) | 1985-10-31 | 1987-05-14 | Mitsubishi Electric Corp | 半導体装置 |
JP2999930B2 (ja) | 1994-08-26 | 2000-01-17 | 三洋電機株式会社 | 混成集積回路装置およびその製造方法 |
DE69535775D1 (de) * | 1994-10-07 | 2008-08-07 | Hitachi Ltd | Halbleiteranordnung mit einer Mehrzahl von Halbleiterelementen |
JP3193852B2 (ja) * | 1995-10-18 | 2001-07-30 | 株式会社東海理化電機製作所 | センサチップ保護用キャップの固定構造 |
US6184544B1 (en) * | 1998-01-29 | 2001-02-06 | Rohm Co., Ltd. | Semiconductor light emitting device with light reflective current diffusion layer |
JP3562311B2 (ja) * | 1998-05-27 | 2004-09-08 | 松下電器産業株式会社 | リードフレームおよび樹脂封止型半導体装置の製造方法 |
JP3695260B2 (ja) * | 1999-11-04 | 2005-09-14 | 株式会社日立製作所 | 半導体モジュール |
JP2001210758A (ja) * | 2000-01-28 | 2001-08-03 | Mitsubishi Electric Corp | 半導体パワーモジュール |
JP4614038B2 (ja) | 2001-09-25 | 2011-01-19 | 日本ケミコン株式会社 | 樹脂封止型電子部品 |
DE10237561C1 (de) * | 2002-08-16 | 2003-10-16 | Semikron Elektronik Gmbh | Induktivitätsarme Schaltungsanordnung bzw. Schaltungsaufbau für Leistungshalbleitermodule |
-
2003
- 2003-11-19 JP JP2003389670A patent/JP4081611B2/ja not_active Expired - Fee Related
-
2004
- 2004-10-12 US US10/963,024 patent/US7091580B2/en active Active
- 2004-10-13 EP EP04024415.4A patent/EP1533839B1/en not_active Expired - Fee Related
- 2004-11-16 KR KR1020040093417A patent/KR100591509B1/ko active IP Right Grant
- 2004-11-17 TW TW093135174A patent/TWI248175B/zh not_active IP Right Cessation
- 2004-11-19 CN CNB2004100957635A patent/CN1307712C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20050104189A1 (en) | 2005-05-19 |
EP1533839A2 (en) | 2005-05-25 |
EP1533839B1 (en) | 2016-04-27 |
JP4081611B2 (ja) | 2008-04-30 |
KR100591509B1 (ko) | 2006-06-19 |
CN1307712C (zh) | 2007-03-28 |
EP1533839A3 (en) | 2011-09-07 |
US7091580B2 (en) | 2006-08-15 |
JP2005150621A (ja) | 2005-06-09 |
KR20050048484A (ko) | 2005-05-24 |
TWI248175B (en) | 2006-01-21 |
CN1619796A (zh) | 2005-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11978700B2 (en) | Power semiconductor module arrangement | |
US7642640B2 (en) | Semiconductor device and manufacturing process thereof | |
TW200522291A (en) | Semiconductor device | |
JP6119313B2 (ja) | 半導体装置 | |
KR950030323A (ko) | 반도체 장치와 반도체 장치의 생산방법 및 반도체 모듈 | |
JP6806024B2 (ja) | 半導体装置 | |
KR102252362B1 (ko) | 반도체 장치 | |
US9620438B2 (en) | Electronic device with heat dissipater | |
CN108155172B (zh) | 集成电路封装 | |
JPH03108744A (ja) | 樹脂封止型半導体装置 | |
JP2007073782A (ja) | 大電力用半導体装置 | |
JP2007049131A (ja) | 桶形状のベースボディを備えたパワー半導体モジュール | |
JP2005191147A (ja) | 混成集積回路装置の製造方法 | |
JPH10242385A (ja) | 電力用混合集積回路装置 | |
JP4253183B2 (ja) | 電力用半導体モジュール | |
JP2009277959A (ja) | 半導体装置及びその製造方法 | |
US20230343681A1 (en) | Power Semiconductor Module Arrangements and Methods for Producing Power Semiconductor Module Arrangements | |
JP7225722B2 (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
KR100325669B1 (ko) | 반도체 패키지 | |
CN114334894A (zh) | 半导体装置 | |
JP2005333073A (ja) | 半導体装置 | |
JP2009206343A (ja) | リードフレーム、これを用いた半導体装置およびその製造方法 | |
KR20030018390A (ko) | 전력 반도체 패키지 및 그 제조방법 | |
JP2005243902A (ja) | 半導体装置および半導体装置の製造方法 | |
KR20150072939A (ko) | 전력 반도체 패키지 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |