SU1005038A1 - Параллельный комбинационный сумматор - Google Patents

Description

Изобретение относитс  к цифровой вычислительной технике и ножет примен тьс  в вычислительных, специализированных и управл ющих устройствах, в частности в арифметических устройствах различного назначени .

Известен параллельный комбинационный сумматор, содержащий триггеры, схему И переноса, схему И нечетности , входные элементы И, ИЛИ, схему несовпадени , схему свертки, схему И фиксации комбинаций, выходной элемент ИЛИ 1. .

Недостатком устройства  вл етс  плоха  диагностируемость, выражающа с  в большом числе входных наборов , необходимых дл  полной диагностики Ъумматора.

Наиболее близким к предлагаемому по технической сущности  вл етс  параллельный комбинационный сумматор, содержащий п одноразр дных сумматоров , элементы И и ИЛИ в каждом разр де сумматора, четыре элемента И, элемент ИЛИ и элемент ИЛИ-НЕ 2.

Недостатком устройства  вл етс  неполнота проверки всего параллельного комбинационного сумматора. При .проверке не провер ютс  цепи переноса между-разр дами сумматора.

Цель изобретени  - увеличение полноты контрол  сумматора.

Claims (2)

1. Поставленна  цель достигаетс  тем, что в параллельный комбинационный сумматор, содержавдий п одноразр дных сумматоров , первый элемент И и первый элемент ИЛИ в каждом разр де сумматора, второй и третий элементы И, второй элемент ИЛИ, первый элемент НЕ, элемент ИЛИ-НЕ, причем первый и второй входы п одноразр дных сумматоров подключены , к выходным шинам сумматора, вход переноса одноразр дного сумматора младшего разр да подключен к входной шине переноса, выходы переносов одноразр дных сумматоров соединены с первь№1и входами первых элементов И соответствук цих разр дов сумматора, выходы которых соединены с первыми входами первых элементов ИЛИ, выходы которых св заны с входами переноса соответствующих одноразр дных сумматоров всех разр дов, кроме старшего, первые входы первых элементов И всех разр дов соединены с соответствую-, щими входами третьего элемента И и элемента ИЛИ-НЕ, выходы третьего . элемента И и элемента- ИЛИ-НЕ подключены соответственно к первому Ti вто рому входам второго элемента ИЛИ, выход которого соединен с первым входом второго элемента И, второй вход -которого св зан с выходом первого элемента НЕ, вход которого соединен с вторым входом первого элемента И старшего разр да, введены второй и третий элементы НЕ, четвертый элемент И и третий элемент ИЛИ, причем входы второго и третьего элементов НЕ подключены соответствен но к первому и второму входам одноразр дного сумматора младшего разр да , выхода второго и третьего элемен тов НЕ соединены с первым и вторым входами четвертого элемента И соответственно , третий вход которого св  зан с входом переноса одноразр дного сумматора младшего разр да и первым входом третьего, элемента ИЛИ, выход которого соединен с вторыми входами первых элементов И всех разр дов, кроме старшего, второй вход третьего элемента ИЛИ подключен к управл ющем входу сумматора и входу первого элемента НЕ, выход четвертого элемента И соединен с вторым входом первого элемента ИЛИ младшего разр да сумматора . На чертеже приведена структурна  схема параллельного комбинационного сумматора. Устройство содержит п одноразр дных сумматоров 1, первый элемент И 2 в -каждом разр де сумматора, вход 3 управлени  переносом, первый элемент ИЛИ 4 в каждом разр де сумматора, информационные входы 5 слагаемых, вход б переноса, первый элемент НЕ 7 второй элемент И 8, второй элемент . ИЛИ 9, третий элемент И 10, элемент ИЛИ-НЕ 11, выход 12 обнаружени  ошиб ки, выход 13 сумм, третий элемент или 14,второй и третий элементы НЕ 1 и 16, четвертый элемент И 17, Вход 6 переноса соединен с входом переноса младшего разр да сумматора 1, а также с первым входом третьего элемента ИЛИ 14 и с одним из входов четвертого элемента И 17, к двум другим входам которого через второй и третий элементы НЕ 15 и 16 подключены входы слагаемых одного из -разр  дов сумматора. Управл ющий вход 3 со единен с вторым входом третьего элемента ИЛИ 14, вторым входом первого элемента И 2 старшего разр да и первого элемента НЕ 7,.выход кото рогб соединен с вторым входом второго элемента И 8. Выходы третьего элемента И 10 и элемента ИЛИ-НЕ 11 соединены соответственно с первым и вторым входами второго.элемента ИЛИ 9, выход которой соединен с первым входом второго элемента И 8, выход которого соединен с вторым входом первого элемента ИЛИ 4 старшего разр да. Выход первого элемента ИЛИ 4 старшего раз р да  вл етс  выходом сумматора. Устройство работает следующим образом. Дл  полной проверки предлагаемого сумматора необходимо подавать на входы 2- входных наборов (два информационных входа и один вход переноса младшего разр да}. Коды входных наборов и результаты суммировани  представлены в таблице. Примечание; Xf,V - слагаемые i-го разр да; Р, перенос и сумма 1-го сумма. тора; - перенос в последующий разр д ( + 1) -го сумматора. Из таблицы следует, что при входных наборах №0, 1, 2, 5, 6, 7 св зи переноса между сумматорами разрывать не требуетс , так как в этом случае коды Р и совпадают, а вьнаборах 3 и 4 значени  Р и проти воположны . Поэтому дл  набора № 3 требуетс  запретить формирование переноса в последующих разр дах, а дл  набора № 4 - .ввести перенос во всех разр дах сумматора. В предлагаемом сумматоре при подаче на шину 3 логического О и поступлении входного набора 3 на выходе элемента ИЛИ 14 формируетс  О, который запрещает прохождение переноса во все.тпоследующие разр ды сумматора, а. при входном наборе 4 (вход переноса младшего разр да равер 1, входы слагаемых соответствуют логическим О) на выходе элемента И по вл етс  1, котора  формирует сигнал переноса во всех послёдуквдих разр дах сумматора. В результате введени  элементов ИЛИ 14, НЕ 15 и 16, И 17 на врех входах переносов сумматоров формируютс  одни и те же коды числа в соответствии с номером входного набора. Проверка всего комбинационного сумматора происходит при подаче на вход 3 логического О и поочередной подаче на его.информационные входы всех кодов наборов. При этом элементы И 10 и ИЛИ-НЕ 11 фиксируют равенство выходных значений переносов все одноразр дных сумматоров. Если переносы должны быть равны О, то на выходе элемента И 10 имеетс  О, а на выходе элемента ИЛИ-НЕ 11-- 1., Эта единица через элементы ИЛИ 9,И 8 и ИЛИ 4 по вл етс  на выходе 12 сумматора . В случае,если на одном или нескольких выходах переносов суммато ров сигнал не равен О, то на выход 12 сумматора по вл етс  О. Таким образом,устанавливаетс  ошибка в формировании переносов. Аналогично, если на всех выходах одноразр дных сумматоров должна быть логическа  1, на выходе элемента ИЛИ-НЕ 11 присутствует О , а на выходе элемента И 10 - сигнал 1 , который тоже по вл етс  на выходе 12. Если, имеет место ошибка в каких-то разр ,дах, то на выходе элемента И 10, .а следовательно, и на выходе 12, находитс  логический О. Таким образом, обнаруживаетс  ошибка. Ошибки при формировании сумм обнаруживаютс  на выходах 13 сумм одноразр дных суммадоров , ,3 Итак, в результате подачи 2 вход ных наборов обнаруживаютс  все ошибк при формировании переноса в одноразр дных комбинационных сумматорах, & межсумматорных цеп х переноса и при формирс вании сумм в одноразр дных су маторах. Таким образом, если прин ть, что дл  построени  одного -разр да сумматора требуетс  8 элементов типа И, ИЛИ, НЕ, то при введении дополнитель ных элементов сложность всег.д сумматора увеличиваетс  при длине суммато ра,равного одному байту,на 3,4%,а пр количестве разр дов в 2 байта - на 1,8%.При этом повышаетс  достоверюстъ обработки информации за счет рбнаружени  отказов и исключени  работы такого сумматора в случае наличи  отказов.количество входных набо .ров остаетс  прежним. Формула изобретени  Параллельный комбинационный сумма тор, содержащий п одноразр дных сумм торов, первый элемент И и первый элемент ИЛИ в каждом разр де сумматора, второй и третий элементы И, второй элемент ИЛИ, первый элемент НЕ, элемент ИЛИ-НЕ, причем первый и второй входы п одноразр дньах сумматоров подключены к выходным шинам сумматора, вход переноса одноразр дного сумматора младшего.разр да подключен к входной шине переноса, выходы переносов одноразр дных сумматоров соединены с первыми .входами первых элементов И соответствующих разр дов сумматора, выходы которых соединены с первыми входами первых элементов ИЛИ, выходы которых св заны с входами переноса соответствующих одноразр дных (Сумматоров всех разр дов, кроме старшего, первые входы первых элементов И всех разр дов соединены с соответствующими входами третьего элемента И и элемента ИЛИ-НЕ, выходы третьего элемента И и элемента ИЛИ-НЕ подключенысоотвёттвенно к первому и второму входам второго элемента ИЛИ, выход которого соединен с первым входом второго элеiieHTa И, второй вход которого св зан с выходом первого элемента НЕ, вход которого соединен с вторым входом первого элемента И старшего разр да, отличающийс  тем, что, с целью увеличени  полноты контрол , в устройство введены второй и третий элементы НЕ, четвертый элемент И и третий элемент ИЛИ, причем входы второго и третьего элементов НЕ подключены соответственно к первому и второму входам одноразр дного сумматора младшего разр да, выходы второго и третьего элементов НЕ соединены с первым и вторым входами четвертого элемента И соответственно, третий вход которого св зан с входом переноса одноразр дного сумматора М11адшего разр да и первым входом третьего элемента ИЛИ, выход третьего элемента ИЛИ соединен с вторыми входами первых ;элементов И всех разр дов, кроме старшего, второй вход третьего элемента ИЛИ подключен к управл ющему входу сумматора и входу первого элемента НЕ, выход четвертого элемента И соединен с вторым входом первого элегмента ИЛИ младшего разр да сумматора. Источники информации, прин тые во внимание при экспертизе. 1.Авторское свидетельство СССР №354413, кл. G Об F 7/50, 1970.
2. 2.Авторское свидетельство СССР 696477, кл, G 06 F 7/50, 1979.