SU976469A1 - Устройство дл контрол знаний обучаемых - Google Patents

Description

Изобретение относится к автоматике и вычислительной технике, в частности к системам и устройствам для обучения и контроля знаний, и может быть использовано для программированного контроля знаний по различным дисциплинам.

Известно устройство, содержащее блок ввода ответов, соединенный с узлом сравнения, блок памяти, генератор, распределитель, коммутатор, табло предъявления и табло оценок CQ, Однако данное устройство имеет низкую точность контроля знаний, ограниченные дидактические возможности и низкую скорость контроля.

Известно также устройство, содержащее элементы памяти ответов учащихся и эталонных ответов, схемы сравнения, счетчики количества вводов ответов и эталона, триггер опроса £ 2 ],

Устройство позволяет повысить точность контроля, однако не позволяет контролировать конструируемый ответ и имеет низкую скорость контроля.

Наиболее близким к изобретению является устройство, содержащее пульты учащихся, подключенные к блоку памяти, пульт преподавателя, формирователь управляющих сигналов, содержащий генератор, дешифратор, и три счетчика, блок оценки, блок вывода информации, блок определения максимального числа ошибок, блок совпадения, коммутатор сигналов ошибок^З].

Устройство позволяет повысить скорость формирования оценок для всей группы обучаемых за счет одновременного анализа регистров ошибок всех обучаемых.

Однако данное устройство обладает недостаточным быстродействием, так как проверка ответов обучаемых з 976469 4 возможна только после заполнения всех регистров ошибок и окончании опроса„ Кроме того, оно не позволяет управлять темпом работы обучаемого. 5

Цель изобретения - повышение быстродействия устройства за счет организации мультиплексного режима посимвольного контроля результатов решения контрольных заданий, а также 10 адаптация к темпу работы обучаемых.

Поставленная цель достигается тем, что в устройство, содержащее пульты обучаемых, коммутатор, после- »5 довательно соединенные пульт преподавателя и блок памяти и последовательно включенные формирователь сигналов оценки и блок вывода учебной информации, введены последова- _м тельно соединенные сдвигающий регистр и блок элементов И, последовательно включенные распределитель импульсов, и формирователь импульсов, а также блок счетчиков, выход которо- ₂₅ го соединен с входом формирователя сигналов оценки, первый вход - с вторым входом пульта преподавателя, а второй вход - с выходом коммутатора, вход которого подключен к выходам _3Q блока элементов И, соединенным с вторым входом блока памяти, первым входом распределителя импульсов и первыми входами пультов обучаемых, первый вход блока элементов И подключен через сдвигающий регистр к второму вы- ³⁵ ходу распределителя импульсов, а второй вход - непосредственно к выходам пультов обучаемых, выход блока памяти соединен с вторым входом формиро- 40 вателя импульсов, первый выход которого подключен к вторым входам пультов обучаемых, а второй выход - к второму входу распределителя импульсов, третьи входы пультов обучаемых соединены с первым выходом распреде- ⁴⁵ лителя импульсов, причем распределитель импульсов содержит последовательно включенные первый элемент ИЛИ, первый триггер и первый и второй элементы И, а также генератор тактовых ⁵⁰ импульсов, выход которого соединен с Вторыми входами первого и второго элементов И, выходы которых являются соответственно первым и вторым выходами распределителя, входы первого ⁵⁵ элемента ИЛИ являются первым входом распределителя, второй вход первого триггера является вторым входом рас пределителя, формирователь импульсов содержит последовательно включенные второй элемент ИЛИ, первый регистр и первый узел сравнения, а также первый счетчик, вход которого является первым входом формирователя, первый выход является вторым выходом формирователя и соединен с вторым входом первого регистра, а второй выход соединен с вторым входом первого узла сравнения, выход которого является первым выходом формирователя, вход второго элемента ИЛИ является вторым входом формирователя, а пульт обучаемого содержит последовательно соединенные третий элемент И, второй счетчик, второй узел сравнения, четвертый элемент И, третий элемент ИЛИ, второй триггер, блок ввода ответов и второй регистр, выход которого соединен с вторым вхо,дом второго узла сравнения, а также пятый элемент И, первый и второй входы которого являются соответственно первым и вторым входами пульта, а выход соединен с вторым входом четвертого элемента И, второй вход третьего элемента И подключен к второму выходу второго счетчика, выход блока ввода ответов соединен с вторым входом второго триггера, второй выход которого является выходом пульта, первый и второй входы третьего элемента И являются первым и третьим входами пульта соответственно.

На фиг» 1 приведена структурная схема устройства; на фиг. 2 - пример формирования импульса правильного ответа.

Устройство содержит пульт 1 преподавателя, связанный с. блоком 2 памяти и блоком 3 счетчиков, выходы которого подключены к формирователю 4 сигналов оценки, подсоединенному к блоку 5 вывода учебной информации. Входы блока 3 через коммутатор 6 подключены к выходу элемента И 7, связанного через элемент 8 ИЛИ с нулевым входом триггера 9 (готовности), единичный вход которого как и регистр 10 (символа) связан с блоком 11 ввода ответов, выход которого подсоединен к инверсному выходу триггера 9, подключенного прямым выходом к блоку 12 элементов И, выходы которого соединены с блоком 2, коммутатором 6, первыми входами элементов И 13 и 14, а через элемент ИЛИ 15 5 с единичным входом триггера 1.6 (управления) , нулевым входом подключенного к счетчику 17 (правильного ответа) , связанного этим же входом с регистром 18 (символа), а параллельным - с узлом 19 сравнения, выходом подключенного к вторым входам всех элементов 14, подсоединенных к элементу 7, а другим входом - к регистру 18, связанному через элемент ИЛИ 20 с выходами блока 2.

Инверсный выход триггера 16 подключен к элементу И 21, а прямой к элементу И 22, к другому входу которых подсоединен генератор 23 тактовых импульсов, причем выход элемента 21 подсоединен к сдвигающему регистру 24, подключенному выходами к элементам И блока 12, а выход элемента 22 связан со счетчиком 17 и вторыми входами элементов 13, выходы которых подключены к счетчикам 25 (тактов),одни выходы которых подсоединены к элементам 8, а другие - к узлу 26 сравнения, выходом связанному с элементом 7, а входом - с регистром 10.

Элементы 7, 8, 13 и 14, блок 11, регистр 10, триггер 9, счетчик и узел 26 объединены в пульт 27 обучаемого. Элементы 15, 21 и 22 и триггер 16 представляют собой распределитель 28 импульсов, счетчик 17, регистр 18, узел 19 и элемент 20 объединены в формирователь 29 импульсов.

Устройство для контроля знаний обучаемых работает следующим образом .

С пульта 1 в блок 2 заносятся коды эталонных ответов, а каждая ячейка этого блока содержит код одной цифры результата или одного символа конструируемого ответа. Кроме того, с пульта 1 поступает сигнал на соответствующий счетчик блока 3» устанавливающий такой коэффициент пересчета, при котором поступление, например на 1 —й счетчик -сигналов правильного ответа, вызвало бы появление на выходе i-ro счетчика сигнала переноса, означающего, что весь ответ введен i-м обучаемым верно» fO

В начальный момент времени триггер 16 находится в нулевом состоянии, что обеспечивает поступление тактовых импульсов с генератора 23 через элемент 21 на сдвигающий вход регистра 24, в котором единица разрешает

976469 6 поочередно прохождение сигнала через элементы И блока 12, на другие входы которых поступают сигналы готовности от пультов 27.

Если i-й обучаемый выполнил тестовую задачу, то он с помощью блока 11 вводит очередной элемент своего ответа (цифру, код символа контр, ответа) . Введенный код запоминается в регистре 10 и переводит триггер 9 в сос· тояние, запрещающее ввод очередного символа, причем сигнал готовности к обслуживанию, снимаемый с прямого выхода триггера 10, поступает на i-й элемент И блока 12. В момент появления в i-ом разряде регистра 24 единичного потенциала этот сигнал готовности адресует соответствующий регистр в блоке 2, чем обеспечивает сдвиг содержимого очередной ячейки регистра через элемент 20 в регистр 18, также сигнал через элемент 15 устанавливает триггер 16 в состояние, разрешающее прохождение тактовых импульсов через элемент 22, и запрещающее - через элемент 21.

Таким образом, единица в регистре 24 зафиксирована и с выхода i-ro элемента И блока 12 сигнал разрешения поступает на элементы 13 и 14 i-ro пульта 27. С выхода элемента 22 тактовая серия из десяти импульсов (фиг. 2), что регламентируется счетчиком 17, поступает через элемент 13 на вход счетчика 25 i-ro пульта 27.

Коды, формируемые при этом на счетчике 17 и счетчике 25» сравниваются на совпадение соответственно в узлах 19 и 26 с кодами в регистрах 18 и 10. В момент сравнения узел 19 выдает сигнал, соответствующий по времени k-му сигналу тактовой серии, где к - число соответствующее эталону данного символа и хранится в регистре 18 (на фиг. 2 пример для формирования к=5). Этот сигнал поступает через открытый элемент 14 на элемент 7, где анализируется, произошло ли на к-ом такте, совпадение в узле 26.

Если совпадение произошло, то сигнал с элемента 7, означающий, что введен верный элемент ответа, поступает через коммутатор 6 в 1-й счетчик блока 3, а также через элемент 8 - на сброс триггера 9. Если же совпадения нет, т.е» обучаемый ввел неверный символ, то после 10-го такта с выхода счетчика 25 через эле-, мент 8 на триггер 9 поступит сигнал сброса, разрешающий обучаемому дальнейшую работу. В этот же момент сиг- ₍ нал переполнения со счетчика 17 сбро-'5 (Сит триггер 16 и регистр 18, чем обеспечится подключение следующего пульта 27.

Таким образом будет производится посимвольный опрос обучаемых» ¹⁰

По мере выполнения обучаемыми заданий формирователь 4 будет оценивать состояние счетчиков блока 3 и формировать¹ результаты контроля знаний для вывода с помощью блока 5. ^<S Устройство обеспечивает адаптацию к уровню работы обучаемого,создавая при этом равные возможности для всей группы (так как опрашиваются в2е пульты последовательно).

Однако обучаемые, работающие с повышенной скоростью, будут чаще представлять свои результату для контроля и быстрее закончат выполнение задания.

По сравнению с известным повышено быстродействие устройства, обеспечивающее сравнение с эталоном в процессе ввода ответа, т.е. исключается режим проверки задания каждого обучаемого, что позволяет сократить время обработки результата ответа для успешно работающего обучаемого более чем в 2 раза.

Claims (3)

1. Изобретение относитс  к автомати ке и вычислительной технике, в част ности к системам и устройствам дл  обучени  и контрол  знаний, и может быть использовано дл  программиров ного контрол  знаний по различным дисциплинам ИзвеС тно устройство, содержащее блок ввода ответов, соединенный с узлом сравнени , блок пам ти, генератор , распределитель, коммутатор, табло предъ влени  и табло оценок С Однако данное устройство имеет н кую точность контрол  знаний, ограниченные дидактические возможности и низкую скорость контрол  Известно также устройство, содержащее элементы пам ти ответов учащихс  и эталонных ответов, схемы сравнени , счетчики количества вводов ответов и эталона, триггер опроса {, Устройство позвол ет повысить точность контрол , однако не позвол ет контролировать конструируемый ответ и имеет низкую скорость контрол . Наиболее близким к изобретению  вл етс  устройство, содержащее пульты учащихс , подключенные к блоку пам ти, пульт преподавател , формирователь управл ющих сигналов, содержащий генератор, дешифратор, и три счетчика, блок оценки, блок вывода информации, блок определени  максимального числа ошибок, блок совпадени , коммутатор сигналов ошибокГз. Устройство позвол ет повысить скорость формировани  оценок дл  всей группы обучаемых за счет одновременного анализа регистров ошибок всех обучаемых. Однако данное устройство обладает недостаточным быстродействием, так как проверка ответов обучаемых 9 возможна только после заполнени  всех регистров ошибок и окончании опроса. Кроме того, оно не позвол ет управл ть темпом работы обучаемого . Цель изобретени  - повышение быстродействи  устройства за счет организации мупьтиплексного режима посимвольного контрол  результатов решени  контрольных заданий, а также адаптаци  к темпу работы обучаемых, Постаапенна  цель достигаетс  тем, что в устройство, содержащее пульты обучаемых, коммутатор, последовательно соединенные пульт преподавател  и блок пам ти и последовательно включенные формирователь сигналов оценки и блок вывода учебной информации, введены последовательно соединенные сдвигающий регистр и блок элементов И, последовательно включенные распределитель импульсов , и формирователь импульсов, а также блок счетчиков, выход которого соединен с входом формировател  сигналов оценки, первый вход - с вто рым входом пульта преподавател , а второй вход - с выходом коммутатора, вход которого подключен к выходам блока элементов И, соединенным с вто рым входом блока пам ти, первым входом распределител  импульсов и первыми входами пультов обучаемых, перв вход блока элементов И подключен через сдвигаюи;ий регистр к второму выходу распределител  импульсов, а вто рой вход - непосредственно к выходам пультов обучаемых, выход блока пам ти соединен с вторым входом формировател  импульсов, первый выход которого подключен к вторым входам пультов обучаемых, а второй выход - к второму входу распределител  импульсов , третьи входы пультов обучаемых соединены с первым выходом распределител  импульсов, причем распределитель импульсов содержит последовательно включенные первый элемент ИЛИ первый триггер и первый и второй эле менты И, а также генератор тактовых импульсов, выход которого соединен с йторыми входами первого и второго элементов И, выходы которых  вл ютс  соответственно первым и вторым выходами распределител , входы первого элемента ИЛИ  вл ютс  первым входом распределител , второй вход .первого триггера  вл етс  вторым входом рас94 пределител , формирователь импульсов содержит последовательно включенные второй элемент ИЛИ, первый регистр и первый узел сравнени , а также первый счетчик, вход которого  вл етс  .первым входом формировател , первый выход  вл етс  вторым выходом формировател  и соединен с вторым входом первого регистра, а второй выход соединен с вторым входом первого узла сравнени , выход которого  вл етс  первым выходом формироватеЛЯ , вход второго элемента ИЛИ  вл етс  вторым входом формировател , а пульт обучаемого содержит последовательно соединенные третий элемент И, второй счетчик второй узел сравнени , четвертый элемент И, третий элемент ИЛИ, второй триггер, блок ввода ответов и второй регистр, выход которого соединен с вторым вхо .дом второго узла сравнени , а также, п тый элемент И, первый и второй входы которого  вл ютс  соответственно первым и вторым входами пульта, а выход соединен с вторым входом четвертого элемента И, второй вход третьего элемента И подключен к второму выходу второго сметчика, выход блока ввода ответов соединен с вторым входом второго триггера, второй выход которого  вл етс  выходом пульта, первый и второй входы третьего элемента И  вл ютс  первым и третьим входами пульта соответственно. На фиг, 1 приведена структурна  схема устройства; на фиг. 2 - пример формировани  импульса правильного ответа Устройство содержит пульт 1 преподавател , св занный с. блоком 2 пам ти и блоком 3 счетчиков, выходы которого подключены к формирователю сигналов оценки, подсоединенному к блоку 5 вывода учебной информации. Входы блока 3 через коммутатор 6 подключены к выходу элемента И 7, св занного через элемент 8 ИЛИ с нулевым входом триггера 9 (готовности), единичный вход которого как и регистр 10 (символа) св зан с блоком 11 ввода ответов, выход которого подсоединен к инверсному выходу триггера 9, подключенного пр мым выходом к блоку 12 элементов И, выходы которого соединены с блоком 2, коммутатором 6, первыми входами элементов И 13 и Н, а через элемент ИЛИ 15 с единичным входом триггера 1.6 (управлени ) , нулевым входом подключен ного к сметчику 17 (правильного ответа ) , св занного этим же входом с регистром 18 (символа), а параллельным - с узлом 1Я сравнени , выходом подключенного к вторым входам всех элементов 1, подсоединенных к элементу 7, а другим входом - к регистру 18, св занному через элемент ИЛИ 2 С выходами блока 2. Инверсный выход триггера 16 подключен к элементу И 21, а пр мой к элементу И 22, к другому входу которых подсоединен генератор 23 так товых импульсов, причем выход элемента 21 подсоединен к сдвигающему регистру 24, подключенному выходами к элементам И блока 12, а выход элемента 22 св зан со счетчиком 17 и вторыми входами элементов 13, выходы которых подключены к счетчикам 25 (тактов),одни выходы которых подсоединены к элементам 8, а други.е - к узлу 26 сравнени , выходом св занному с элементом 7, а входом - с регистром 10. Элементы 7, В, 13 и 1, блок 11, регистр 10, триггер 9, счетчик 25 и узел 26 объединены в пульт 27 обучаемого . Элементы 15t 21 и 22 и триг гер 16 представл ют собой распределитель 28 импульсов, счетчик 17, регистр 18, узел 19 и элемент 20 объед нены в формирователь 29 импульсов. Устройство дл  контрол  знаний обучаемых работает следуюи4им образом . С пульта 1 в блок 2 занос тс  коды эталонных ответов, а кажда   чейка этого блока содержит код одной цифры результата или одного символа конструируемого ответа. Кроме того, с пульта 1 поступает сигнал на соответствующий счетчик блока 3, устанавливающий такой коэффициент пересчета, при котором поступление, например на I-и счетчик icj-сигналов правильного ответа, вызвало бы по вление на выходе i-ro счетчика сигнала переноса, означающего, что весь ответ введен 1-м обучаемым верноо В начальный момент времени триггер 16 находитс  в нулевом состо нии, что обеспечивает поступление тактовых импульсов с генератора 23 через элемент 21 на сдвигающий вход регистра 2, в котором единица разрешает поочередно прохождение сигнала через элементы И блока 12, на другие входы которых поступают сигналы готовности от пультов 27. Если i-и обучаемый выполнил тестовую задачу, то он с помощью блока 11 вводит очередной элемент своего ответа (цифру, код символа контр, ответа ) . Введенный код запоминаетс  в ре гистре 1П и переводит триггер 9 в состо ние , запрещающее ввод очередного символа, причем сигнал готовности к обслуживанию, снимаемый с пр мого выхода триггера 10, поступает на i-й элемент И блока 12. В момент по влени  в -ом разр де регистра единичного потенциала этот сигнал готовности адресует соответствующий регистр в блоке 2, чем обеспечивает сдвиг содержимого очередной  чейки регистра через элемент 20 в регистр 18, также сигнал через элемент 15 устанавливает триггер 16 в состо ние , разрешающее прохождение тактовых импульсов через элемент 22, и запрещающее - через элемент 21. Таким образом, единица в регистре 2 зафиксирована и выхода i-ro элемента И блока 12 сигнал разрешени  поступает на элементы 13 и 1 i-ro пульта 27. С выхода элемента 22 тактова  сери  из дес ти импульсов (фиг. 2), что регламентируетс  счетчиком 17, поступает через элемент 13 на вход счетчика 25 i-ro пульта 27. Коды, формируемые при этом на счетчике 17 и счетчике 25 сравниваютс  на совпадение соответственно в узлах 19 и 26 с кодами в регистрах 18 и 10. В момент сравнени  узел 19 выдает сигнал, соответствующий по времени k-му сигналу тактовой серии , где k - число соответствующее эталону данного символа и хранитс  В регистре 18 (на фиг. 2 пример дл  формировани  ). Этот сигнал поступает через открытый элемент Н на элемент 7, где анализируетс , произошло ли на k-OM такте, совпадение в узле 26. Если совпадение произошло, то сигнал с элемента 7, означающий, что введен верный элемент ответа, поступает через коммутатор 6 в 1-й счетчик блока 3, а также через элемент 8 - на сброс триггера 9. Если же совпадени  нет, т.е, обучаемый ввел неверный символ, то после 10-го 73 такта с выхода сметчика 25 через эле мент 8 на триггер 9 поступит сигнал сброса, разрешающий обучаемому дальнейшую работу. В этот же момент сигнал переполнени  со счетчика 17 сбро , сит триггер 16 и регистр 18, чем обеспечитс  подключение следующего пульта 27, Таким образом будет производитс  посимвольный опрос обучаемых По мере выполнени  обучаемыми заданий формирователь if будет оценивать состо ние счетчиков блока 3 и формировать результаты контрол  знаний дл  вывода с помощью блока 5« Устройство обеспечивает адаптацию к уровню работы обучаемого,, создава  при этом равные возможности дл  все группы (так как опрашиваютс  в2е пул ты последовательно). Однако обучаемые, работающие с по вышенной скоростью, будут чаще пред ставл ть свои результаты дл  контрол  и быстрее закончат выполнение задани . По сравнению с известным повышено быстродействие устройства, обеспе чивающее сравнение с эталоном в процессе ввода ответа, Тое исключаетс  режим проверки задани  каждого обучаемого , что позвол ет сократить вре м  обработки результата ответа дл  успешно работающего обучаемого более чем в 2 раза. Формула изобретени  1. Устройство дл  контрол  знаний обучаемых, содержащее пульты обучаемых , коммутатор, последовательно соединенные пульт преподавател  и блок пам ти и последовательно включенные формирователь сигналов оценки и блок вывода учебной информации, отличающеес  тем, что, с целью повышени  быстродействи  уст ройства, в него введены последовательно соеди 1енные сдвигающий регистр и блок элементов И, последовательно включенные распределитель импульсов и формирователь импульсов, а также блок счетчиков, выход которо го соединен с входом формировател  сигналов оценки, первый вход - с вто рым выходом пульта преподавател , а второй вход - с выходом кокмутатора, вход которого подключен к выходам s блока элементов И, соединенным с вторым входом блока пам ти, первым входом распределител  импульсов и первыми входами пультов обучаемых, первый вход блока элементов И подключен через сдвигающий регистр к второму выходу распределител  импульсов, а второй вход непосредственно к выходам пультов обучаемых, выход блока пам ти соединен с вторым входом формиро- . вател  импульсов, первый выход которого подключен к вторым входам пультов обучаемых, а второй выход - к второму входу распределител  импульсов , третьи входы пультов обучаемых соединены с первым выходом распределител  импульсов, 2„ Устройство по п. 1, отличающеес  тем, что в нем распределитель импульсов содержит последовательно включённые первый элемент ИЛИ, первый триггер и первый и второй элементы И, а также генератор тактовых импульсов, выход которого соединен с вторыми входами первого и второго элементов И, выходы которых  вл ютс  соответственно первым и вторым выходами распределител , входы первого элемента ИЛИ  вл ютс  первым входом распределител , второй вход первого триггера  вл етс  вторым входом распределител . 3. Устройство по п« 1., отличающеес  тем, что в нем формирователь импульсов содержит последовательно включенные второй элемент ИЛИ, первый регистр и первый узел сравнени , а также первый счетчик , вход которого  вл етс  первым входом формировател , первый выход  вл етс  вторым выходом формировател  и соединен с вторым входом первого регистра, а второй выход соединен с вторым входом первого узла сравнени , выход которого  вл етс  первым выходом формировател , вход второго элемента ИЛИ  вл етс  вторым входом формировател  Ц о Устройство по По 1, отличающеес  тем, что в нем пульт обучаемого содержит последовательно соединенные третий элемент И, второй счетчик, второй узел сравнени , четвертый элемент И, третий элемент ИЛИ , второй триггер, блок ввода ответов и второй регистр, выход которого соединен с вторым входом второго узла сравнени , а также п тый у9 элемент И, первый и второй входы которого  вл ютс  соответственно первым и вторым входами пульта, а выход соединен с вторым входом четвертого элемента И, второй вход третьего элемента И подключен к второму выходу второго счетчика, выход блока ввода ответов соединен с вторым входом второго триггера, второй выход которого  вл етс  выходом пульта, первый и вто рой входы третьего элемента И  вл 9 ютс  первым и третьим входами пульта соответственно,, Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР N it5629, кл. G 09 8 7/00, 1975.
2. 2.Авторское свидетельство СССР № 613361, кл, G 09 В 7/07, 1978.
3. 3.Авторское свидетельство СССР (f , кл. G 09 В 7/07, 1980 (прототип).

   от 22

   от 19

   Фи2 2