подключены к одним из входов вторТ5й группы элементов ИЛИ, вторые входы и выходы второго регистра числа соединены соответственно с выходом блока местного управлени и первым входом блока контрол , второй вход которого соединен с выходом третьего регистра числа, один из выходов блока управлени подключен к управл ющим входам накопител , первого и второго регистров адреса, счетчика адресов, первого, второго и третьего регистров числа, блока контрол и блока местного управлени , входы четвертого регистра числа подключены соответственно к выходам накопител и первого коммутатора, а выходы - к другим входам элементов второй группы и первому входу второго коммутатора, выход которого подключен к первому входу первого коммутатора , вторые и третий входы первого и второго коммутатора соединены соответственно с первыми выходами блока накопител и счетчика разр дов, вто396 рые входы которых подключены соответственно ко входам счетчика разр дов и блока управлени , управл ющие входы четвертого регистра числа и коммутато ров соединены с другими выходами блок управлени , В этом устройстве отказавшие разр ды основных чеек подмен ютс разр да ми чеек накопител , причем, если.резервные чейки имеют отказавшие разр ды , то они пропускаютс и не участвуют в подмене отказавших разр дов ос новных чеек 13, Недостатком этого устройства вл етс невысока надежность, поскольку установление соответстви между отказавшими разр дами основных чеек и разр дами резервных чеек производитс при записи массива данных в накопитель . Если же после записи в основных или резервных чейках накопител возникнут дополнительные отказавшие разр ды, то поскольку этот момент не фиксируетс , весь дальнейший пор док подмены нарушаетс и наступает отказ всего устройства. Цель изобретени - повышение надеж ности устройства за счет сохранени работоспособности при возникновении дополнительных отказов в основных и резервных чейках после записи массива данных в накопитель. Поставленна цель достигаетс тем, что в запоминающее устройство введены схема сравнени и блок свертки по модулю два, первый вход которого соединен с выходом первого регистра адреса а выходы подключены к одним из входов четвертого регистра числа и первому входу схемы сравнени , второй вход которой соединен с одними из выходов четвертого регистра числа, второй вход блока свертки по модулю два и третий вход схемы сравнени подключены к одному из выходов блока управлени , один из входов которого соединен с выходом блока контрол , выход схемы сравнени вл етс одним из управл ющих выходов устройства. На чертеже представлена структурна схема предлагаемого устройства. Устройство содержит накопитель 1, первую группу элементов ИЛИ 2, первый регистр 3 адреса, имеющий вход , второй регистр 5 адреса, счетчик 6 адресов , блок 7 местного управлени , блок 8 управлени . К выходам накопител 1 подключены один из входов первого регистра 9 числа, второго регистра 10 числа, вход третьего регистра 11 числа и один из входов четвертого регистра 12 числа. Устройство содержит также вторую группу элементов ИЛИ 13, блок 1A контрол , первый 15 и второй 1б коммутаторы, счетчик 17 разр дов, регистр 18 резервных чеек, блок 19 свертки по модулю два и схему 20 сравнени . Устройство работает следующим образом . Дл каждого линейного участка массива данных, которые записываютс и считываютс последовательно, выдел етс последовательность резервных чеек накопител 1, В счетчик 6 при этом записываетс адрес первой резервной чейки , а со входа регистра 3 поступает адрес первой основной . чейки записываемого или считываемого массива. Счетчик 17 разр дов в исходном сое-, то нии обнулен. В режиме записи данных сначала осуществл етс контроль исправности разр дов резервной чейки. Адрес резервной чейки из счетчика 6 передаетс через регистр 5 и элементы ИЛИ 2 на . вход накопител 1, Производитс считываже содержимого резервной чейки в регистр 10, затем осуществл етс запись-считывание обратного кода содержимого резервной чейки в регистр 11. Содержимое регистров 10 и 11 подаетс на блок 14 контрол . Если отказавших разр дов в чейке нет, то регистр 18 и счетчик 17 остаютс в нулевом состо нии . При наличии отказавших разр дов в соответствующие им разр ды регистра 18 записываетс 1, в счетчик 17 записываетс количество отказавших разр дов , а в маркерный разр д резервной чейки накопител с помощью блока 14 контрол через резистр 10 заноситс 1, Далее производитс запись массива данных. Данные поступают в регистр 9. Адрес первого слова данных, наход щийс в регистре 3, через элементы ИЛИ 2 подаетс на вход накопител 1. Обратный код первого слова из регистра 9 через элементы ИЛИ 13 записываетс в основную чейку накопител , затем содержимое этой чейки считываетс в регистр 11 и осуществл етс запись-считывание пр мого кода того же слова в регистр 10. Пр мой и обратный коды слова ере-, гистров 10 и 11 соответственно поступают в блок 14 контрол . Если блок 14 контрол не обнаруживает в чейке отказавшие разр ды, то в регистр 3 со входа 4 поступает следующий адрес и аналогично производитс запись второго слова в основную чейку накопител 1, Если же в основной чейке есть отказавшие разр ды, то блок k контрол , счетчик 17 разр дов и регистр 18 выдают на коммутатор 15 сигналы, по которым из регистра 9 в младшие разр ды регистра 12 передаютс разр ды слова, соответствующие отказавшим разр дам основной чейки, причем в разр ды регистра 12, соответствующие 1 регистра 18 (т. е. отказавшим разр дам резервной чейки) запись не производитс , эти разр ды пропускаютс и не используютс . Одновременно с этим по сигналу от блока 1 контрол блок 8 управлени выдает управл ющие сигналы, по которым содержимое регистра 3 поступает на блок 19 свертки по модулю два, где формируетс значение контрольного раз р да адреса основной чейки, имекхцей отказавшие разр ды. Затем это значение заноситс в один из двух разр дов регистра 12, специально отведенных дл этой цели. Кроме того, с блока 1А контрол в счетчик 17 записываетс код, соответствующий количеству отказавших разр дов основной чейки. Из блока 8 управ лени в блок 7 местного управлени по ступает сигнал, по которому в маркерный разр д основной чейки через регистр 10 записываетс 1. Аналогично производитс запись в следующую основ ную, чейку, имеющую отказавшие разр ды- , только соответствующие отказавшим разр дам чейки, разр ды регистра 9 занос тс в следующие свободные разр ды регистра 12 (с пропуском разр дов, соответствующих отказавшим разр дам резервной чейки). После того, как вс разр ды регистра 12 используютс , сче тчик 17 выдает сигнал заполнени в блок 8 управлени . В этот момент в ре гистре 3 находитс адрес той основной чейки, при определении отказавших ра зр дов которой происходит заполнение счетчика 17. По сигналу от блока 8 управлени этот адрес подаетс на блок 19 свертки по модулю два, где формируетс значение следующего контрольного разр да. Это значение заноситс во второй контрольный разр д ре гистра 12. Таким образом, в двух конт рольных разр дах регистра 12 записываютс результаты свертки по модулю 96 6 два адресов первой и последней основных чеек, имеющих отказавшие разр ды , истинные значени которых хран т- . с в одной резервной чейке. Затем адрес резервной чейки из регистра адреса 5 через элементы ИЛИ 2 поступает на вход накопител 1, а содержимое регистра 12 через элементы ИЛИ 13 заноситс в резервную чейку. После этого по сигналу из блока 8 управлени в счетчике 6 формируетс адрес следующей резервной чейки. Чтение информации производитс следующим образом. В регистр адреса 3 подаетс адрес первой основной чейки считываемого массива данных, а в счетчике 6 формируетс адрес первой резервной чейки массива. Счетчик 17 при этом находитс в нулевом состо нии. По сигналу из блока 8 управлени производитс передача содержимого счетчика 6 через регистр 5 и элементы ИЛИ 2 на вход накопител 1. По этому адресу из резервной чейки считываетс слово в регистры 10 и 12. Если в маркерном разр де резервной чейки код 1, то осуществл етс запись-чтение обратного кода слова в регистр 11. Содержимое регистров 10 и 11 подаетс в блок I контрол . По сигналам от блока I контрол занос тс 1 в разр ды регистра 18, соответствующие отказавшим разр дам данной резервной чейки, а в сметчик 17 записываетс количество этих разр дов. Если же в маркерном разр де резервной чейки код О, то записьчтение обратного кода не производитс , а счетчик 17 и разр ды регистра 18 остаютс в нулевом состо нии. Затем из регистра 3, в накопитель 1 постугГает адрес первой основной чейки считываемого массива данных и производитс считывание слова из накопител в регистры 9 и 10. Если в маркерном разр де основной чейки код О, следовательно в ней нет отказавших разр дов и слово из регистра 9 поступает на выход. Если же в маркерном разр де основной чейки код 1, то производитс запись-чтение обратного кода слова в регистр 11, Содержимое регистров Ю 4 11 подаетс в блок It контрол . По сигналу блока 1 t контрол блок 8 управлени формирует управл ющие сигналы, которые поступают в регистр 3, регистр 12, блок 19 свертки по модулю два и схему 20 сравнени . .В этот момент на регистре 3 находитс адрес той основной чейки, котора первой использует дл подмены своих отказавших разр дов, разр ды резервной чейки, наход щиес в регистре 12 По этим сигналам указанный адрес сво- s рачиваетс по модулю два блоком 19, и результат свертки подаетс на один вход схемы 20 сравнени . На другой вход схемы 20 по сигналу блока 8 управлени поступает первый контрольный 10 разр д из регистра 12, формируемый на этапе записи и хран щийс в данной резервной чейке. Если сравнени не происходит, то в общем случае это означает , что з основных чейках, имею- t5 щих отказавшие разр ды, или в резервных чейках, на которых чтение производитс раньше, до обращени к данной основной чейке, после записи массива данных в накопитель возникают отказы, 20 и пор док подмены отказавших разр дов основных чеек нарушаетс . Схема 20 сравнени выдает сигнал ошибки, который поступает в процессор (не показан) и производитс перезапись всего мае- 25 сива данных. При совпадении входных сигналов сигнал на выходе схемы 20 отсутствует. При этом по сигналам .лока Ik контрол , регистра 18 и счетчика 17 через зо коммутатор 16 младшие разр ды регистра 12 передаютс в регистр 9, причем разр ды регистра 12, соответствующие разр дам регистра 18, наход щимс в единичном состо нии, пропускаютс . 0т казавшие разр ды основной чейки, таким образом, подмен ютс разр дами ре зервной чей1 1. Затем сформированное слово из регистра 9 поступает на выход , В счетчик 17 записываетс код, соответствующий количеству использованных разр дов регистра 12. Аналогич ный процесс продолжаетс до использовани всех разр дов регистра 12, на что указывает соответствующее состо ние счетчика 17 разр дов. Сигнал со счетчика 17 поступает на блок 8 управ лени , который выдает управл)дющие сиг налы на регистр 3, регистр 12, блок 19 и схему 20 сравнени . В это врем на регистре 3 находитс адрес той основной чейки, при подмене неиеправных разр дов которой полностью задействуютс разр ды регистра 12 и происходит заполнение счетчика 17. Адрес основной чейки-из регистра 3 поступает в блок 19 свертки по модулю два, а затем на один из входов 9631 98 схемы 20 сравнени . На другой вход схемы 20 сравнени поступает второй контрольный разр д из регистра 12, Если сравнение происходит, то сигнал на выходе схемы 20 отсутствует, счетчик 6 адреса по сигналам блока 8 управлени формирует адрес следующей резервной чейки, содержимое резервной чейки считываетс на регистр 12, и аналогично продолжаетс процесс считывани массива данных с подменой отказавших разр дов. Если же сравнени не происход т, на выходе схемы 20 сравнени по вл етс сигнал, который выдаетс в процессор и используетс дл перезаписи всего массива данных. Преимущество предлагаемого устройства заключаетс в том, что при считывании данных в течение времени использовани разр дов одной резервной чейки дл подмены отказавших разр дов основных чеек, дважды контролируетс правильность подмены отказавших разр дов и путем перезаписи исключаетс вли ние отказов в разр дах основных и резервных чеек, возникающих после записи данных в накопитель. Это повышает надежность устройства. Формула изобретени Запоминающее устройство с самоконтролем по авт. сВо № 883975, отличающеес тем, что, с целью повышени надежности устройства, в него введены схема сравнени и блок свертки по модулю два, первый вход которого соединен с выходом первого регистра адреса, а выходы поключены к одним из; ВХОДОВ четвертого регистра числа и первому входу схемы сравнени , второй вход которой соединен с одними из выходов четвертого регистра числа, второй вход блока свертки по модулю два и третий вход схемы сравнени подключены к одному из выходов блока управлени , один из входов которого соединен с выходом блока контрол , выход схемы сравнени вл етс одним из управл ющих выходов устройства. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 883975, кл. G П С 29/00, 1979 (прототип ) .
I t
t Т