SU368647A1 - Запоминающее устройство - Google Patents

Description

1

Известно запоминающее устройство (ЗУ), содержащее адресный накопитель, блок выбора адреса которого подключен через схему «И к ассоциативному -накопителю. Первый вход Накопител  св зан с выходом дещифратора , подключенного к первому выходу счегчика-и:нди1катора , второй выход которою присоединен к блоку местного управлени , св занному с разр дным блоком адресного накопител .

Однако число неисправных  чеек, при котором устройство работоспособно, ограничено емкостью ЗУ.

Предложеданое ЗУ отличаетс  от известного тем, что оно содержит кодирующий и декодирующий блоки и регистр мощности корректирующего кода, счетный вход которого подключен ко .второму выходу Счетчика-индикатора. Первый управл ющий выход подсоединен к одному из входов кодирующего блока, другой вход которго св зан со вторым входом ассоциативного накопител , а выход - с разр дным блоком адресного накопител . Второй управл ющий выход регистра подсоединен к одному из входов декодирующего блока, другой вход которого св зан с разр дным блоком , а выход - с блоком местного управлени .

Это .позвол ет обеспечить работу устройства при числе отказов, превосход щем е.мкость аосоциативного накопител .

На чертеже изображена блок-схема ЗУ. ЗУ содержит адресный накопитель АН /, блок выбора адреса 2 которого подключен через схему «И 3 к ассоциативному накопителю 4, первый вход 5 которого св зан с выходом дешифратора 6. Дещифратор 6 подключен к первому выходу 7 счетчика-индикатора 8, второй выход 9 которого (Присоединен к блоку местного управлени  БМУ 10, св занному

с разр дным блоком 11 АН /. Кроме того, устройство содержит входной регистр 12 с информационными входами 13 и управл ющими входами М, св занными с БМУ 10. Выход 15 регистра 12 управл ет входом опроса 16 накопител  4 и входом 17 схемы «И 3, на вход 18 Которой подключена шина 19 отрицательного ответа накопител  4. ЗУ содержит также кодирующий блок 20, декодирующий блок 21, регистр мощности корректирующего кода

РМКК 22, счетный вход 23 которого подключен ко второму выходу 9 счетчика-индикатора 8, первый управл ющий выход 24 подсоединен к одному из входов кодирующего блока 20, другой ВХОД 25 которого св зан со вторым

входо: 1 26 накопител  4, а выход 27 - с разр дным блоком // АН 1. Второй управл ющий выход 28 РМКК 22 подсоединен ко входу 29 декодирующего блока 21, вход 30 которого св зан с разр дным блоком 11, а выход 31 -

с БМУ 10, один вход 32 регистра слова 32

св зан с БМУ 10, другой вход 34 подсоединен к схеме «ИЛР1 35, на нервый вход 36 которой подключен выход 37 накопител  4, а на второй вход 38 - выход 39 декодирующего блока 21. Ассоциативный накопитель 4 имеет входы записи 40, БМУ - вход операции 41.

Устройство работает следующим образом.

Одним из способов (например, с помощью контролирующих программ, записи-считывани  пр 1мых и обратных кодов, с последующим сравнением и т. д.) определ ют адреса отказавщих  чеек. Эти адреса занос тс  по входу записи 40 в признаковые части  чеек накопител  4, информационные части которых используютс  при этом дл  замены неи-справных  чеек адресного накопител  /. РМКК 22 устанавливаетс  на минимальную мощность по входу 42.

При этом возможны два режима работы.

При первом режиме РМКК 22 настралваетс  на код, обнаруживающий одну ощибку. Адреса отказа1вщих  чеек последовательно записываютс  в свободные  чейки накопител  4, номера которых определ ютс  ло состо нию счетчика-индикатора 8.

При записи очередного адреса отказавшей  чейки в накопитель 4 к содержимому счетчика-индикатора 8 по входу 43 прибавл етс  «1. Таким образом, по счетчику-индикатору 8 не только определ ют номер очередной свободной  чейки накопител  4, но и фиксируют число зан тых  чеек. После записи в накопитель 4 адресов всех отказавщих  чеек АН 1 и при отсутствии сигнала переполнени  на выходе 9 счетчика-индикатора 8 устройство готово к работе.

На входы 13 регистра 12 поступает адрес  чейки, к которой необходимо обратитьс , а на входы 41 блока местного управлени  - сигналы кода операции и начала операции. БМУ 10 выдает необходимую последовательность управл ющих сигналов, под воздействием которых адрес регистра 12 поступает на входы опроса 16 накопител  4. Из накопител  4 извлекаетс  ответ, хранитс  ли в нем данный адрес. Если нет, то ло шине 19 поступает сигнал, разрещающий обратитьс  к АН 1 по запращиваемому адресу. Если же данный адрес хранитс  в накопителе 4, то происходит обращение к информационной части  чейки этого накопител  4, в признаковой части которой хранитс  запращиваемый адрес.

Предположим, что в одной из  чеек АН 1, адрес которой не зафиксирован в накопителе 4, произошел отказ. Декодирующий блок 21 выдает сигнал «ошибка, который поступает в БМУ 10. По этому сигналу происходит восстановление искаженной информации (например , путем чтени  ее из внешней пам ти) и запись ее в накопитель 4. При этом в признаковую часть соответствующей  чейки накопител  4 записываетс  адрес отказавшей  чейки. В дальнейшем обращение по данному адресу приводит к чтению информации из накопител  4. Так система работает до тех пор, пока не происходит переполнение накопител  4. В этом случае выдаетс  сигнал переполнени , который по шине 9 поступает на вход БМУ 10 и на счетный вход 23 РМКК 22. По этому сигналу увеличиваетс  мощность корректирующего кода (к содержимому РМКК 22 прибавл етс  «1, вследствие чего кодирующее и декодирующее

устройства настраиваютс  на соответствующий код), производитс  перезапись закодированной в этом коде информации в АН 1, определ ютс  адреса неисправных  чеек, в которых более одного отказа (указанными выше

способами), и эти адреса занос тс  по входу записи 40 в признаковые части  чеек накопител  4, информационные части которых используютс  при этом дл  замены неисправных  чеек АН /. При отсутствии сигнала переполнени  на выходе 9 устройство работает по новому циклу, как описывалось. При перезаписи информации те адреса неисправных  чеек, ошибки в которых исправл ютс  примен емым в данном цикле корректирующим кодом , не записываютс  в накопитель 4. Таким образом, накопитель 4 частично освобождаетс , и можно записывать в него адреса неисправных  чеек по мере их обнаружени  корректирующим кодом.

Дл  повышени  веро тности обнаружени  ошибки возможна периодическа  проверка АН 1 с ПОМОЩЬЮ указанных ранее способов дл  обнаружени  адресов неисправных  чеек, не обнаруженных корректирующим кодом.

Началом каждого нового цикла служит сигнал переполнени  накопител  4. При этОМ ЗУ повтор ет указанные ранее действи .

Второй режим отличаетс  от первого тем, что в начале работы системы корректирующий код минимальной мощности должен обнаруживать две ошибки и исправл ть одну, а при дальнейшей работе мощность кода в соответствующем цикле всегда на «1 больше по сравнению с первым . По сигналу «ошибка исправлена информацию с выхода декодирующего блока 21 одновременно с выдачей ее через регистр слова 32 в другие устройства, записывают в свободную  чейку накопител  4, в признаковую часть которой

занос т адрес соответствующей  чейки АН 1. В дальнейшем обращение по данному адресу производитс  к  чейке накопител  4. Таким образом, не требуетс  восстановлени  и записи информации из внешней пам ти

в случае, если в этой  чейке в дальнейшем произойдет еще один отказ в течении текущего цикла.

Предмет изобретени 

Запоминающее устройство, содержащее адресный накопитель, блок выбора адреса которого подключен через схему «И к ассоциативному накопителю, первый вход которого св зан с выходом дешифратора, подключенного к первому выходу стетчика-индикатора, второй выход которого присоединен к блоку местного управлени , св занному с разр дным блоком адресного накопител , отличающеес  тем, что, с Целью обеспечени  работы устройства при числе отказов, превышающем емкость ассоциативного накопител , оно содержит кодирующий и декодирующий блоки и регистр мощности .корректирующего кода, счетный вход которого подключен ко второму

выходу счетчика-индикатора, первый управл ющий выход Подсоединен к одному из входов кодирующего блока, другой вход которого ов зан со вторым входом ассоциативного накопител , а выход - с разр дным блоком адресного накопител , второй у1правл ю1щий выход гподсоединен к одному из входов декодирующего блока, другой вход которого св зан с разр дным блоком, а выход -с блокам местного управлени .

L™L и L™.-. I

b/J