SU1081669A1 - Запоминающее устройство с автономным контролем - Google Patents

Abstract

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С АВТОНОМНЫМ КОНТРОЛЕМ, содержащее накопитель, регистр числа, блок свертки по модулю два, блок анализа количества единиц и блок реверсивных счетчиков , выходы которого соединены с входами блока анализа количества единиц, информационным входом устройства  вл етс  первый вход регистра числа, первый выход которого подключен к входу накопител , отличающеес  тем, что, с целью повышени  быстродействи  устройства, в него введены дополнительный регистр числа, блок сумматоров по модулю два, элемент И, первый и второй цементы ИЛИ, первый и второй блоки элементов ИЛИ, блок элементов И, причем выходы накопител  соединены с одними входами дополнительного регистра числа, другие вхЬды Которого соединены с одним выходом блока анализа количества единиц, другой выход которого  вл етс  первым выходом устройства, второй выход регистра числа подключен к первому входу блока сумматоров по модулю два, второй вход которого соединен с первым выходом дополнительного регистра числа и первым входом блока элементов И, выходы блока сумматоров по модулю два соединены с входами второго элемента ИЛИ, выход которого соединен с первым входом элемента И, второй вход которого соединен с вторым входом блока элементов И и  вл етс  одним управл ющим входом устройства, выход элемента И соединен с вторым входом регистра числа и первым входом первого элемента ИЛИ, второй вход которого соединен с вторым выходом дополнительного регистра числа и  вл етс  вторым выходом устройства , второй выход регистра числа подключен к первому входу второго блока элементов ИЛИ, второй вход которого  вл етс  i другим управл ющим входом устройства, выход блока сумматоров по модулю два (Л подключен к первому входу первого блока элементов ИЛИ, второй вход которого соединен с выходом блока элементов И, выходы первого, второго блоков элементов ИЛИ и первого элемента ИЛИ подключены соответственно к первому, второму и третьему входам блока реверсивных счетчиков, третий выход дополнительного регистра числа СХ) подключен к входу блока свертки по модулю два, выход которого  вл етс  третьим О5 выходом устройства, четвертый выход доО5 полнительного регистра числа  вл етс  четвертым выходом устройства и подключен к третьему входу регистра числа.

Description

Изобретение относитс  к запоминающим устройствам и может быть использовано при создании высоконадежной пам ти, в которой контроль данных производитс  по массивам. Известно запоминающее устройство с автономным контролем, содержащее накопитель , регистр числа, блок свертки по модулю два, сумматор, регистр контрольного слова и блок анализа количества единиц. В таком устройстве при записи данных в сумматоре формируетс  контрольное слово которое затем пересылаетс  в регистр контрольного слова. В режиме считывани  с ПОМОЩ1ЯО блока свертки по модулю два производитс  поочередное считывание всех слов из массива данных накопител  и сложение их с контрольным словом Б сумматоре . При этом в сумматоре образуетс  слово, содержащее нули в разр дах, соответствующих разр дам запоминающего устройства, в которых нет ощибки или есть ощибка четной кратности, и единицы в разр дах, где есть ошибки нечетной кратности. Одиночна  ощибка исправл етс  считыванием слова с ощибкой из накопител , сложением его с содержанием сумматора и записью его по прежнему адресу в накопитель 1 . Недостатками известного устройства  вл ютс  ограниченные возможности контрол , которые заключаютс  в том, что обнаруживаютс  ощибки только нечетной кратности и исправл ютс  одиночные ощибки, а также наличие дополнительных операций, св занных с пересылкой контрольного слова из сумматора в регистр контрольного слова и обратно, что снижает надежность и быстродействие устройства. Наиболее близким по технической сущности к изобретению  вл етс  запоминающее устройство с автономным контролем, содержащее накопитель, регистр числа, блок свертки по модулю два, блок анализа количества единиц и реверсивные счетчики по числу разр дов устройства, одни из входов которых подключены к одним выходам регистра числа, другие входы  вл ютс  управл ющими, а выходы соединены с входами блока анализа единиц, выходы которого подключены к одним входам регистра числа, другие входы регистра числа соединены с .выходами накопител , а одни из выходов подключены соответственно к входам блока свёртки по модулю два и к входам накопител . В известном устройстве при записи массива данных с помощью реверсивных счетчиков формируетс  контрольное слово, i-й разр д которого  вл етс  суммой количества единиц в i-x разр дах всех слов массива, вз той по модулю К , где п - количество разр дов реверсивных счетчиков. При записи в j-ю  чейку массива отдельного слова предварительно производитс  считывание хранимого там числа на регистр слова и вычитание его из контрольного слова , хран щегос  в реверсивных счетчиках. Затем записываемое число принимаетс  на регистр числа, складываетс  с Контрольным словом и записываетс  в накопитель. При считывании отдельного слова из накопител  с помощью блока свертки по модулю. два провер етс  отсутствие в нем ощибок. Если ощибок нет, слово выдаетс  на выход устройства. Если слово счцтано с ощибками, то производитс  считывание всего массива данных. При этом регистрируютс  адреса  чеек, из которых данные считываютс  с ощибками. Реверсивные счетчики при этом работают как вычитающие. Если количество сбоев, поступивших с блока свертки по модулю два, соответствует числу лищних или недостающих единиц, вы вленных блоком анализа количества единиц, то производитс  коррекци  ошибок путем инвертировани  соответствующих разр дов 2. Недостатками известного устройства  вл ютс  его низка  надежность и невысокое быстродействие. Низка  надежность устройства обусловлена тем, что если в  чей ках накопител  при записи данных имеютс  отказавщие разр ды, которые искажают записываемые слова, то работоспособсность устройства нарушаетс . Невысокое быстродействие устройства определ етс  тем, что при записи отдельного слова в  чейку пам ти предварительно считываетс  ранее записанное слово, считанное слово заноситс  в регистр числа и затем производитс  вычитание его из контрольного слова, хран щегос  в реверсивных счетчиках. Затем записываемое слово принимаетс  в регистр числа и складываетс  с контрольным словом в реверсивных счетчиках, а также записываетс  в накопитель. Цель изобретени  - повышение быстродействи  устройства. Поставленна  цель достигаетс  тем, что в запоминающее устройство с автономным контролем, содержащее накопитель, регистр числа, блок свертки по модулю два, блок анализа количества единиц и блок реверсивных счетчиков, выходы которого соединены с входами блока анализа количества единиц, информационным входом устройства  вл етс  первый вход регистра числа, первый выход которого подключен к входу накопител , введены дополнительный регистр числа, блок сумматоров по модулю два, элемент И, первый и второй элементы ИЛИ, первый и второй блоки элементов ИЛИ, блок элементов И, причем выходы накопител  соединены с одними входами дополнительного регистра числа, другие входы которого соединены с одним выходом блока анализа количества Единиц, другой выход которого  вл етс  первым выходом

устройства, второй выход регистра числа подключен к первому входу блока сумматоров по модулю два, второй вход которого соединен с первым выходом дополнительного регистра числа и первым входом блока элементов И, выходы блока сумматоров по модулю два соединены с входами второго элемента ИЛИ, выход которого соединен с первым входом элемента И, второй вход которого соединен с вторым входом блока элементов И и  вл етс  одним управл ющим входом устройства, выход элемента И соединен с вторым входом регистра числа и первым входом первого элемента ИЛИ, второй вход которого соединен с вторым выходом дополнительного регистра числа и  вл етс  вторым В.ЫХОДОМ устройства, второй выход регистра числа подключен к первому входу второго блока элементов ИЛИ, второй вход которого  вл етс  другим управл ющим входом устройства, выход блока сумматоров по модулю два подключен к первому входу первого блока элементов ИЛИ, второй вход которого соединен с выходом блока элементов И, выходы первого, второго блоков элементов ИЛИ и первого элемента ИЛИ подключены соответственно к; первому, второму и третьему входам блока реверсивных счетчиков , третий выход дополнительного регистра числа подключен к входу блока свертки по модулю два, выход которого  вл етс  тpetьим выходом устройства, четвертый выход дополнительного регистра числа  вл етс  четвертым выходом устройства и подключен к третьему входу регистра числа.

На фиг. 1 изображена структурна  схема запоминающего устройства с автономным контролем; на фиг. 2 - функциональна  схема блока анализа количества единиц.

Устройство содержит регистр 1 числа, накопитель 2. дополнительный регистр 3 числа , блотс 4 свертки по модулю два, блок 5 сумматоров по модулю два, блок 6 элементов И, элемент И 7, первый 8 и второй 9 элементы ИЛИ, первый 10 и второй И блоки элементов ИЛИ, п-($азр дные реверснвные счетчики, объединенные в блок 12 (пколичество разр дов слова, ) и блок 13 анализа количества единиц. Регистр 1 имеет входные 14, а регистр 3 - выходные 15 щины числа. Дополнительный регистр 3 имеет выход 16с которого выдаетс  значение маркерного разр да слова, блок 4 CBiepTKH по модулю два - выходную цдину 17, а блок 13 .анализа количества единиц - выходную шину 18. Устройство содержит также один управл ющий вход 19 И другой управл ющий вход 20, блок 22 объединени  единиц, блок 23 формировани  команд и выходной ключ 24. Блок 13 содержит мультиплексор 21.

Устройство работает следующщим образом .

Режим записи массива слов. В этом режиме записываемое слово поступает с входа 14 в регистр I и заноситс  .в накопитель 2. Затем производитс  чтение записанного слова (с восстановлением в накопителе 2) на дополнительный регистр 3- Содержимое регистра 1 и 3 поступает в блок 5 сумматора по модулю два. Если слово записано и считано без ощибок, то содержимЪе этих регистров совпадает и на выходах блока 5

0 , суммйторов по модулю два и элемента ИЛИ 9 будет код «О. На управл ющих вход 20 подаетс  код «1, которых разрешает прохождение слова из дополнительного регистра 3 через блок 6 элементов И и первый блок 10 э.лементов ИЛИ на вход блока 12.

Одновременно на все управл ющие входы 19 подаетс  код «1, при котором реверсивные счетчики блока 12 работают как суммирующие . Записанное слово в блоке 13 складываетс  с контрольным словом.

0 Если слово записано и считано из-за отказов разр дов  чеек с ошибками, то на соответствующих выходах блока 5, сумматоров по модулю два и выходе элемента ИЛИ 9 будет код «1. По сигналу «1, поступающему на вход 20, на выходе эле5 мента И 7 формируетс  единичный уровень , который записываетс  в маркерный разр д регистра числа «1 и, поступа  через элемент ИЛИ 8 на вход блока 12, запрещает его работу. Маркерный разр д

« из регистра 1 записываетс  в соответствующую  чейку накопител  2 и из-за этого она исключаетс  из работы. Затем производитс  гашение маркерного разр да регистра 1 в «О (цепь гащени  на фиг. 1 не показана) и запись того же слова в следующую  чей5 ку, работоспособность которой также провер етс . Другие слова массива записываютс  аналогично.-Таким образом, после записи массива слов все  чейки накопител - 2, отказы в которых искажают записываемые слова, исключаютс  из работы, а в

блоке 12 формируетс  контрольное слово дл 

записанного массива.

Режим записи отдельного слова. Этот режим используетс  в случае, когда необходимо вместо одного слова массива

5 записать другое. При этом производитс  считывание из накопител  2 ранее записанного слова на дополнительный регистр 3. Записываемое слово с входа 14 поступает на регистр 1. При этом на вход .20 и входы 19 поступает код «О. Элемент И 7 закрыт.

0 С выхода 16 дополнительного регистра 3 на вход элемента ИЛИ 8 поступает нулевое значение маркерного разр да. Так как на оба входа элемента ИЛИ 8 поступает код «О, то на выходе его также будет нулевой сигнал, разрешающий работу реверсивных счетчиков блока 12. Содержимое регистров 1 и 3 поступает на вход блока 5 сумматоров по модулю два, где формируетс  поразр дна  сумма по модулю два. Это сформированное слово через элементы ИЛИ 10, на другие входы которых поступает код «О, передаетс  на информационные входы реверсивных счетчиков блока 12. Одновременно с выхода регистра 1 записываемое слово поступает на входы второго блока элементов ИЛИ 11 и передаетс  на управл ющие входы реверсивных счетчиков блока 12. Коррекци  контрольного слова в блоке 12 реверсивных счетчиков производитс  следующим образом. Если в irM разр де записываемого слова код «1, то в i-м реверсивном счетчике блока 12 производитс  прибавление «1 при коде «0« в i-M разр де ранее записанного слова и прибавление «О при коде «1. Если в i-м разр де регистра 1 код «О, то в i-M реверсивном счетчике блока 12 производитс  вычитание «1 при коде «1 в i-M разр де ранее записанного слова н вычитание «О при коде «О.

Режим считывани  одного слова. Считанное слово из накопител  2 передаетс  в дополнительный регистр 3, после чего с помощью блока 4 провер етс  отсутствие в нем ошибок. Если слово считано с ошибками, то блоком 4 вырабатываетс  сигнал ошибки, который по иаине 17 выдаетс  из запоминающего устройства в устройство, формирующее адреса записи и считывани , дл  запоминани  адреса сбо  (не показано). На управл ющие входы 19 и 20 поступает код «О. При этом регистр числа 1 обнулен и реверсивные счетчики блока 12 работают как вычитающие. Производитс  поочередное считывание всех слов массива из накопител  2 на дополнительный регистр 3. Каждое считанное слово при «О в маркерном разр де из регистра 3 передаетс  на входы блока сумматоров 5 по модулю два и через первый блок элементов ИЛИ 10 поступает на входы блока 12, где производитс  вычитание его из контрольного слова. Если в маркерном разр де считанного слова «1, то на выход 16 выдаетс  единичный сигнал и эта  чейка пропускаетс . При этом код «U поступает из дополнительного регистра 3 на вход элемента ИЛИ 8 и также на вход блока 12, запреща  его работу. В случае возникновени  сбоев при считывании слов бдоком 4 вырабатываетс  сигнал ошибки дл  управлени  запоминанием адресов сбоев. После считывани  всего массива данных в

блоке 12 образуетс  код, содержащий группы нулей в счетчиках, соответствующих разр дам запоминающего устройства, в которых нет ошибок или есть такое их количество, 5 которое не обнаруживаетс  используемым видом контрол . Количество сбоев определ етс  в блоке 13 анализа количества единиц , куда контрольное слово передаетс  из блока 12.

Если количество сбоев, поступивших с

блока 4 свертки по модулю два, соответствует числу лишних единиц, вы вленных блоком 13 анализа количества единиц, то происходит исчезновение единиц в данном разр де слова, если количество сбоев соот5 ветствует числу недостающих единиц, значит происходит накопление ложных единиц. В двух случа х производитс  исправление ошибок по адресам, поступающим в запоминающее устройство из устройства, в котором производ т запоминание адресов

0 сбоев. При этом слова с олибками считываютс  из накопител  2 в дополнительный регистр 3. Затем по сигналам, поступающим из блока 13 анализа единиц, в дополнительном регистре 3 производитс  их ис5 правление путем инвертировани  информации в тех разр дах, где обнаружены ошибки. Исправленные слова из дополнительного регистра 3 выдаютс  на выход 15 устройства и через регистр 1 вновь записываютс  в накопитель 2.

0 После исправлени  ошибок производитс  считыв ание всего массива, при этом считанные слова поступают в блок 12, который предварительно по шине 19 устанавливаетс  в режим пр мого счета, где происходит их суммирование. Таким образом, формиру5 етс  контрольное слово. Одновременно с этим производитс  контроль считываемых слов с помощью блока 4 свертки по модулю два. Если при считывании всего массива слов сбоев не обнаружено, значит исправQ ление ошибок произведено верно и возможна дальнейша  эксплуатаци  запоминающего устройства.

Таким образом, предлагаемое устройство по сравнению с известным позвол ет 5 при записи массива данных обходить неработоспособные  чейки накопител , в которых отказы разр дов искажают записываемые слова.

фиг.1

Фиг.2

Claims (1)

1. ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С АВТОНОМНЫМ КОНТРОЛЕМ, содержащее накопитель, регистр числа, блок свертки по модулю два, блок анализа количества единиц и блок реверсивных счетчиков, выходы которого соединены с входами блока анализа количества единиц, информационным входом устройства является первый вход регистра числа, первый выход которого подключен к входу накопителя, отличающееся тем, что, с целью повышения быстродействия устройства, в него введены дополнительный регистр числа, блок сумматоров по модулю два, элемент И, первый и второй элементы ИЛИ, первый и второй блоки элементов ИЛИ, блок элементов И, причем выходы накопителя соединены с одними входами дополнительного регистра числа, другие вхЬды которого соединены с одним выходом блока анализа количества единиц, другой выход которого является первым выходом устройства, второй выход регистра числа подключен к первому входу блока сумматоров по модулю два, второй вход которого соединен с первым выходом дополнительного регистра числа и первым входом блока элементов И, выходы блока сумматоров по модулю два соединены с входами второго элемента ИЛИ, выход которого соединен с первым входом элемента И, второй вход которого соединен с вторым входом блока элементов И и является одним управляющим входом устройства, выход элемента И соединен с вторым входом регистра числа и первым входом первого элемента ИЛИ, второй вход которого соединен с вторым выходом дополнительного регистра числа и является вторым выходом устройства, второй выход регистра числа подключен к первому входу второго блока элементов ИЛИ, второй вход которого является _о другим управляющим входом устройства, выход блока сумматоров по модулю два подключен к первому входу первого блока элементов ИЛИ, второй вход которого соединен с выходом блока элементов И, выходы первого, второго блоков элементов ИЛИ и первого элемента ИЛИ подключены соответственно к первому, второму и третьему входам блока реверсивных счетчиков, третий выход дополнительного регистра числа подключен к входу блока свертки по модулю два, выход которого является третьим выходом устройства, четвертый выход дополнительного регистра числа является четвертым выходом устройства и подключен к третьему входу регистра числа.

   ί