SU962905A1 - Устройство дл сопр жени электронных вычислительных машин - Google Patents
Устройство дл сопр жени электронных вычислительных машин Download PDFInfo
- Publication number
- SU962905A1 SU962905A1 SU803266486A SU3266486A SU962905A1 SU 962905 A1 SU962905 A1 SU 962905A1 SU 803266486 A SU803266486 A SU 803266486A SU 3266486 A SU3266486 A SU 3266486A SU 962905 A1 SU962905 A1 SU 962905A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- group
- output
- outputs
- signal
- Prior art date
Links
Landscapes
- Multi Processors (AREA)
Description
Изобретение относитс к вычислительной технике и может быть использовано дл сопр жени электронно-вычислительных машин (ЭВМ) с интерфейсом Обща шина (ОШ) , в информационно-измерительных и автоматизированных системах управлени . . Известно устройство дл сопр жени цифровой вычислительной машины с внешними устройствами, содержащее блоки обмена, приемо-передаюисий узел, дешифратор 1.
Недостатком указанного устройства вл етс низка пропускна способность вследствие значительных затрат машинного времени дл передачи массивов информации между ЭВМ внешними устройствами, поскольку ВМ участвует во всем цикле передали , преобразовани из параллельного в последовательный код каждого слова информации.
Наиболее близким к предлагаемому по технической сущности вл етс устройство дл сопр жени периферийной системы с электронной вычислительной мгшганой, содержащее дешифратор , регистр управлени , блок выполнени прерывани , блок обмена, коммутатор, пepeключiaтeль, блоки
усилени , первый из которых соединен с обшей шиной ЭВМ, первый, второй , третий и четвертый выходы первого блока усилени соединены соответственно с первыми входами, дешифратора , коммутатора, регистра управлени и блока, выполнени пре1 1вани , первый, второй и третий входы первого блока усилени соединены соответственно с первыми выходами дешифратора , регистра управлени и блока выполнени прерывани , второй и третий входы дешифратора соединены соответственно с первыми выходами коммутатора и блока обмена, второй и третий выходы дешифратора соединены соответственно с первым входом блока обмена, с вторым входом регистра управлени , второй и тре20 тий выходы которого соединены соответственно с вторыми входами блдка обмена и блока выполнени прерывани , второй выход блока обмена соединен с третьим входом регистра 25 управлени , четвертый выход дешифратора соединен с третьим входом блока об1 «{ена. 2,
недостаток известного устройства - низка пропускна способность
Цель изобретени - повышение пропускной.способности устройства.
Поставленна цель достигаетс тем, что в устройство, содержащее дешифратор, регистр управлени , блок выполнени прерывани , блок обмена, коммутатор, блок усилени , соединенный с входом-выходом устройства , первый, второй, третий и четвертый., выходы блока усилени соединены соответственно с первыми входами дешифратора, коммутатора/ регистра управлени .и блока выполнени прерывани , первый, второй и третий входы блока усилени соединены соответственно с первыми выходами дешифратора, регистра управлени и блока выполнени прерывани , второй и третий входы дешифраторасоединены соответственно с выходом коммутатора и первым выходом блока обмена, второй и третий выходы дешифратора соединены соответственно с первым входом блока обмена и с. вторым входом регистра управлени ,, второй и третий выходы которого соединены соответственно с вторыми .входами блока обмена и блока выполнени прерывани , второй выход блока обмена соединен с третьим входом регистра управлени , введены группа блоков буферной пам ти, группа регистров управлени приемом-передачей , группа блоков приема-передачи и группа формирователей сигналов, причем выход коммутатора соединен с третьим входом блока обмена, третий выход блока усилени соединен с первыми входами блоков буферной пам ти группы и первыми входами регистров управлени приемом-передачей группы, второй вход блока усилени соединен с первыми выходами блоков буферной пам ти группы и первым выходами регистров управлени приемом-передачё ,й группы, второй и третий выходы i-ro блока буферной пам ти группы (i . 1,п) соединены соответственно с четвертым входом регистра управлени и с первым входом i-ro блока приема-передачи группы , второй и третий выходы i-ro регистра управлени приемом-передачей группы соединены соответственно с i-M входом входов блока выполнени прерывани и .с вторым входом i-ro блока буферной п&м ти группы, а второй и третий входы соответственно с третьим выходом блока обмена и с первым выходом i-r блока приема-передачи группы, второ . третий и четвертый выходы которого соединены соответственно С третьим и четвертым входами i-ro блока буферной пам ти группы и с первым входом i-ro формировател сигналов группы, второй вход,первый и второ выходы которого соединены соответственно с 1-ми входом и выходом линейной группы входов и выходов устройства и с вторьм входом i-ro блока приема-передачи группы, четвертый выход дешифратора соединен с третьим входом блока выполнени прерывани .
На фиг.1 представлена блок-схема устройства; на фиг.2 - функциональна схема блока выполнени прерывани ; на фиг.З - то же, обмена; на фиг.4 - пример системы, использующей предлагаемое устройство.
Устройство содержит дешифратор 1, регистр 2 управлени , предназначенный дл хранени сигналов разрешени прерывани кода операции, результатов операции, блок 3 выполнени прерывани , осуществл ющий выдачу запросов на прерывание программы ЭВМ, операции захвата ОШ и передачу в ЭВМ вектора прерывани , блок 4 обмена , управл ющий операци ми обмена информацией с ЭВМ, коммутатор 5, осуществл ющий коммутацию группы разр дов адресов ОШ с группой разр дов адресов регистров устройства, блок б усилени , св зывающий устройство с ОШ ЭВМ, блоки буферной пам ти группы, реализующие функции хранени , приема и выдачи массивов информации, регистры-8 -8 управлени приемом-передачей группы, осуществл ющее функции счета информационных слов и хранени управл ющих слов записи и чтени в/из соответствующих блоков буферной пам ти, блоки 9i-9fi приема-передачи группы, преобразуюгциё параллельный код в последовательный и наоборот, формирователи , сигналов группы, св зывающие соответствующие блоки приема-передачи с линейными входом и выходом устройства, по которым через каналы св зи осуществл етс св зь с аналогичным Устройством сопр жени в многомашинной распределенной системе, вход-выход 12 устройства, соедин емый с Общей шиной ЭВМ,
Блок 3 выполнени прерывани (фиг.2) содержит регистр 13 маски, шифратор 14 адреса, формирователь 15 сигнала прерывани , регистр 16. запросов, элемент И 17, входы 18-20 и группы входов 21 и выход 22 блока.
Блок 4 обмена (фиг.З) содержит дешифратор 23 адреса, формирователь 24 сигналов, дешифратор 25, элемент ИЛИ 26, триггер 27, генератор 28, счетчик 29, элементы И 30-33, входы 34-36 и выходы 37-39 блока.
На фиг.4 обозначены перва ЭВМ 40 втора ЭВМ 41 и устройства 42 и 43 дл сопр жени , каналы 44 и 45 св ЗИ . .
Предлагаемое .устройство осуществл ет обмен данными между блоком буферной пам ти и оперативной . ЭВМ под управлением программы с использованием режима прерываний, преобразование информации, хран щейс в блоках буферной пам ти, из параллельного кода в последовательный и выдачу ее в канал св зи, прием информации в последовательном коде из канала: св зи и занесение информации в виде параллельного кода в блоки буферной пам ти.
Устройство работает следующим образом.
В соответствии с программой ЭВМ 40 определ ет момент времени, когда необходимо передать информацию в ЭВМ 41. Операци передачи информации состоит из двух этапов: загрузка блока 7 информацией из оперативной пам ти ЭВМ 40 и преобразование и передача информации в канал 44 св зи.
Первый этап осуществл етс под управлением ЭВМ 40 в программном режиме по опросу готовности у стройства 42.
Второй этап происходит без участи ЭВМ 40,. Здесь осуществл етс передача информации из блока в соответствующий блок 9 приема-передачи преобразование ее и выдача в канал св зи. .
Первый этап начинаетс с операции опроса готовности требуемого канала св зи к передаче информации. На входе-гыходе 12 выставл ютс : код записи-, адрес регистра 2 управлени , код, соответствующий сигналу разрешени прерывани , операции чтени и регистров 8-1-8п/ и после фиксированной задержки - синхросигнал .
Поступиврлий из блока 6 через коммутатор 5 в дешифратор 1 адрес анализируетс , и в регистр 2 управлени посылаетс сигнал приема .информации из блока 1. Синхросигнал, поступивший из ЭВМ 40, проходит в блок 4 устройства 42, где после приема данных вырабатываетс ответный синхросигнал и посылаетс с ЭВМ 40. По приходу ответногс синхррсигнала ЭВМ 40 снимает свой сигнгш синхронизации, а затем данные с адресных, информационных и управл ющих шин входа-выхода 12. В результате этой операции в регистре 2 хранитс код операции чтени и сигнал разрешени пресшвани . Следующей командой из ЭВМ 40 инициируетс чтение содержимого, например , регистра 8, который идентифицируетс адресом на ОШ и отвечает за св зь с ЭВЙ 41. При этом адрес регистра 8 поступает через блок б, коммутатор 5 в блок 4, который организует операцию -чтени из регистра 8. Содержимое регистра Й поступает через блок & усилени в ЭВМ 40. ЭВМ 40 анализирует состо ние «Опрашиваемого регистра 8, и если информаци в нем свидетельствует о
готовности к приему информации, то организует вывод массива данных в соответствующий блок 7. При этом ЭВМ 40 осуществл ет посылку управл ющего слова в регистр 8 гкоторое
0 определ ет количество слов массива информации, снимает сигнал готовности в блоке 9. Отсутствие сигнала готовности в блоке 9 запрещает прием информации из ЭВМ 41 в блок 7
5 устройства 42, расположенный на другом конце канала 44 св зи. Как весь массив информации будет занесен в блок 7 устройства- 42, вырабатываетс синхроимпульс, сопроQ вождающий первое слово информации в блок 9i приема-передачи. На этом работа ЭВМ 40 с устройством 42 заканчиваетс .
Начинаетс второй этап передачи
5 информации в канал 44 св зи. На
этом этапе блоки 7 и Э организуют передачу массива информации,преобразование параллельного кода в последе-, вательный в блоке 9 приема-передачи и вьщачу информации в последо0
вательном коде через формирователь 10 в канал 44 св зи.На врем передачи массива информации из блока 7 в блок 9 в последнем вырабатываетс -сигнал отсутстви готовности к
5 приему информации из ЭВМ 40, который регистрируетс в регистре 8, Информаци в последовательном коде, поступивша в канал 44 св зи, воспринимаетс устройством 43, где
0 преобразованна в параллельный .код, запоминаетс в соответствующем блоке 7 . После приема всего массива информации устройство 43 выдает запрос на обслуживание со стороны
5 ЭВМ 41. После передачи всего массива информации блок 9 снимает сигнал отсутстви готовности в регистре 8-, .
Обработка запросов на прерывание о«1(эвной программы ЭВМ осуществл етс следующим образом.
Claims (2)
- Пусть устройство 42, прин в массив информации от устройства 43, через канал 45 св зи выставило запрос на обслуживание на ОШ 12 ЭВМ 40. При этом запрос из регистра 8 поступает в блок 3 выполнени прерывани . Сюда также поступают запросы и от других регистров ,. Хран щийс в регистре 2 сигнал Разрешение прерывани поступает в блок 3. Совокупность сигнала Разрешение прерывани и хот бы одного из запросов на обслуживание запускает блок 3 выполнени прерывани который, обменива сь управл ющими сигналами с ЭВМ40, через блок 6 вы полн ет операцию захвата ОШ 1Z и прерывание текущей программы ЭВМ 40 ЭВМ 40 переходит на подпрограмму обслуживани устройства 42. Подпрограмма обслуживани организует кольцевое обслуживание всех сигнало запроса от регистров 8,,-8ц, Аналогичным образом осуществл ет с работа устройства сопр жени дл св зи других ЭВМ в многомашинно системе. Блок выполнени прерывани {фиг. работает следующим образом. На вход 21 поступают запросы из регистров 8 управлени приемом-передачей (фиг.1), которые при наличии сигнал разрешени прерывани на входе 20 записываютс в регистр 16 запросов. В регистре 13 маски-хранитс записа на из ЭВМ информаци о том, какие запросы разрешены. Элемент И 17 выдел ет незамаскированные запросы, ашифратор 4 выдел ет из незамаскированных запросов самый приоритетный и форгйируёт адрес вектора прерывани . Ф эрмирователь 5 выдает зап рос прерывани на выход 22. При получении разрешени прерывани на вход 18 формирователь 5 выдает сигнал подтверждени выбора, организует захват общей шины (ОШ), вьдает сигнал прерывани на выход 29 и сигнал разрешени выдачи адрес вектора прерывани на шифратор 4, который выдает на выход 22 адреса вектора прерывани . Блок обмена (фиг.З) работает сле дующим образом. На вход 34 приходит сигналобращени к блоку обмена и сигнал записи (чтени ) информации, а на вход 36 - сигнал синхрониза-: ции Задатчика и адрес регистра 8 управлени приемом-передачей. Сигна лы обращени к блоку обмена и синхронйзации , собранные элементом И 30 устанавливают триггер 27, который . формирует сигнал синхронизации исполнител на.выходе 37, а также заjnycKaeT генератор 28, с помощью которого счетчик 22, дешифратор 25 и формирователь 27 сигналов формируют цикл, обмена информацией между ЭВМ и блокаьга 7 буферной пам ти (фиг.1) При этом йа выходе 39 с помощью дешифратора 23 адреса регистров управлени приемом-передачей и Элемента И 31 формируетс сигнал выбора регистра 8 и с помощью элемента И 32 - команда записи (чтени ) информации в регистры 8 управлени приемом-передачей. Элемент ИЛИ 6 позвол ет, кроме того, организовать цикл Сброс по сигналу на входе 35. В конце этого цикла на выходе 38 с помощью элемента И 33 формируетс сигнал сброса триггера в регистре 2 управлени (фиг.1), который инициировал цикл Сброс. Таким образом, устройство обеспечивает одновременный обмен между блоками буферной пам ти и каналами св зи без участи ЭВМ, что позвол ет повысить пропускную способность устройства и сократить затраты машинного времени на обмен. Формула изобретени Устройство дл сопр жени электронных вычислительных машин, содержащее дешифратор, регистр управлени , блок выполнени прерывани , блок обмена, коммутатор, блок усилени , соединенный с входом-выходом устройства, первый, второй, третий и четвертый выходы блока усилени соединены соответственно с первыми входами дешифратора, комму атора, регистра управлени и блока выполнени прерывани , первый, второй и третий входы блока усилени соединены соответственно с первыми выходами дешифратора, регистра управлени и блока выполнени прерывани , |второй и третий входы дешифратора Срединены соответственно с выходом коммутатора и первым выходом блока обмена, второй и третий выходы дешифратора соединены соответственно с первым входом блока обмена и с вторым входом регистра управлени , второй и третий выходы которого соединены соответственно с вторыми входами блока обмена и выполнени Прерывани , второй выход блока обмена соединен с третьим входом регистра управлени , о т л ич а ю .щ е е с тем, что, с целью повышени пропускной способности устройства, в него введены i pynna блоков буферной пам ти,.группа регистров управлени приемом-передачей , группа блоков приема-передачи и группа формирователей сигналов, причем выход коммутатора соединен с третьим входом блока обмена, третий выход блока усилени соединен с первыми. входами блоков буферной пам ти группы и первыми входами регистров управлени приемом-передачей группы, второй вход блока усилени соединен с первыми выходами блоков буферной пам ти группы и первыми выходами- регистров управлени приемом-передачей группы, второй и третий .выходы i -го блока буферной пам ти группы (,n) соединены соответственно с четвертьм входом регистра управлени и с первым входом i-го блока приема-передачи группа, второй и третий выходы i-ro регистра управлени приемом-передачей группы соединены соответстввнно с i-м входом группы входов блока выполнени прерывани и с вторым входом i-го блока буферной пам ти группы, а второй и третий входы - соответственно с третьим выходом блока обмена и с первым выходом 1-го блока приема-передачи группы, второй, третий и четвертый выходы которого соединены соответственно с третьим и четвертьлм входами i-ro блока буферной пам ти группы и с первым входом 1-го формировател сигналов группы, второй вход, первый и второй выходы которого соединены соответственно с i-ми входом и выходом линейной группы входов и выходов устройства и с вторым входом i -го блока приема-передачи группы, четвертый выход дешифратора соединен с третьим входом блока выполнени прерывани .Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР №703800, кл. G 06 F 3/04, 1977.
- 2. Авторское свидетельство СССР 554534, кл. G 06 F 3/04, 1975 (прототип).to/W2f :t8tz15Т f5
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU803266486A SU962905A1 (ru) | 1980-12-31 | 1980-12-31 | Устройство дл сопр жени электронных вычислительных машин |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU803266486A SU962905A1 (ru) | 1980-12-31 | 1980-12-31 | Устройство дл сопр жени электронных вычислительных машин |
Publications (1)
Publication Number | Publication Date |
---|---|
SU962905A1 true SU962905A1 (ru) | 1982-09-30 |
Family
ID=20949930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU803266486A SU962905A1 (ru) | 1980-12-31 | 1980-12-31 | Устройство дл сопр жени электронных вычислительных машин |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU962905A1 (ru) |
-
1980
- 1980-12-31 SU SU803266486A patent/SU962905A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4558429A (en) | Pause apparatus for a memory controller with interleaved queuing apparatus | |
US4412286A (en) | Tightly coupled multiple instruction multiple data computer system | |
SU962905A1 (ru) | Устройство дл сопр жени электронных вычислительных машин | |
US4467413A (en) | Microprocessor apparatus for data exchange | |
SU1501077A1 (ru) | Устройство дл сопр жени ЭВМ с внешними устройствами | |
SU860044A2 (ru) | Мультиплексный канал | |
SU479104A1 (ru) | Устройство обмена вычислительной машины | |
SU1241245A2 (ru) | Устройство дл сопр жени многопроцессорной вычислительной системы с внешними устройствами | |
SU1539787A1 (ru) | Микропрограммное устройство дл сопр жени процессора с абонентами | |
SU809139A2 (ru) | Устройство дл сопр жени | |
JPS598845B2 (ja) | チヤンネル制御方式 | |
SU1262512A1 (ru) | Устройство дл сопр жени вычислительной машины с лини ми св зи | |
SU760077A1 (ru) | Устройство для обмена информацией i | |
SU911499A1 (ru) | Устройство дл обмена | |
SU1259277A1 (ru) | Устройство дл сопр жени процессоров в конвейерной вычислительной системе | |
SU1695313A1 (ru) | Устройство внешних каналов | |
SU562811A1 (ru) | Устройство дл обмена информацией | |
SU741259A1 (ru) | Устройство дл сопр жени | |
SU1605241A1 (ru) | Устройство дл сопр жени двух электронных вычислительных машин | |
SU1322301A1 (ru) | Устройство дл обмена информацией с общей шиной | |
SU1543415A1 (ru) | Устройство дл сопр жени двух ЭВМ | |
SU1702381A1 (ru) | Устройство дл межмашинного обмена информацией | |
SU940151A1 (ru) | Устройство обмена информацией | |
SU962901A2 (ru) | Устройство дл обмена информацией | |
SU1083176A1 (ru) | Устройство дл сопр жени |