SU877613A1 - Запоминающее устройство - Google Patents

Description

Изобретение относится к вычислительной технике, а именно к запоминающим устройствам процессоров и каналов вычислительных машин, и может быть использовано при построении ЭВМ, средств автоматики, управле- ⁵ ния производственными процессами и коммутации сообщений.

Известны запоминающие устройства, содержащие блок памяти, вход которого подключен к информационной шине, ¹⁰ а выход - к вентилям сумматора. ЭВМ снабжена запоминающим устройством, содержащим восемь общих регистров, которые можно использовать в качестве аккумуляторов, указателей, содержащих адреса ячеек памяти, а также индексных регистров длиной в полное слово С13·

Однако запоминающее устройство позволяет либо записасть информацию, либо прочитать ее в течение одного цикла. Адресация памяти осуществляется программой. Указанные недостат2 ки существенно снижают функциональные возможности данного запоминающего устройства.

Наиболее близким техническим решением к предлагаемому является запоминающее устройство, содержащее блок памяти адресов, информационные выходы которого подключены к соответствующей информационной шине, а один из адресных входов - к дешифратору, блок памяти микропрограмм, выход которого подключен к блоку счетчиков Г2].

Данное устройство обладает рядом существенных недостатков. Во-первых, блок памяти имеет только один адресный вход, что позволяет прочитать й записать информацию в него только по одному адресу, т.е. в течение одного такта работы процессора доступна только одна ячейка, тогда как в большинстве случаев необходимо иметь доступ к двум операциям и записать результат по третьему адресу.

При существующей системе невозможно какое-либо распараллеливание пересыпок информации, так как память имеет всего лишь один вход. При выборе длинного операнда, замещенного более чем в двух подряд расположенных ячейках памяти, необходима обработка адреса на арифметических блоках, так как отсутствуют схемы перебора адресов памяти. Входящий в состав устройства блок счетчиков для целей переадресации не используется. Средства увеличения четного адреса на единицу позволяют выбрать не более двух подряд расположенных ячеек, причем старшее слово должно быть помещено в четную ячейку. Обратный перебор адресов от большего к меньшему вообще не предусмотрен.

Цель изобретения - расширить ί область применения устройства путем циклического выполнения микропрограммы.

Поставленная цель достигается тем, что устройство содержит дополнительные дешифраторы, регистр признаков адресов и коммутаторы, выходы которых подключены к соответствующим входам всех дешифраторов, выхода дополнительных дешифраторов, подключены к другим адресным входам блАка памяти адресов, первый, второй и третий входы коммутаторов соединены с выходами блока памяти микропрограмм, блоком счетчиков и регистром признаков адресов соответственно, четвертый вход 'коммутаторов подключен ко входу устройства, а вход регистра при знаков адресов подключен к блоку памяти микропррграмм.

На чертеже дана блок-схема устройства.

Устройство содержит блок 1 памяти адресов, информационные шины 2-4, дешифратор 5, дополнительные дешифраторы 6, коммутаторы 7, блок 8 памяти микропррграмм, блок 9 счетчиков (на чертеже не указан) регистр 10 признаков адресов, вход устройства, дешифраторы микропризнаков.

Запоминающее устройство работает следующим образом.

При выполнении операций над Числами, помещенными в блок 1 памяти адресов, в первом полутакте работы устройства orfH вызываются на информационные шины 2-4, а во втором полутакте работы устройства информации с информационных шин 2-4 записывает ся в блок 1 памяти адресов. Таким образом, в течение одного такта работы устройства участвуют шесть адресов ячеек блока памяти адресов 5 три адреса чтения и три адреса записи. Это позволяет осуществлять независимые и одновременные пересылки по трем информационным шинам, вызывать на обработку одновременно Ю два операнда в первом полутакте и записывать результат во втором и т.д. Адреса ячеек блока памяти адресов задаются несколькими .источниками. Например, это может быть адрес, 15 заданный по входу устройства от пульта управления (не показан) для выбора содержимого ячейки блока памяти адресов на индикацию. Другим источником адреса служит блок памяти микро20 программ, имеющий группы разрядов (поля), активизирующие соответствующий адресный вход блока памяти адресов 1. Третьим источником является блок счетчиков 9. Какой из источников 25 адреса должет быть подключен к соответствующему дешифратору 5 и 6, оп- . ределяется коммутаторами 7. Коммутаторы подключают к дешифраторам •г/кбо наиболее приоритетный источ₃₀ ник - таковым является вход устройства (с пульта вмешивается оператор - ему дан высший приоритет), либо тот источник, подключение которого определяется состоянием регнст₃₅ ра 10 признаков адресов дополнитель- , ными разрядами блока 8 памяти микропрограмм.

При адресации блока 1 памяти адресов из блока 8 памяти микропрограмм ₄θ коммутаторы 7 работают следующим образом (фиг. 2): часть разрядов (поле) адреса задает номер ячейки блокё памяти адресов, а другой разряд является признаком поля. Если состояние этого разряда единичное, то значение разрядов поля пропускается коммутатором и воспринимается как активный адрес блока 1 памяти адресов. Если же состояние признака поля нулевое, то в данном такте работ устройства 50 / » нет чтения (записи) р<а соответствую*щую информационную шину 2, 3 или 4. При этом разряда поля используются для выборки прочих микроприказов через дешифраторы микроприказов ⁵⁵ дл.я^г записи (чтения) информации на соответствующую информационную шину от прочих источников вычислительной машины (блоков, регистров, ком5 бинацийнных схем, не указаны). Нулевое значение поля и признака поля означает отсутствие операции, т.е. нет адреса и нет микроприэнака. Указанное соединение блоков значитель- 5 но повышает гибкость использования устройства, облегчает микропрограммирование и экономит объем блока 8 памяти микропрограмм вследствие использЬвания одних и тех же разрядов ¹⁰ как для адресации блока 1 памяти адресов, так и для кодирования микроприказов. Таким образом, задаются адреса явно и однозначно, что и необходимо при выполнении большинства 15 алгоритмов обработки.

Однако при обработке длинных операндов, формат которых в несколько раз больше чем формат слова блока 1 памяти адресов, необходим дополни- 20 тельный аппарат, так как на обработку информация может выбираться только по частям словами блока 1 памяти адресов, и над каждым словом должна быть проведена одна и та- же 25 операция. При явном задании адресов памяти микропрограмма будет линейной и займет много ячеек блока 8 памяти микропрограммо Если учесть, что каждая процедура в действительности уо не ограничивается одной ячейкой памяти, а составляет 6-10 ячеек, то стает очевидной громоздкость такой системы адресации.

Для обработки длинных операндов , используется переадресация памяти через блок 9 счетчиков, на которые заносится адрес первых из обрабатываемых подряд расположенных ячеек памяти. Микропрограмма выполняется ,ци- . клически, при этом в каждом цикле значение счетчиков продвигается (умень шается или увеличивается на определенную величину). В каждом цикле обрабатывается новая группа ячеек. Очевидна экономия ячеек блока 8 памяти микропрограмм.

При выполнении сложных микропрог грамм, каковыми являются операции обработки длинных операндов, возникает необходимость работать как с явной _ адресацией, так и с переадресацией, причем часть адресов может задаваться явно, другие могут задаваться блоком 9 счетчиков, а то и вовсе не использоваться, в то время как соот- ⁵* ветствующие поля кодируют микроприказы управления. Число сочетаний при шести адресах огромно и все сочетания могут быть использованы.

Как видно из описания работы предлагаемого устройства, система адресации очень гибкая и позволяет максимально использовать возможность адресования к блоку памяти по нескольким адресам.

Устройство реализовано в ЭВМ ЕС-1033 и показывает высокую эффективность. Так производительность ЭВМ на десятичных и логических операциях, где используются длинные one- ι ранды составляет 150 тыс. оп/с, что в 4 раза больше, чем у ее Предшественницы ЕС-ЮЗО.

Объем блока памяти микропрограмм сократился с 4096 ячеек до 2048, причем для микропрограмм обработки используется около 1200 ячеек, т.е. в 3 раза меньше чем в ЕС-1030.

Claims (2)

1. Изобретение относитс  к вычислительной технике, а именно к запоминающим устройствам процессоров и каналов вычислительных машин, и может быть использовано при построении ЭВМ, средств .автоматики, управлени  производственными процессами и к мутации сообщений. Известны запоминающие устройства содержащие блок пам ти, вход которо го подключен к информационной шине, а выход - к вентил м сумматора. ЭВМ снабжена запоминающим устройством, содержащим восемь общих регистров, которые можно использовать в качеств аккумул торов, указателей, содержащи адреса  чеек пам ти, а также индексных регистров длиной в полное слово гп. Однако запоминающее устройство позвол ет либо записасть информацию либо прочитать ее в течение одного цикла. Адресаци  пам ти осуществл етс  программой. Указанные недостат ки существенно снижают функциональные возможности данного запоминающего устройства. Наиболее близким техническим решением к предлагаемому  вл етс  запоминающее устройство, содержащее блок пам ти адресов, информационные выходы которого подключены к соответствующей информационной шине, а один из адресных входов - к дешифратору , блок пам ти микропрограмм, выход которого подключен к блоку счетчиков Г23. Данное устройство обладает р дом существенных недостатков. Во-первых, блок пам ти имеет только один адресный вход, что позвол ет прочитать и записать информацию в него только по одному адресу, т.е. в течение одного такта работы процессора доступна только одна  чейка, тогда как в большинстве случаев необходимо иметь доступ к двум операци м и записать результат по третьему адресу При существующей системе невозможно какое-либо распараллеливание пересылок информации, так как пам ть име всего лишь один вход. При выборе длинного операнда, замещенного более чем в двух подр д расположенных  чейках пам ти, необходима обработка адреса на арифметических блоках так как отсутствуют схемы перебора адресов пам ти. Вход щий в состав устройства блок счетчиков дл  целей переадресации не используетс . Средства увеличени  четного адреса на единицу позвол ют выбрать не более двух подр д расположенных  чеек при чем старшее слово должно быть помещено в четную  чейку. Обратный перебор адресов от большего к меньшему вообще не предусмотрен. Цель изобретени  - расщириФь i область применени  устройства путем циклического выполнени  микропрограм мы. Поставленна  цель достигаетс  тем что устройство содержит дополнительные дешифраторы, регистр призмаков адресов и коммутаторы, выходы которых подключены к соответствующим входам всех дешифраторов выходы дополнительных дешифраторов, подключены к другим адресным входам блДка пам ти адресов, первый, второй и тре тий входы коммутаторов соединены с выходами блока пам ти микропрограмм, блоком счетчиков и регистром признаков адресов соответственно, четве тый вход коммутаторов подключен ко входу устройства, а вход регистра пр знаков адресов подкшочен к блоку пам ти микропррграмм. На чертеже дана блок-схема устрой ства. Устройство содержит блок 1 пам ти адресов, информационные шины 2-4, дешифратор 5, дополнительные дешифраторы 6, коммутаторы 7, блок 8 пам ти микропрограмм, блок 9 счетчиков (на чертеже не указан) регистр 10 пр знаков адресов, вход устройства, дешифраторы мнкропризнаков. Заломинакщее устройство работает следующим образом. При выполнении операций над числами , помещенными в блок 1 пам ти адресов, в первом полутакте работы устройства вызываютс  на информа ционные оптаы 2-4, а во втором полутакте работы устройства информации с информационных шин 2-4 записывает34 с  в блок 1 пам ти адресов. Таким образом , в течение одного такта работы устройства участвуют шесть адресов  чеек блока пам ти адресов три адреса чтени  и три адреса за писи . Это позвол ет осуществл ть независимые и одновременные пересьтки по трем информационньм шинам, вызывать на обработку одновременно два операнда в первом полутакте и записывать результат so втором и т.д. Адреса  чеек блока пам ти адресов задаютс  несколькими -источниками . Например, это может быть адрес, заданный по входу устройства от пульта управлени  (не показан) дл  выбора содержимого  чейки блока пам ти адресов на индикацию. Другим источником адреса слуткит блок пам ти микропрограмм , имек ций группы разр дов ( пол ), активизирующие соответствую адресный вход блока пам ти адресов . Третьим источником  вл етс  блок счетчиков 9. Какой из источников адреса должет быть подключен к соответствующему дешифратору 5 и 6, оп- редел етс  коммутаторами 7. Коммутас торы подключают к дешифраторам jm6o наиболее приоритетный ИСТОЧНИК - таковым  вл етс  вход устройства (с пульта вмешиваетс  оператор - ему дан высший приоритет), j-шбо тот источник, подключение которого определ етс  состо нием регистра 10 признаков адресов дополнительными разр дами блока 8 пам ти микропрограмм . При адресации блока 1 пам ти адресов из блока 8 пам ти микропрограмм коммутаторы 7 работают следук цим образом (фиг. 2): часть разр дов (поле) адреса задает номер  чейки блоке пам ти адресов, а другой разр д  вл етс  признаком пол . Если состо ние этого разр да единичное, то значение разр дов пол  пропускаетс  коммутатором и воспринимаетс  как активный адрес блока 1 пам ти адресов. Если же состо ние признака пол  нулевое, то в данном такте работ устройства нет чтени  (записи) на соответствую щую информационную шину 2, 3 или 4. При этом разр ды пол  используютс  дл  выборки прочих микроприказов через дешифраторы микроприказов ДЛЯ записи (чтени )информации на соответствующую информационную шину от прочих источников вычислительной машины (блоков, регистрор, ком5 бинациОнных схем, не указаны. Нуле вое значение пол  и признака пол  означает отсутствие операции, т.е. нет адреса и нет микропризнака. Ука занное соединение блоков значительно повышает гибкость использовани  устройства, облегчает микропрограмм рование и экономит объем блока 8 пам ти микропрограмм вследствие использЬвани  одних и тех же разр дов как дл  адресации блока 1 пам ти ад ресов, так и дл  кодировани  микроприказов . Таким образом, эадаютс адреса  вно и однозначно, что и необхода1мо при вьшолнении большинства алгоритмов обработки. Однако при обработке длинных опе рандов, формат которых в несколько раз больше чем формат слова блока 1 пам ти адресов, необходим дополнительный аппарат, так как на обработку информаци  может выбиратьс  только по част м словами блока 1 пам ти адресов, и над каждым словом должна быть проведена одна и та- же операци . При  вном задании адресов пам ти микропрограмма будет линейной и займет много  чеек блока 8 пам ти микропрограммо Если учесть, что кажда  процедура в действительности не ограничиваетс  одной  чейкой пам ти , а составл ет 6-10  чеек, то стает очевидной громоздкость такой системы адресации. Дл  обработки длинных операндов используетс  переадресаци  пам ти через блок 9 счетчиков, на которые заноситс  адрес первых из обрабатьта емых подр д расположенных  чеек пам  ти. Микропрограмма выполн етс  .циклически , при зтом в каждом цикле значение счетчиков продвигаетс  (уме шаетс  или увеличиваетс  на определенную величину). В каждом цикле обрабатьгааетс  нова  группа  чеек. Оче видна экономи   чеек блока 8 пам ти микропрограмм. При выполнении сложных микропрог грамм, каковыми  вл ютс  операции обработки длинных операндов, возника ет необходимость работать как с  вно адресацией, так и с переадресацией, причем часть адресов может задаватьс   вно, другие могут задаватьс  бло ком 9 счетчиков, а то и вовсе не использоватьс , в то врем  как соответствующие пол  кодируют микроприка зы управлени . Число сочетаний йри 6 шести адресах огромно и все сочетани  могут быть использованы. Как видно из описани  работы предлагаемого устройства, система адресации очень гиб1ка  и позвол ет максимально использовать возможность адресовани  к блоку пам ти по нескольким адресам. Устройство реализовано в ЭЮ1 ЕС-1033 и показывает высокую эффективность . Так производительность ЭВМ на дес тичных и логических операци х , где используютс  длинные one- i ранды составл ет 150 тыс. оп/с, что в 4 раза больше, чем у ее предшестверницы ЕС-ЮЗО. Объем блока пам ти микропрограмм сократилс  с 4096  чеек до 2048, причем дл  микропрограмм обработки используетс  около 1200  чеек, т.е. в 3 раза меньше чем в ЕС-1030. Формула изобретени  Запоминающее устройство,содержащее блок пам ти адресов, информационные выходы которого подключены к соответствующей информационной шине, а один из адресных входов - к дешифратору , блок П 1мйти микропрограмм, выход которого подключен к блоку счетчиков, отлич ающее-. тем, что, с целью распшрени  области , применени  устройства путем циклического выполнени  микропрограммы , оно содержит дополнительные дешифраторы , регистр признаков адресов и коммутаторы, выходы которых подключены к соответствующим входам всех дешифраторов, выходы дополнительных дешифраторов подключены к другим адресньм входам блока пам ти адресов, первь, второй и третий входы коммутаторов соединены с выходами блока пам ти ,микропрограмм, блоком счетчиков и регистром признаков адресов соответственно, четвертый вход коммутаторов подключен ко.входу устройства , а вход регистра признаков адресов подключен к блоку пам ти микропрограмм . Источники информации, прин тые во внимание при экспертизе 1,Соучек Б. Мини-ЭВМ в системах , обработки информации. Мир, 1976, стр. 285-304.
2. 2.Хассон С. Микропрограммное управление . Мир, 1974, вьт. 2, с. 166-169 (прототип).