(54) РЕЗЕРВИРОВАННЫЙ СЧЕТЧИК ИМПУЛЬСОВ(54) RESERVED PULSE COUNTER
Изобретение относитс к вычислител ной технике и автоматике и может быт использовано в цифровых устройствах различного назначени . Известен резервированный делитель частоты, содержавши три счетчика на 1К-триггерах, входы которых соединены со входной шиной, а выходы соединены со входами мажоритарного элемен та и первыми входами логических элементов эквивалентности состо ни выхода каждого счетчика и выхода мажоритарного элемента, выходы логически элементов эквивалентности соединены с IК-входами первых триггеров соответств5ющих счетчиков Ll3. Однако в данном устройстве недостаточно высока точность счета. Наиболее близким по технической сущности к изобретению вл етс резервированный счетчик импульсов,каждый разр д которого содержит три триггера и мажор1 тарный элемент, причем выходы триггеров соединены со входами мажоритарного элемента,пр мо и инверсный выходы которого подключе ны к нулевым и единичным входам триг геров соответственно, тактовые входы триггеров объединены и вл ютс входом данного разр да, а пр мой выход мажоритарного элемента - выходом данного разр да 23, Однако и в известном устройстве вл етс недостаточна точность счета. Цель изобретени - повышение точности счета. С этой целью в резервированный счетчик икшульсов, каждый разр д которого содержит мажоритарный элемент и три триггера, тактовые входы KOTOjMX объединены и вл ютс входом данного разр да, а пр мые выходы подключены к входам мажоритарного элемента, пр мой выход которого вл етс выходом данного разр да, в кажД1лй разр д его введены шесть формирователей импульсов, причем S и Rвходы каждого из триггеров соединены с выходами двух соответствукндих формирователей импульсов, управл ющие входы которых соединены с инверсным и пр мым выходами соответствующего триггера, а тактовые входы - с пр кым и инверсным выходами мажоритарного элемента. На чертеже представлена структурна схема одного адреса резервированного счетчика импульсов. Счетчик содержит триггеры 1-3, Мс1жоритарный элемент 4, формироватеЛИ 5-10 импульсов, формирующие на выходе импульс из логического перепада на тактовом входе при наличии сигнала Лог,1 на управл ющем входеThe invention relates to computing technology and automation and can be used in digital devices for various purposes. A redundant frequency divider is known, containing three counters on 1K-flip-flops, the inputs of which are connected to the input bus, and the outputs are connected to the inputs of the majority element and the first inputs of the logic elements of the equivalence state of each counter and the output of the majority element, the outputs of the logical equivalence elements are connected to IK-inputs of the first triggers corresponding counters Ll3. However, in this device is not high enough accuracy. The closest to the technical essence of the invention is a redundant pulse counter, each bit of which contains three triggers and a major element, and the outputs of the triggers are connected to the inputs of the majority element, the direct and inverse outputs of which are connected to the zero and single inputs of the triggers, respectively , the trigger inputs of the triggers are combined and are the input of this bit, and the direct output of the majority element is the output of this bit 23, However, in the known device is not enough exact nce account. The purpose of the invention is to improve the accuracy of the account. To this end, in a redundant counter of pulses, each bit of which contains a major element and three flip-flops, the clock inputs KOTOjMX are combined and are the input of this bit, and the forward outputs are connected to the inputs of the major element, the direct output of which is the output of this bit yes, in each of its six impulse drivers, each of the S and R inputs of each of the flip-flops is connected to the outputs of two corresponding pulse formers, the control inputs of which are connected to the inverse and direct outputs with tvetstvuyuschego latch and clock inputs - with direct and inverse outputs Kum majority element. The drawing shows a structural diagram of a single address reserved pulse counter. The counter contains triggers 1-3, Mc1 and the 4-pulse element, which generate 5-10 pulses, which at the output form a pulse from a logical difference at the clock input when there is a Log signal, 1 at the control input
За исходное состо ние одного разр да резервированного счетчика им- пульсов принимаетс состо ние, когда все триггеры 1-3 наход тс в нулевом состо нии, на входной шине (сигнал предыдущего разр да) - Лог,О, на пр мом выходе мажоритарного элемента 4 - сигнал Лог.О, а на выходах формирователей 5 10 - сигнал Лог,1, Входной импульс переводит триггеры 1-3 в единичное состо ние, на пр мом выходе мажоритарного элемента 4 образуетс сигнал Лог,1 поступающий на тактовые входы формирователей 5, 7, 9. Эти элементы формируют импульс из перепада напр жени на тактовом входе, если на управл ющем входе сигнал Лог.1. Управл юпще входы формирователей 5, 7, 9 закрыты, если все триггеры перешли в единичное состо ние, т.е. сбо не было или один из управл ющих входов открыт, если произошел сбой в одном из триггеров, и на выходе этого формировател образуетс импульс Лог.О, устанавливающий триггер , в котором произошел сбой, в единичное состо ние. Таким образом, производитс коррекци сбо , все триггеры принимают эквивалентное состо ние и подготовдены к приходу следующего входного импульса. Второй входной импульс переводит триггеры 1-3 в нулевое состо ние, на инверсном выходе мажоритарного элемента 4 образуетс сигнал Лог,1, поступающий на тактовые входы фо13мйровате лей б, 8, 10. Аналогично управл ющие входы формирователей будут закрыты, если все триггеры перешли в нулевоеThe initial state of one bit of the reserved pulse counter is taken when all the triggers 1–3 are in the zero state, on the input bus (the previous bit signal) - Log, O, on the forward output of the majority element 4 - Log.O signal, and at the outputs of the formers 5 10 - the signal of the Log, 1, Input pulse converts the triggers 1-3 into one state, at the forward output of the majority element 4, the signal of the Log, 1 arrives at the clock inputs of the formers 5,7 , 9. These elements form a pulse from the voltage drop across that ktovom input, if the control input signal Log.1. The control inputs of the formers 5, 7, 9 are closed if all the triggers have gone to one state, i.e. There was no failure or one of the control inputs is open if a failure occurred in one of the triggers, and a pulse Log. O is generated at the output of this driver, setting the trigger in which the failure occurred, into a single state. Thus, a correction is made, all triggers take an equivalent state and are prepared for the arrival of the next input pulse. The second input pulse triggers triggers 1-3 to the zero state, at the inverse output of the majority element 4, a signal Log, 1 is generated, which arrives at the clock inputs of the main switches b, 8, 10. Similarly, the control inputs of the drivers will be closed if zero
состо ние илиодин из них будет открыт , если произошел сбой и на выход этого формировател образуетс импульс , устанавливающий сбившийс триггер в нулевое состо ние, все триггеры вновь принимают эквивалентное состо ние и подготовлены к приходу следующего входного импульса.a state or one of them will be opened if a failure has occurred and a pulse is formed at the output of this shaper, which sets the triggered trigger to the zero state, all triggers again take the equivalent state and are prepared for the arrival of the next input pulse.
Предлагаемое устройство позвол ет производить коррекцию сбившегос триггера, тем самым достигаетс повышение точности счета в результате регистрации входных импульсов, измен ющих состо ние минимум двух триггеров разр да.The proposed device allows the correction of a downed trigger, thereby increasing the counting accuracy as a result of registering input pulses that change the state of a minimum of two discharge triggers.