SU587628A1 - Pulse repetition frequency divider - Google Patents
Pulse repetition frequency dividerInfo
- Publication number
- SU587628A1 SU587628A1 SU762381102A SU2381102A SU587628A1 SU 587628 A1 SU587628 A1 SU 587628A1 SU 762381102 A SU762381102 A SU 762381102A SU 2381102 A SU2381102 A SU 2381102A SU 587628 A1 SU587628 A1 SU 587628A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- switch
- elements
- pulse
- Prior art date
Links
Landscapes
- Feedback Control In General (AREA)
Description
I I
.Изобретение относитс к импульсной технике, в частности к пр образовател г . частоты с управл емьпл коэффициентом делени , может быть использовано в системах автоматического управлени The invention relates to a pulse technique, in particular to the former driver. frequency with control of dividing ratio, can be used in automatic control systems
Известно устройство дл делени частоты следовани импульсов, содержащее счетчик, дешифратор и элемент ИЛИ 1 J.A device for dividing the pulse frequency is known, which contains a counter, a decoder and an element OR 1 J.
Однако это устройство имеет небольшой диапазон величин коэффициентов делени . However, this device has a small range of magnitudes of the division factors.
Наиболее близок к предлагаемому делитель частоты, содержащий два последовательно соединенных счетчика импульсов , выходы которых соединены с первьми входами первого и второго элементов И, а, шина сброса - с выходом . устройства, датчик программируемых импульсов , выход которого соединен со входом коммутатора, один иа выходов которого соединен со вторым элементом И 2.Closest to the proposed frequency divider, which contains two series-connected pulse counters, the outputs of which are connected to the first inputs of the first and second elements, And, and the reset bus - with the output. device, sensor programmable pulses, the output of which is connected to the input of the switch, one of the outputs of which is connected to the second element And 2.
Однако наличие жестких обратных св зей между элементами И, счетчиками импульсов и коммутаторами сужает диапазон величин коэффициентов делени , т.е. делитель входную частоту на несколько фиксированных этими св з ми коэффициён 6в делени ..However, the presence of hard feedback between the AND elements, pulse counters and switches reduces the range of values of the division factors, i.e. divider the input frequency into several dividends fixed by these links;
22
Цель изобретени - расширение дна- пазона изменени коэффициента деленийThe purpose of the invention is the expansion of the range of changes in the division ratio
С этой целью в делитель частоты следовани и лпульсов, содержащий импульсов, элементы И, датчик программируемых импульсов и коммутатор , введены в лтиль, cyм JIaтop, триггер , дополнительные элементы И и дополнительный счетчик импульсов, первый и второй выходы которого соединены с первыми входами соответственно первого и второго дополнительных элементов И, третий выход соединен с первым входом триггера, вход - с выходом устройства, а вход сброса - с выходом первого дополнительного элемента.И, причем входы дополнительных элементов И соединены с выходом коммутатора, а выход второго дополнительного элемента И со вторым входом триггера, выход которого соединен с первым входом сумматора, второй вход сумматора соединен с выходом коммутатора, а выход со вторым входом первого элемента И; выходы первого и второго элементов И соединены со входами вентил , выход которого соединен с выходом устройства .For this purpose, the following frequency and pulse pulsers, containing pulses, And elements, a sensor of programmable pulses and a switch, are inserted into a methyl, JI atop, trigger, additional And elements and an additional pulse counter, the first and second outputs of which are connected to the first inputs of the first and the second additional elements And, the third output is connected to the first input of the trigger, the input is connected to the output of the device, and the reset input is connected to the output of the first additional element. And, moreover, the inputs of additional elements are And s yield the switch, and the output of the second additional element and the second input of the flip-flop, whose output is connected to a first input of an adder, the second input of the adder coupled to the output switch, and an output to a second input of the first AND gate; the outputs of the first and second elements And connected to the inputs of the valve, the output of which is connected to the output of the device.
На чертеже представлена структурна$ электрическа схема устройства.The drawing shows the structural electrical circuit of the device.
Делитель частоты следовани импульсов содержит двоичные-дес тичные счетчики 1,2 и двоичный счетчик 3, к выходам которых соответственно подключены элементы И 4-7. Выходы элементов И 4 и 5 подключены к вентилю 8, выход этого вентил (шина выхода делител ) подключен к шине сброса счетчиков 1 и 2 и к счетному входу счетчика 3.Выход счетчика 3 подключен к одному из входов триггера 9 управлени , другойThe pulse frequency divider contains binary-decimal counters 1.2 and binary counter 3, the outputs of which are connected AND elements 4-7, respectively. The outputs of the elements And 4 and 5 are connected to the valve 8, the output of this valve (divider output bus) is connected to the reset bus of counters 1 and 2 and to the counting input of counter 3. The output of counter 3 is connected to one of the trigger inputs 9 of the control, the other
вхрд которого подключен к элементу И 6j авыход - к сумматору 10. Другие вхфДы сумматора св заны с одними из шин 11 ввода кода целого числа смешанной дроби, поступающего из коммутатора 12, вход коммутатора подключен к датчику 13 программных импульсов, а из этого коммутатора через шины 11, 14 и 15 ввод тс коды чисел смешанного числа (целой части, числител и знаменател дробной части) в соответствующие элементы И 5-7. Кроме того, коммутатор содержит чейки 1б,17...п в которых содержитс программируемый коэффициент делени .vhrd which is connected to the element And 6j exit - to the adder 10. Other adders in the adder are connected to one of the buses 11 input the code of an integer mixed fraction coming from the switch 12, the input of the switch is connected to the sensor 13 software pulses, and from this switch through the bus 11, 14 and 15, codes of numbers of the mixed number (integer part, numerator, and denominator of the fractional part) are entered into the corresponding elements of AND 5-7. In addition, the switchboard contains cells 1b, 17 ... n in which the programmable division factor is contained.
Делитель работает следующим образом .The divider works as follows.
Перед включением коммутатор 12 и счетчики 1-3 устанавливают в нулевое состо ние, а триггер 9 - в единичное.Before turning on the switch 12 and the counters 1-3 are set to the zero state, and the trigger 9 is set to one.
Так как на первой ступени nporpciMмы в коммутаторе 12 коды смешанного или целого числа имеютс только на выходах чейки 16, то по шинам 11, 14 и 15 эти коды пост упают в соответствующие элементы К 4-7.Since in the first stage of the nporpciM in the switch 12, the codes of a mixed or integer number are available only at the outputs of cell 16, then on buses 11, 14 and 15 these codes of the post fall into the corresponding elements K 4-7.
Пусть коэффициент делени выражен смешанным числомLet the division factor is a mixed number.
- где К - цела часть смешанного числа,- where K is the whole part of the mixed number,
К, - числитель, Kj - знаменатель дробной части этого числа.K, is the numerator, Kj is the denominator of the fractional part of this number.
При подаче импульсов частотой i на выходе вентил 8 по вл ютс импульсы с частотой f -las. . Одновременны K+lWhen pulses with frequency i are applied, the output of the valve 8 appears pulses with a frequency f -las. . Simultaneous K + l
но эти импульсы сбрасывают счетчики 1 и 2 в нулевое состо ние и поступают на счетчик 3, коэффициент пересчета которого соответствует чослу К, (код Kj введен в элемент И 7).but these pulses reset the counters 1 and 2 to the zero state and arrive at counter 3, the conversion factor of which corresponds to the sequence K, (the code Kj is entered into the element And 7).
Так как триггер 9 в нулевом состо нии , единичный потенциал с его выхода , поступающий в сумматор 10, складываетс с числом К, и число К+1 поступает из суммато15а в элемент И. 4. Когда код счетчика 3 совпадает с кодом -числа Kj , поступающим в элемент И 6, на выходе этого элемента возникает импульс, перебрасывающий триггер Э в единичное состо ние. При этом на сумматор 10 поступает нулеJoй потенциал, и тогда f -fe . Деление с коэффициентом К продолжаетс до тех пор, пока код в счетчике 3 не совпадет с кодом К-, поступаюсцим из коммутатора 12 в элемент И 7. Когда эти коды совпадут, счетчик 3 сбрасываетс в нуль, перебрасывает триггер 9 в нулевое состо ние, и из сумматора 10 в элемент И 4 поступает код числа К+1. Циклы делени повтор ютс .Since the trigger 9 is in the zero state, the unit potential from its output, which enters the adder 10, is added to the number K, and the number K + 1 comes from summatn to the element I. 4. When the counter code 3 coincides with the code — the number Kj, arriving in the element And 6, at the output of this element, a pulse arises, throwing trigger E into a single state. At the same time, adder 10 arrives at zero potential, and then f -fe. The division with the K factor continues until the code in counter 3 matches the code K-, coming from switch 12 to element 7. When these codes coincide, counter 3 is reset to zero, flips trigger 9 to the zero state, and From the adder 10 to the element And 4 comes the code number K + 1. The division cycles are repeated.
Итак, делитель в каждом цикле делит входную частоту на коэффициенты делени К и К+1, причем число делени в К+1 раз равно числу Kj, а число делени в К раз равно числу .So, the divisor in each cycle divides the input frequency by the division factors K and K + 1, with the division number in K + 1 times the number Kj, and the division number in K times equal to the number.
00
При поступлении программного импульса с датчика 13 коды чисел считываютс с чейки 17. Пусть в чейке 17 записан код целого числа, т.е. Кд К, а KJ К О. Тогда делитель делит i на К, и единица в сумматор 10 с триггера 9 не поступает, так как триггер всегда в единичном состо нии, и это состо ние подтверждаетс -импульсами счетчика 3. Циклы делени повтор ютс до-тех пор, пока на коммутатор 12 не поступит с датчика 13 сигнал следующего программного импульса.When a software pulse arrives from sensor 13, the number codes are read from cell 17. Suppose that in cell 17 an integer code is written, i.e. Cd K, and KJ K O. Then the divisor divides i by K, and the unit in the adder 10 from the trigger 9 does not arrive, because the trigger is always in the unit state, and this state is confirmed by counter pulses 3. The division cycles repeat - until the next program impulse signal from sensor 13 arrives at switch 12.
Формула иэобретени Invention Formula
Делитель частоты следовани импульсов , содержащий два последовательно соединенных счетчика импульсов,выходы которых соединены с первыми входами первого и второго элементов И, а шины сброса - с выходом устройства, датчик программных импульсов, выход которого соединен со входом коммутатора , один из выходов которого соединен со вторым элементом И, отличающийс тем, что, с целью расширени диапазона изменени коэффициента деленк , в него введены вентиль , сумматор, триггер, дополнительные элементы И и дополнительный счетчик импульсов, первый и второй выходы которого соединены с первыми входами соответственно первого и второго дополнительных элементов И, третий выход соединен с первым входом . гера, вход - с выходом устройства,а вход сброса - с выходом первого дополнительного элемента И, причем входы дополнительных элементов И соединены с выходом коммутатора, а выход второго дополнительного элемента И со BTOpfcjM входом .триггера, выход которого соединен с первым входом сумматора , второй в::од которого соединен с выходом коммутатора, а выход - со Вторым входом первого элемента И, при этом выводы первого и второго элементов И соединены со входами вентил , выход которого соединен с выходом устройства.A pulse frequency divider containing two series-connected pulse counters, the outputs of which are connected to the first inputs of the first and second elements I, and the reset buses to the device output, a sensor of software pulses whose output is connected to the input of the switch, one of the outputs of which is connected to the second an element And, characterized in that, in order to expand the range of change of the coefficient of the dekank, a valve, an adder, a trigger, additional elements And and an additional pulse counter are entered into it, he first and second outputs are connected to first inputs of the first and second additional elements, and the third output is connected to the first input. gera, the input is with the device output, and the reset input is with the output of the first additional element I, the inputs of the additional elements I are connected to the switch output, and the output of the second additional element I with the BTOpfcjM input of the trigger, the output of which is connected to the first input of the adder, the second which is connected to the output of the switch, and the output is connected to the second input of the first element I, and the terminals of the first and second elements I are connected to the inputs of the valve, the output of which is connected to the output of the device.
Источники информации, прин тые во внимание при экспертизе:Sources of information taken into account in the examination:
1.Авторское свидетельство СССР 484645, Н 05 К 23/02, 1973.1. Author's certificate of the USSR 484645, H 05 K 23/02, 1973.
2.Авторское свидетельство СССР 429534, Н 03 К 23/00, 1971.2. Authors certificate of the USSR 429534, H 03 K 23/00, 1971.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762381102A SU587628A1 (en) | 1976-07-12 | 1976-07-12 | Pulse repetition frequency divider |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762381102A SU587628A1 (en) | 1976-07-12 | 1976-07-12 | Pulse repetition frequency divider |
Publications (1)
Publication Number | Publication Date |
---|---|
SU587628A1 true SU587628A1 (en) | 1978-01-05 |
Family
ID=20668792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762381102A SU587628A1 (en) | 1976-07-12 | 1976-07-12 | Pulse repetition frequency divider |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU587628A1 (en) |
-
1976
- 1976-07-12 SU SU762381102A patent/SU587628A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU587628A1 (en) | Pulse repetition frequency divider | |
SU725238A1 (en) | Pulse repetition frequency divider with fractional division coefficient | |
SU602939A1 (en) | Information shifting arrangement | |
SU530463A1 (en) | Variable frequency converter | |
SU1247773A1 (en) | Device for measuring frequency | |
SU1596453A1 (en) | Pulse recurrence rate divider | |
SU1485224A1 (en) | Data input unit | |
SU839068A1 (en) | Repetition rate scaler with n and n+1 countdown ratio | |
SU641658A1 (en) | Multiprogramme frequency divider | |
SU944105A1 (en) | Switching apparatus | |
SU571915A1 (en) | Pulse frequency divider with adiustable division factor | |
SU764135A1 (en) | Pulse recurrence frequency divider | |
SU1273923A1 (en) | Generator of pulses with random duration | |
SU900459A2 (en) | Frequency divider with variable countdown ratio | |
SU1265642A1 (en) | Device for determining sign of phase difference | |
SU801254A1 (en) | Frequency divider with variable division coefficient | |
SU1056467A1 (en) | Pulse repetition frequency divider with variable division ratio | |
SU1170608A1 (en) | Pulse repetition frequency divider with variable countdown | |
SU1661981A1 (en) | Pulse repetition rate multiplier | |
SU869055A1 (en) | Frequency divider | |
SU1529429A1 (en) | Device for protection of contacts from rattling | |
SU860317A1 (en) | Reserved pulse counter | |
SU586552A2 (en) | Device for shaping rectangular pulse trains | |
SU921094A1 (en) | Decimal counter | |
SU1168922A1 (en) | Code converter |