SU822166A1 - Устройство дл согласовани интер-фЕйСОВ - Google Patents

Устройство дл согласовани интер-фЕйСОВ Download PDF

Info

Publication number
SU822166A1
SU822166A1 SU792774964A SU2774964A SU822166A1 SU 822166 A1 SU822166 A1 SU 822166A1 SU 792774964 A SU792774964 A SU 792774964A SU 2774964 A SU2774964 A SU 2774964A SU 822166 A1 SU822166 A1 SU 822166A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
interface
block
switch
Prior art date
Application number
SU792774964A
Other languages
English (en)
Inventor
Станислав Иванович Самарский
Борис Александрович Аптекман
Анатолий Ефимович Пилипчук
Original Assignee
Киевский Ордена Трудового Красногознамени Завод Вычислительныхи Управляющих Машин
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Киевский Ордена Трудового Красногознамени Завод Вычислительныхи Управляющих Машин filed Critical Киевский Ордена Трудового Красногознамени Завод Вычислительныхи Управляющих Машин
Priority to SU792774964A priority Critical patent/SU822166A1/ru
Application granted granted Critical
Publication of SU822166A1 publication Critical patent/SU822166A1/ru

Links

Landscapes

  • Computer And Data Communications (AREA)

Description

1
Устройство относитс  к вычислительной технике и может быть использовано в управл ющих вычислительных комплексах, используквдих интерфейс обща  шина и содержащих периферийные устройства, использующие другие интерфейсы.
Известны устройства дл  сопр жени , содержащие дешифратор, регистр управлени , блок выполнени  прерывани , блок обмена, коммутатор переключатель, блоки усилени , первый из которых соединен с общей шиной ЭВМ, йторой - с общей шицой периферийной системы.
Эти устройства позвол ют сопр гать интерферийную магистраль, предназначенную дл  подключени  периферийных устройств, с общей шиной ЭВМ 1
Недостатком этих устройств  вл етс  низка  пропускна  способность вследствие отсутстви .возможности пр мого обращени  программы ЭВМ к любому периферийному устройству без учета зан тости остальных устройств подключенных к той же интерфейсной магистрали. Кроме того, известное . устройство требует промежуточной буферизации данных,и команд перифе , . 2.
рийной системы во внутренних ре гистрах- устройства. Указанные недостатки усложн ют программы обршчени  к периферийным устройствам и сниждют быстродействие обмена с ними.
Наиболее близким к изобретению по технической сущности  вл етс  устройство дл  сопр жени  периферийной системы в ЭВМ, содержащее де0 шифратор, блок обмена, блок выполне-. ни  прерывани , блоки усилени , первый из которых соединен с общей шиной вычислительного комплекса, второй - с шинами интерфейса периферий5 ных устройств, первый вход первого блока усилени  соединен с выходом блока выполнени  прерываний, первый и второй выходы первого блока усилени  соединены соответственно с пер0 вым входом дешифратора и первым входом блока выполнени  прерываний, первый выход блока обмена соединен с первым входом дешифратора 2}.
Однако данное устройство характе5 ризуетс  низкой пропускной способ11ОСТЫО , так как оно не предусматривает независимого программного обращени  к периферийным устройствам сопр гаемого с общей шиной интерфейса, такого же, как и периферийным устройствам, подключенным непосредственно к общей шине. Программное обращение к периферийным устройствам сопр гаемого -интерфейса осуществл етс  через групповое устройство , имеющее собственные адресуемые регистр управлени  и схему инициировани  и чтени  запросного слова прерывани . Наличие группового устройст ва существенно усложн ет програкплное обращение к подключенным через него периферийным устройствам, особенно в случае многопрограммного режима работы вычислительного комплекса, так как дополнительно необходимым р д программных действий дл  исключени  возможности возникновени  конфликтных ситуаций при обслуживании подключенных устройств. Усложн ет программы в этом устройстве также то, что сигналы ответа (признаки результата операции от различных периферийных устройств и регистров) считываютс  программой t; одного общего регистра и что разрешение-запрет прерывани  устанавливаетс  одновременно на все периферийные устройства. Кроме того, работа с периферийными устройствами осуществл етс  только с использованием прерываний.
Цель изобретени  - повышение пропускной способности устройства, а также расширени  его функциональных возможностей дл  упрощени  программного обеспечени  ЭВМ и повышени 
гибкости управлени .
1- Поставленна  цельдостигаетс  тем, что в устройство, содержащее блоки усилени  первого и второго интерфейсов, входы-выходы которых  вл ютс - соответствующими входами-выходами устройства, блок прерываний
соответственно соединенный первым входом и выходом с первыми выходом и входом блока усилени  первого интерфейса , вторые вход и выход которого подключены соответственно к первым выходу и входу блока обмена, третий вход - к выходу коммутатора, а третий, четвертый, п тый и шестой выходы - соответственно к первому входу блока вьщачи управл нлдих сигналов , входу селектора и первым входам дешифратора и приемного регистра данHbix , вторым входом соединенного со вторым выходом блока.обмена,, третий , четвертый выходы и второй вход квторого соединены соответственно с первым входом коммутатора, вторым входом блока выдачи управл ющих сигналов и выходом селектора, а п тый выход блока обмена - ко второму входу дешифратора, первым выходом соединенного с первым входом блока усилени  второго интерфейса, второй и третий входы которого подключены соответственно к выходу блока выдачи управл ющих сигналов и первому выходу приемного регистра данных, а первый
выход - ко второму входу коммутатора , введены блок приоритета, шифратор и блок регистров команд и , причем первый и второй выходы блока регистров команд и состо ний соединены соответственно с первым входом блока приоритета и третьим входом коммутатора, первый и второй входы - соответственно со вторыми выходами дешифратора и приемного регистра данных, а третий вход - со вторыми входами блока усилени  второго интерфейса и блока приоритета , первым выходом подключенного ко второму, входу блока прерываний, а вторым выходом - через шифратор к четвертому входу коммутатора.
На чертеже представлена блок-схема устройства.
Устройство содержит дешифратор 1,предназначенный дл  формировани  сигналов выборки устройств, подключенных ко второму интерфейсу, и их регистров команд и состо ний, блок 2 обмена, выполн ющего процедуры , предусмотренные алгоритмом первого интерфейса; блок 3. прерыв .аний; реализующий операции прерывани  программы ЭВМ; блок 4 усилени  первого интерфейса, блок 5 усилени  второго интерфейса, приемный регистр 6 данных, осуществл ющий прием и трансл цию данных первого интерфейса на линии данных второго интерфейса или на соответствующий регистр команд исосто ний; коммутатор 7,. осуществл ющий выдачу на шины данных первого интерфейса информации с шин второго интерфейса, шифратора и с регистров команд и состо ний; селектор 8, опознающий на адресных первого интерфейса адреса, присвоенные устройствам второго интерфейса, и разрешающий работу блока обмена; блок 9 выдает управл гадих сигналов, предназначенный дл  формировани  из кодов операций и младших адресов первого интерфейса соответствующих управл ющих сигналов второго интерфейсау блок 10 регистров команд и состо ний, содержащий по одному регистру на каждое устройство, .подключаемое ко второму интерфейсу, шифратор 11, преобразующий номер выбранного устройства вектор прерывани  программ ЭВМ; блок 12 приоритетов , обеспечивающий выбор наиболее приоритетного запроса на обслуживание из вйёх запросов, поступающих от устройств, подключенных ко второму интерфейсу.
Первый интерфейс представл ет собой унифицированную систему магистральных св зей между процессором, оперативной пё1м тью и периферийными устройствами. Св зь между устройствами , участвующими в операции
обмена, осуществл етс  по асинхронному принципу.,
Второй интерфейс представл ет собой унифицированную систему магистральных св зей дл  даннйх и управл нвдих сигналов и радиальных св зей дл  сигналов выборки устройств и признаков готовности. Св зь между центр ьной и периферийной част ми интерфейса осуществл етс  под управлением центральной части.
Ка сдому устройству, подключенному ко второму интерфейсу, соответствуют два адреса-на адресных шинах первого интерфейса: адрес регистра команд и состо ний и адрес регистра данных. Устройство осуществл ет обмен данными между ЭВМ, используюв1ей первый интерфейс, и устройствами , подключенными ко второму интерфейсу , как в режиме программного обмена, так и в режиме прерываний
В режиме программного обмена устройство работает следующим образом.
Как правило, перед обращением к внешнему устройству осуществл етс  опрос готовности этого устройства с помощью кЬманд чтени  состо ни  соответствующего регистра в блоке 10 регистров команд и состо ний. С этой целью ЭВМ через усилители 4 первого интерфейса выдает- адрес регистра команд и состо ний требуемого устройства , подключенного ко второму интерфейсу . Дешифратор 1 формирует из полученного адреса сигнал выборки поступающий в блок 10.
Одновременно селектор в определ ет принадлежность адреса, выданного по первому интерфейсу, к диапазону адресов устройств; подключенных ко второму интерфейсу, и запускают в работу блок 2 обмена, который обеспечивает чтение выбранного регистра команд и состо ний в ЭВМ, через коммутатор 7 и усилители 4 первого интерфейса, причем состо ние разр да , соответствующего готовности устройства, считываетс  непосредственно с радиальной шины готовности заданного устройства. Если разр д готовности будет в 1, то ЭВМ пере .ходит к выполнению операции обмена информацией с соответствующим устройством , подключенным ко второму интерфейсу, если, же разр д готовности будет в О, то ЭВМ пераоди чески повтор ет операцию чтени  этого регистра команд и состо ний до получени  1,. в разр де готовности . При чтении регистров команд и состо ний никакие управл ющие сигналы во второй интерфейс не выдаютс .
Выдача или прием информации с ;Устройства, подключенного ко второму интерфейсу, осуществл етс  одной командой ЭВМ подключенной к первому интерфейсу.
При вьщаче информации адрес устройства , подключенного ко второму интерфейсу, поступает на селектор 8, дешифратор 1 и на блок 9 выдачи управл ющих сигналов, данные через усилители 4 первого интерфейса на вход приемного регистра 6 данных и код операции записи - на блок 9 и блок 2 обмена.
По сигналу селектора 8 блок 2 обмена заносит код данных в приемный регистр 6 и запускает в работу дешифратор 1 и блок 9. Данные с приемного регистра 6 через усилители 5 поступают на линии данных второго интерфейса. Дешифратор 1 выда5 ет во второй интерфейс сигнал выборки устройства, соответствующего прин тому адресу. По коду операции и состо нию младших разр дов адреса блок 9 формирует последовательность
0 сигналов, которые записывают в устройство , дл  которого имеетс  сигнал выборки, данные, поступившие от ЭВМ, а также выполн ет в устройстве другие действи , предусмотренные сшгоритмами второго интерфейса
5 и данного устройства.
Прием информацииот устройства, подключенного ко второму интерфейсу, отличаетс  от выдачи информации на устройство тем, что на блок 9 и блок
0 2 обмена поступает код операции чтени , по которому блок 9 выдачи управл ющих сигналов формирует с учетом состо ни  младших разр дов адреса сигналы, по которым информаци  от .
5 устройства, дл  которого имеетс  сигнал выборки, по лини м данных через усилители 5, коммутатор 7 и усилители 4 поступает в ЭВМ. Обмен необходимыми синхросигналами по пер0 вому интерфейсу в процессе приема или выдачи информации осуществл етс  блоками 2 обмена.
Таким образом, в режиме программного обмена каждый такт обмена второго -интерфейса инициируетс  одним
5 тактом обмена первого интерфейса. Это позвол ет одной командой ЭВМ, подключенной к первому интерфейсу, выполнить все необходимые действи  по такту обмена информации с устрой0 -ством, подключенным ко второму интерфейсу , а также программе ЭВМ, использу вдей первый интерфейс, обращатьс  к устройствам, подключаемым через второй интерфейс так же как :к
5. устройствам, подключенным к первому интерфейсу, -без дополнительных программных действий на согласование интерфейсов.
В режиме прерывани  устройство работает следующим образом.
0
По командам от ЭВМ в регистры команд и состо ний, относ щихс  к внешним устройствам, которым разрешаетс  работать в режиме прерываний , записываютс  1 вразр ды раз5
решени  прерываний. Выходы разр дов разрешени  прерываний поступают в блок 12 приоритетов, где разреша- 1 ют сигналам готовности от соответствующих внешних устройств участвовать в установлении приоритетов вызова прерывани  программы ЭВМ по этим сигналам, а Также по сигналам
ОШ1|6ОК. ,
Из всех одновременно поступивших от внешних устройств сигналов готовности узел 12 приоритетов вьздел ет наиболее приоритетный сигнал с учетом наличи  разрешени  на прерывани  дл  каждого из подключенных ко второму интерфейсу устройства. Выделенный сигнал поступает в шифратор; 11, который преобразует поступивший на его выход сигнал и вектор прерывани  данного устройства ,, и на вход блока3 прерываний, который осуществл ет, обмен необходимыми синхросигналами, предусмотренными алгоритмом первого интерфейса. . В частности, этим алгоритмом предусматриваетс  передача в ЭВМ по шинам данных вектора гдаерывани ,.поступающего с шифратора 11 через коммутатор 7. Передачей в ЭВМ вектора прерывание заканчиваетс  процедура прерыв.ани . Затем ЭВМ переходит к выполнению программы обслуживани  данного прерывани .
Таким образом, в режиме прерываний , как ив программном режиме, обеспечиваетс  возможность со стороны программы воспринимать устройства второго интерфейс как подключенные непосредственно к 11ервс у интерфейсу и использойать в полной мере все архитектурные возможности общей шины. Это псйзвол ет сократить пpoгpaм J ы обслуживани  устройства , подключенных ко второму интерфейсу, уменьшить врем  их выпол нени , и следовательно, повысить скорость обмена информацией с этими устройствами и уменьшить врем  реакции на сигналы прерывани  от них.
Использование предлагаемого устройства дл  подключени  к ЭВМ, использунадим интерфейс обща  шина, устройств, выход щих на магистраль но-радиальный интерфейс, позвол ет по сравнению с известными примерно в.два раза сократить программы ввода-вывода данных и врем  их выполнени  при программном обмене и в четире и более раз уменьшить врем  реакции ЭВМ на запросы прерывани  при работе с прерывани ми. . Устройство используетс  в устройстве согласовани  солр жений обща  шина и типа 2К (УСС ОШ/2К), примен емЕлхсоответственно в модел х СМЗ, СМ4 и СМ1 и СМ2, вход щих в систему малых ЭВМ (СМ ЭВМ).
Устройство УСС ОШ/2К позвол ет использовать в модел х СМЗ и СМ4 всю номенклатуру периферийных устройств моделей СМ1 и СМ2, причем программирование дл  этих устройств, подключенных -к СМЗ и СМ4, через УССОШ/2К аналогично программированию дл  устройств , подключаемых к СМЗ и. СМ4 непосредственно через общую шину.

Claims (2)

  1. Формула изобретени 
    Устройство дл  согласовани  интерфейсов , содержащее блоки усилени  первого и второго интерфейса, входывыходы которых  вл ютс  соответствуннцими входами-выходами устройства , блок прерываний, соединенный первьм входом и выходом соответственно с первыми выходом и входом блока усилени  первого интерфейса, вторые вход и выход KQToporo подключены соответственно к первым выходу и входу блока обмена, третий вход к выходу коммутатора, а третий, четвертый , п тый и шестой выходы - соответственно к первому входу блока вьщачи управл ющих сигналов, входу селектора и первым входом дешифратора и приемного регистра данных, вторым входом соединенного со вторым выходом блока обмена, третий, четвертый выходы и второйвход которого соединены соответственно с первым входом коммутатора, вторым входом блка вьщачи управл ющих сигналов и выходом.селектора, а п тый,выход блока обмена - ко второму входу дешифратора , первым выходом соединенного с первым входом блока усилени  второго интерфейса, второй и третий входы которого подключены соответственно к выходу блока вццачи управл ющих сигналов и первому выходу приемного регистра данных, а первый выход - ко второму входу коммутатора, отличающее -с   тем, что, с целью повышени  пропускной способности устройства, в него введены бло приоритета, шифратори блок регистров команд и состо ний,причем первый и второй выходы блока регистров команд и состо ний соединены соответственно с первым входом блока приоритета и третим входом коммутатора, лервый и второй входы - соответственно со вторыми выходами дешифратора и приемного регистра данных, а трети вход - со вторыми входами блока усилени  второго интерфейса и блока приоритета , первым выходом подключенного ко второму входу блока прерываний а вторым выходом - через шифратор к четвертому входу коммутатора. Источники информации, прин тые во внимание при экспертизе .1. Патент США № 3714635, кл. 340-172.5, Опублик. 1973.
  2. 2. Авторское свидетельство СССР 554534, кл. G 06 F 3/04, 1975 (прототип).
SU792774964A 1979-06-05 1979-06-05 Устройство дл согласовани интер-фЕйСОВ SU822166A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792774964A SU822166A1 (ru) 1979-06-05 1979-06-05 Устройство дл согласовани интер-фЕйСОВ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792774964A SU822166A1 (ru) 1979-06-05 1979-06-05 Устройство дл согласовани интер-фЕйСОВ

Publications (1)

Publication Number Publication Date
SU822166A1 true SU822166A1 (ru) 1981-04-15

Family

ID=20831475

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792774964A SU822166A1 (ru) 1979-06-05 1979-06-05 Устройство дл согласовани интер-фЕйСОВ

Country Status (1)

Country Link
SU (1) SU822166A1 (ru)

Similar Documents

Publication Publication Date Title
US4485438A (en) High transfer rate between multi-processor units
JPS6133225B2 (ru)
US6701388B1 (en) Apparatus and method for the exchange of signal groups between a plurality of components in a digital signal processor having a direct memory access controller
SU822166A1 (ru) Устройство дл согласовани интер-фЕйСОВ
EP0546354B1 (en) Interprocessor communication system and method for multiprocessor circuitry
JPH0227696B2 (ja) Johoshorisochi
EP3819776B1 (en) Method and apparatus for aborting blocked bus access between a master controller and connected peripherals
SU1176340A1 (ru) Устройство дл ввода-вывода информации
SU860044A2 (ru) Мультиплексный канал
SU1029175A2 (ru) Селекторный канал
SU1262511A1 (ru) Устройство дл сопр жени двух вычислительных машин
SU1539787A1 (ru) Микропрограммное устройство дл сопр жени процессора с абонентами
SU1410709A1 (ru) Устройство дл сопр жени периферийного устройства с ЭВМ
SU693364A1 (ru) Устройство сопр жени с магистралью
JPH09305530A (ja) Dmaコントローラ
JP2589205B2 (ja) 通信制御システム
SU1408440A1 (ru) Устройство дл сопр жени ЭВМ с магистралью внешних устройств
SU744540A2 (ru) Мультиплексный канал
SU1003063A1 (ru) Система обработки данных
SU962905A1 (ru) Устройство дл сопр жени электронных вычислительных машин
SU911499A1 (ru) Устройство дл обмена
EP1193606B1 (en) Apparatus and method for a host port interface unit in a digital signal processing unit
SU618733A1 (ru) Микропроцессор дл вводавывода данных
RU2018944C1 (ru) Устройство для сопряжения эвм с внешними объектами
JPH03296105A (ja) プログラマブルコントローラの情報転送方法