SU767763A1 - Adder with functional dependence of sums on carry over and with parity check - Google Patents

Description

tt

Иаобрегение относитс  к области вычислительной техники, в частности к структурам цифровых арифметических устройств, контроль которых организован, по четности, а используемые сумматоры формируют разр дные переносы параллель, ным образом.Reconstruction relates to the field of computer technology, in particular, to the structures of digital arithmetic devices, whose control is organized by parity, and the adders used form bit-wise parallel transfers.

Известны сумматоры с функциональной зависимостью суммы от переноса и с контролем по четности, содержащие в каждом разр де схему формировани  функции генерации и транзита переноса, схему образовани  параллельного переноса из данного разр да, схему суммы с функциональной зависимостью от перенс са , входы которой соединены с выходами схем образовани  параллельного переноса из данного и предыдущего .разр дов и с шинами значений разр дных слагаемых , а также с выходом инверсного значени  функции генерации переноса и выходами пр мого и инверсного значений функции транзита переноса со схемы формировани  функций генерации и тракзита переноса, схему формировани  четности результата, входы которой соединены с выходами схем сумм с функциональной зависимостью от переноса во всех разр дах схему предсказани  четности результата, входы которой соединены с шинами значений четности слагаемых и входного переноса, а также с В№ходами схем образовани  параллельного переноса во всех разр дах, кроме стар Adders with a functional dependence of the sum on the transfer and even parity are known, each containing a pattern for forming the transfer generation and transit function, a parallel transfer pattern for this bit, a sum circuit with a functional dependence on transfer, the inputs of which are connected to the outputs schemes of the formation of parallel transfer from this and previous bits and with the tires of the values of the discharge terms, as well as with the output of the inverse value of the transfer generation function and the outputs of the forward and and of the values of the transit transfer function from the generation function generation scheme and transfer traction, the result parity generation circuit, whose inputs are connected to the outputs of the sum circuits with functional dependence on the transfer in all bits of the result parity prediction circuit, the inputs of which are connected to the parity values of the components and the input parity transfer, as well as with B-paths of the formation schemes of parallel transfer in all bits except the old

10 шего, схему сравнени , входы которой соединены с выходами схем формировани  и предсказани  четности результата, выход соединен с шиной сигнализации сбо  сумматора l.10, a comparison circuit, the inputs of which are connected to the outputs of the schemes for generating and predicting the result parity, the output is connected to the alarm bus of adder l.

1515

Здесь при формировании разр дных сумм используетс  следующее логическое выражение:Here, when generating bit amounts, the following logical expression is used:

МM

5,--а„Ъ с с,, 5, - a „b with c ,,

7 гае , - соответственно функции генерации и транзита переноса h-ro разр да; С.и - перенос из предыдущего (ll-l)-ro разр да; at,, разр дные слагаемые. Не/1остатком таких сумматоров с функциональной зависимостью суммы от переноса и с контролем по четности  вл ет с  невозможность обнаружени  всех ошйбок , вызываемых одиночной неисправность схемы образовани  парйллельньтх переносов . Например, ошибка в образовании С перноса, вызванна  неисправностью схемы образовани  переноса из Vi-ro раз р да, не будет обнаружена контролем по четности, если полусумма (и + 1)-го разр да равна единице. Из известных сумматоров наиболее близким по технической сущности к изобретению  вл етс  сумматор с функцио- J aльнoй зависимостью сумм от переносов и с контролем по четности, содержащий UIOK формировани  чёгности результата, блок предсказани  четности, блок сравнени  и в каждом разр де сумматора блок формировани  поразр дной суммы с функциональной зависимостью, блок фо1эШ|Зова НИН параллельного переноса, первый и вто рой элементы И, сумматор по модулю два и блок генерации и транзита переносов , причем выхбды блока формировани  поразр дной суммы с функциональной зависимостью всех разр дов соединены с соответствующим входом блока формирова ни  четности результата, выход которого соединен с первым входом блока сравнени , выход блока сравнени   вл етс  первым выходом устройства, второй вход бло ка сравнени  соединен с вь1ходом блока предскааани  четности, первый и второй входы которого  вл ютс  первым и вторым входом устройства, первый, второй и третий выходы блока генерации и транзита переносов каждого разр да соединены соответственно с первым, вторым и треть им входами блока фbpIvIИpoвaни  поразр дной суммы с функциональной зависимость четвертый и п тый входы которого  вл ютс  входами устройства, выход блока формировани  параллельного переноса каж дого разр да соединен с шестым входом 34 блока формировани  поразр дной суммы с функциональной зависимостью данного разр да, с седьмым входом блока формировани  поразр дной суммы с функциональной зависимостью последующего разр да с, первым входом сумматора по модулю два данного разр да и со вторым вхо/зом сумматора по модулю два последующего разр да , вы ход. сумма тора по модулю два соединен с первым входом соответствующего первого элемента И данного раз- р да, выход второго элемента И соединен со вторым входом первого элемента И данного разр да, выходь. первых эле- ментов И каждого разр да, образуют грудпу выходов сумматора, выход блока фор- . мировани  параллельного переноса старшего разр ди  вл етс  вторыми выходами сумматора 2. В известном сумматоре с целью обнаружени  всех ошибок, вызываемых одиночной неисправностью схемы образовани  параллельных переносов, в каждом разр де дополнительно формируетс  функци  сбо  i-го разр да, определ ема  как .--(.V что требует больших затрат контрольного оборудовани . Целью изобретени   вл етс  сокращение . контрольного оборудовани  сумматора. Поставленна  цель достигаетс  тем, что в сумматоре выходы сумматоров по модулю два нечетных разр дов соединены со входами блока предсказани  четности, второй и третий выходы блока генерации и транзита переносов соединены с первым и вторым входами второго элемента И. На чертеже приведена блок-схема сумматора с функциональной зависимостью суммы от переносов и с контролем по четности, причем дл  определенности число разр дов сумматора прин - то равным четырем, Сумматор содержит в каждом разр де блок 1 генерации и транзита переноса; блок 2 формировани  параллельного переноса из данного разр да; блок 3 формировани  поразр дной суммы с функи циональной зависимостью от переноса, входы 4, 5 и 6 которого соединены соответственно с выходами блока 2 формировани  параллельного переноса из данного и предыдущего разр дов и с шинами значений разр дных слагаемых. Выход 7 инверсного значени  функции генерации переноса и выходы 8 и 97 gae, respectively, the generation and transit transfer functions of the h-ro discharge; C.i. - transfer from the previous (ll-l) -ro bit; at ,, bit terms. A non / 1 residual of such adders with a functional dependence of the sum on the transfer and even parity is the impossibility of detecting all the flaps caused by a single failure of the formation of parallel transfers. For example, an error in the formation of a transfer caused by a malfunction of the transfer formation pattern from a vi-ro row will not be detected by parity if the half-sum (and + 1) -th bit equals one. Of the known adders, the closest in technical essence to the invention is an adder with the functional dependence of sums on transfers and parity control, containing a UIOK to form a result, a parity prediction block, a comparison block, and in each bit of the adder a bit formation block functional dependency sums, block halogen | call NIN parallel transfer, first and second elements I, modulo two adder and block of generation and transit of transfers, and the output of the unit of formation of bitwise the sums with the functional dependence of all bits are connected to the corresponding input of the result evenness block, the output of which is connected to the first input of the comparison block, the output of the comparator block is the first output of the device, the second input of the comparison block is connected to the forward input of the parity parity block, the first and second the inputs of which are the first and second inputs of the device, the first, second and third outputs of the generation and transit unit of each bit are connected respectively to the first, second and third inputs thereof unit of bit size with functional dependence; fourth and fifth inputs of which are device inputs; output of block of parallel transfer of every bit is connected to sixth input 34 of unit of formation of a bit sum with functional dependence of this bit, with seventh input of block of formation bitwise sum with the functional dependence of the subsequent bit, the first input of the modulo two of this bit and the second input of the modulo two of the next bit, you x one the sum of the modulo two torus is connected to the first input of the corresponding first element AND of this bit, the output of the second element AND is connected to the second input of the first element AND of this bit, exit. the first elements AND of each bit, form the breast of the outputs of the adder, the output of the block for-. In the known adder, in order to detect all the errors caused by a single malfunction of the parallel transfer circuit, each function has an additional function of the i-th bit defined as .-- (.V that requires a lot of control equipment. The aim of the invention is to reduce. Control equipment of the adder. The goal is achieved by the fact that in the adder the outputs of modulators are two odd x bits are connected to the inputs of the parity prediction block, the second and third outputs of the transfer generation and transit block are connected to the first and second inputs of the second element I. The drawing shows a block diagram of an adder with a functional dependence of the sum on transfers and parity control, and for certainty, the number of bits of the adder is taken to be four, the adder contains in each bit a block 1 of generating and transferring a transit; block 2 of forming a parallel transfer of a given bit; a bit-sum forming unit 3 with a function of transfer dependence, inputs 4, 5 and 6 of which are connected respectively with the outputs of the unit of forming parallel transfer from this and previous bits and with tires of the values of the discharge components. The output 7 of the inverse value of the transfer generation function and the outputs 8 and 9

соответственно пр мого и инверсного значений функции транзита переноса блока 1 генерации и транзита переноса соединены со входами блока 3 формиробани  поразр дной суммы с функциональной зависимостью от переноса. Вкоды сумматора 10 по модулю д)ва соединены сВыходами блока 2 формировани  парал лельного переноса из данного и предыдущего разр дов, выход сумматора 10 соединен с первым входом первого элемента И 12, второй вход которого соединен с выходом второго элемента И 11, а выход соединен с шиной сигнализации сбо  сумматора. Каждый разр д сумматора содержит блок 13 формировани  четносч и результата, входы которого соединены с выходами блоков 3 всех разр дов, блок 14 предсказани  четнойти, входы 15 которого соединены с шинами значений четности слагаемых , блок 16 сравнени , ходы которого соединены с выходами блоков 13 и 14 соответственно формировани  и предсказани  четности; а выход соединен с шиной сигнализации сбо  сум- матора, дополнительные входы блока 14 предсказани  четности соединены с выходами сумматоров 1О по модулю два нечетных разр дов, входы второго элемента И 11 в каждом разр де соединены с выходами 8 и 7 блока 1 генерации и транзита переноса.respectively, the direct and inverse values of the transfer transit function of the generation and transfer transit unit 1 are connected to the inputs of the unit 3 formarovania of one-bit amount with a functional transfer dependence. The codes of the adder 10 modulo e) va are connected to the output of the parallel transfer unit 2 from this and previous bits, the output of the adder 10 is connected to the first input of the first element 12, the second input of which is connected to the output of the second element 11, and the output from bus alarm alarm accumulator. Each bit of the adder contains a block of 13 forming a number and a result, the inputs of which are connected to the outputs of blocks 3 of all bits, a block 14 of prediction evenness, the inputs 15 of which are connected to the buses of the parity values of the terms, a comparison block 16, the strokes of which are connected to the outputs of blocks 13 and 14, respectively, the formation and prediction of parity; and the output is connected to the bus of the alarm of the accumulator, the additional inputs of the parity prediction unit 14 are connected to the outputs of the adders 1O modulo two odd bits, the inputs of the second element And 11 in each bit are connected to the outputs 8 and 7 of the generation and transit transit unit 1 .

Сумматор работает следующим образом .The adder works as follows.

Пусть, возникла ошибка В образовании переноса С,2 вызванна  неисправностью блока 2 формировани  параллельного переноса из второго разр да. Тогда эта ошибка в об зательном пор дке вызовет ошибку в формировании разр дной суммы So ошибку в формировании разр дной суммы 5 , если полусумма Н третьего разр да равна нулю, что приведет к нечетному числу ошибок в разр дах суммы и переноса и будет обнаружено контролем по четности с помощью. блоков 13 и 14. Если же полусумма Н.% третьего разр да равна единице, то ошибка в образовании разр дной суммы SjHe будет обнаружена контролем по четности. Обнаружение данного класса ошибок производитс  с помощью сумматора 10 по модулю два и элементов И 11 и 12 , распопоженных в третьем разр де сумматора , которые производ т сравнение значений разр дных переносов С,и Селишь в случае, когда полусумма Н s 1.Suppose an error has occurred in the formation of transfer C, 2 caused by a malfunction of the parallel transfer formation block 2 from the second bit. Then this error in the obligatory order will cause an error in the formation of the bit amount So an error in the formation of the bit amount 5, if the half-sum H of the third bit is zero, which will lead to an odd number of errors in the amount and transfer bits and will be detected by control on parity using. blocks 13 and 14. If the half-sum H.% of the third bit is equal to one, then the error in the formation of the bit sum SjHe will be detected by parity. Detection of this class of errors is carried out using an adder 10 modulo two and elements 11 and 12 located in the third digit of the adder, which compare the values of the bit carry C and Seli in the case of half sum H s 1.

Ниже приведены все логические функции , реализуемые блоками одного разр «Below are all the logical functions implemented by blocks of one bit "

да сумматора с весовым коэффициентом,yes an adder with a weighting factor

,, ,,

PNOK7 - V-G,,,G,.,-vV,,,,,-. PNOK7 - V-G ,,, G,., - vV ,,,, -.

- S,.--a,,..,,C,4 - S, .-- a ,, .. ,, C, 4

4SS4SS

элемент И 11 - element and 11 -

сумматор 1О по модулю два C-,VCa .элемент И 12 Н,, ( Сд)-- (сбой).adder 1O modulo two C-, VCa. element And 12 N ,, (Cd) - (failure).

Таким образом, сумматор с функциогнальной зависимостью от (переноса и с контролем по четности позвол ет сократить объем контрольного оборудовани  за счет-. того, что, во-первьгх, при предсказании четности результата в качестве первого . уровн  четности разр дных ПереносовThus, an adder with functional dependence on (transfer and even parity) reduces the amount of control equipment due to the fact that, in predicting the result parity as the first level of evenness of bit transfers,

PC, (где (. Cj) используютс  выходы сумматоров 1О по модулю два в разр дах с нечетными номерами (весовые значени  которых равны 2 и 2 ), во-вторых, функцию сумматора по моду-PC, (where (. Cj) are used the outputs of adders 1O modulo two in bits with odd numbers (the weight values of which are 2 and 2), secondly, the function of the adder modulo

лю два может также выполн ть элемент И 12. .Any two can also perform the element 12.

Выход второго сумматора по модулю два - у где ч-q с другой стороныOutput of the second adder modulo two - where h is q on the other hand

30thirty

И,-а,т.-,ё... , происходит значительна  экономи  контрольного оборудовани .And, -a, t .-, ё ..., there is a significant saving of control equipment.

3535

Claims (2)

Формула изобретени Invention Formula Сумматор с функциональной зависи-Adder with functional мсютью сумм от переносов и с контролем по четности,;-содержащий блок формировани  четности результата, блок предсказани  четности, блок сравнени  и в каждом разр де сумматора блок формировани  по-mtsyutyu sums from carries and with parity,; - containing a parity generating unit of the result, a parity prediction block, a comparison block, and in each discharge of the adder a shaping unit разр дной суммы с функциональной зависимостью , блок формировани  параллельного переноса, первый и второй элементы И, сумматор по модулю два и блок генерации и транзита переносов, причем выходы блока формировани  поразр дной суммы с функциональной зависимостью всех разр дов соединены с соответствующим входом блока формировани  четности результата, выход которого соединен сa bit amount with a functional dependency, a block of forming a parallel transfer, the first and second elements are And, a modulo two adder and a block of generating and transit of transfers, and the outputs of the block of forming a bit sum with the functional dependency of all bits are connected to the corresponding input of the result parity shaping unit whose output is connected to первым входом, блока сравнени , выход блока сравнени   вл етс  первым выходом , устройства, второй вход блока сравнени  соединен с выходом блока предска. зани  четности, первый и второй входы ,the first input of the comparison unit, the output of the comparison unit is the first output of the device, the second input of the comparison unit is connected to the output of the pre-jump unit. occupy parity, first and second inputs, которого  вл ютс  первым и вторым вх;о- дом устройства, первый, второй и третий выходы блока генерации и транзита nepeносивкаждого разр да соединены соответственно с первым, вторым и третьим входами блока формировани  .поразр дной суммы с функциональной зависимостью, четвертый и п тый вкоды которого  вл ютс  входами устройства, выход блока формировани  параллельного переноса каж дого разр да соединен с шестым входом блока формировани  поразр дной суммы с функциональной зависимостью данного разр да, с седьмым входом блока формировани  поразр дной суммы с функцио- нальной зависимостью последующего разjpflflai , С первым BkoflbMcyMMart pa по модулю два данного разр да и со вторым входом сумматора по модулю два последующего разр да, выход которого соединен с первым входом соответствующего первого элемента И данного разр да, выход второго элемента И соединен со вторым входом первого элемента И данного разр да, выходы первых элементов И каждого разр да образуют группу вых( дов сумматора, выход блока формировани  параллельного переноса старшего разр да  вл етс  вторым выходом сумма, тора, отличающийс  тем, что, с целью сокращени  контрольного оборудовани , выходы сумматоров по модулю два нечетных разр дов соединены со входами блока предсказани  четности, второй и третий выходы блока генерации и транзита переносов соединены с пер- вым и вторым входами второго элементаwhich are the first and second inlets; the device's path, the first, second and third outputs of the generation and transit block of transit discharge are connected to the first, second and third inputs of the block of formation of a bit amount with functional dependency, respectively; fourth and fifth, which are the inputs of the device, the output of the block of formation of parallel transfer of each bit is connected to the sixth input of the block of formation of bitwise sum with the functional dependence of this bit, to the seventh input of the block of formation bitwise sum with the functional dependence of the subsequent jpflflai, With the first BkoflbMcyMMart pa modulo two given bits and with the second input of the modulo two subsequent bits, the output of which is connected to the first input of the corresponding first element And of this bit, the output of the second element And it is connected to the second input of the first element AND of the given bit, the outputs of the first elements AND of each bit form a group of outputs (adder terminals, the output of the high-order parallel transfer unit is the second output ma, torus, characterized in that in order to reduce the control equipment, the outputs of the adders modulo two odd bits are connected to the inputs of the parity prediction block, second and third outputs and generating transit transfer unit connected to per- vym and second inputs of the second element И.AND. Источники информации, прин тые во внимание при экспертизеSources of information taken into account in the examination 1,Селлерс Ф. Методы обнаружени  ошибок в работе ЭЦВМ. М., Мир, 1972, с. 127-130.1, Sellers F. Methods for detecting errors in the operation of digital computers. M., Mir, 1972, p. 127-130. 2.Авторское свидетельство СССР .№ 474804, кл. С  06 F 7/385, 19792. Authors certificate of the USSR .№ 474804, cl. C 06 F 7/385, 1979 (йрототип)..(irotype) ..