SU900458A1 - Регистр - Google Patents

Description

1

Изобретение относитс  к импульсной технике и может быть использовано при построении .кольцевых счетчиков .

Известен регистр, содержащий элементы пам ти, входы которых через логические элементы соединены с входами установки регистра tl.

Недостатком этого регистра  вл етс  относительно больша  сложность и сравнительно низкое быстродействие.

Известен также регистр, содержащий блок элементов пам ти, дешифратор , элемент совпадени  и триггер, тактовый вход которого соединен-с первым входом элемента совпадени , входом синхронизации блока элементов пам ти и шиной синхронизации, выходы блока элементов пам ти соедине8ы с входами дешифратора, пр мой выход которого соединен с информационным входом триггера 2.

Недостатком этого устройства  вл етс  ограниченность его функциональных возможностей.

Це.пью изобретени   вл етс  расти- рение функциональных возможностей регистра.

Поставленна  цель достигаетс  тем, что в регистре, содержащем блок элементов пам ти, дешифратор, эле10 мент совпадени  и триггер, тактовый вход которого соединен с первым входом элемента совпадени , входом синхронизации блока элементов пам ти и ашной синхронизации, выходы блока

15 элементов пам ти соединены с входами дешифратора, пр мой выход которого соединен с информационным входом триггера, второй вход и выход элемента совпадени  соединены соответЖ ственно с инверсным выходом дешифратора и входом установки триггера, выход которого соединен с входом установки блока элементов пам ти.

3900

На чертеже показана структурна  схема регистра.

Регистр содержит блок 1 элементов пам ти, депшфратор 2, элемент 3 совпадени  и триггер 4, тактовый вход которого соединен с первым входом элемента 3 совпадени , входом синхронизации блока 1 элементов пам ти и шиной 5 синхронизации, выходы блока элементов пам ти соединены с входами дешифратора 2, пр мой ВЫХОД которого соединен с информационным входом триггера 4, второй вход и выход, элемента 3 совпадени  соединены соответственно с инверсным выходом дешифратора 2 и входом установки триггера 4, выход которого соединен с входом установки блока } элементов пам ти.

Регистр работает следующим образом .

Сигнал разрешени  проведени  установки с выхода дешифратора 2, формируемый по заднему фронту синхросигнала , запрещает прохождение синхросигнала через элемент 3 совпадени  на вход установки триггера 4 и задерживаетс  последним на один период импульсов опорной частоты, подаваемьг на шину 5. По окончании сигнала разрешени  с выхода дешифратора 2 на срход элемента 3 совпадени  вновь подаютс  сигналы установки триггера 4. Первым сигналом осуществл етс  установка триггера 4 в нулевое состо ние и тем самым укорачиваетс  импульс, подаваемый с триггера 4 на блок элементов пам ти, который производит

установку блока элементов пам ти во врем  пауз между синхросигналами, что позвол ет исключить потери синхросигналов .

Данное устройство обеспечивает расширение возможностей его эксплуатации с элементами, срабатывающими по различным входным сигналам.

Claims (2)

1.Персивал Грей. Функциональные логические интегральнь1е схемы. Электроника , 1972, № 6.

2.Morris R.L. and Miller I.R. Designing with TTL . Integrated circuit Texas Instruments Incorporated, 1974