SU1012196A1 - Цифрова след ща система - Google Patents

Abstract

1. СЛЕДЯЩАЯ СИСТЕМА, содержаща  первый триггер, реверсивный счетчик и последовательно соединенные генератор и й1ульсов и делитель частоты, о т л и ч а ю щ а   с   тем, что, с целью повышени  быстродейI сгви  и пс 1ехоза11ппценирсти, в нее введены первый элемент И, формирователь импульсов, второй триггер и последовательно соединенные коммутатор кодов и арифметическое устройство, выход которого подключён к второму входу делител  чао тоты, второй вход - к выюду второго триггера и к управл ющему входу коммутатсфа кодов, ииформационные входы которого соединены с соответствующими разр дными выходами реверсивного счетчика , причем выход генератора импульсов через формирователь импульсов и реверсивный счетчик подключен к первому входу второго триггера, второй выход формировател  импульсов через первый элемент И в пе{шый трштер -« к второму и третьему входам реверсивного счетчика, а третий выход - к третьему входу арифметического устройства, первый вход сио темы соединен с вторым входом элемента И, выход которого подключен к выходу системы, второй вход системы - с вторыми входами первого и второго триггеров, с четвертым входом реверсивного счетчика, с вторым входом формировател  импульсов и с третьим вкош л делител  частоты, а третий вход системы - с третьим входом формировател  . импульсов, четвертый вход которого подключен к заыходу делител  частоты.. 2.Система по п. 1, о т л и ч а ю - щ а   с   тем, что формирователь импульсов содержит второй И, первый вход которого соединен с первым входом формировател  импульсов, а выходс первым выходом формировател  импутшсов и через первый счетчик импульсов и (О третий триггер - со вторым входом второго элемента И, причем второй, третий и четвертый входы формировател  импульсов подключены соответственно к втоi рому и третьему входам первого счетчика .импульсов и к второму входу третьего триггера, а второй и третий выходы к вь1ходу третьего триггера и к выходу первохч) счетчика импульсов. 3.Система по п. 1, о т л и ч а ю « , Ю щ а   с   тем, что делитель частоты содержит последовательно соединенные тре тий элемент И, второй счетчрк импульсов О) И четвертый элемент И, выход которохх) подключен к выходу делител  частоты и через п тый элемент И - ко BTOpCKviy вхо ду второго счетчика импульсов, причем первый, второй и третий входы делител  частоты соединены соответственно с вторым входом п того элемента И, с пер- . вым V. вторым входами третьего элемеи. та И.

Description

Изобретение относигс  к автоматике и может быть использовано в геоакустике дл  автоматического выделени  геофи зических сигналов, отраженных от дна м рей и океана. Известна цифрова  след ща  система, содержаща  генератор подключенный чере преобразователь временной интервал код, преобразователь код - напр жение усилитель, исполнительный орган и объект к фазовращателю; формирователь им пульсов начальной установки, соединенны через триггер и элемент И с входом сче чика, и формирователь фазовых импульсо подключенный через схему сравнени  ко второму входу преобразовател  време ной интервал - код l. Недостатком известной системы  вл етс  низкое быстродействие, так как оно содержит механические узлы. Наиболее близкой к изобретению по технической сущеости  вл етс  цифрова  след ща  система, содержаща  триггер, реверсивный счетчик и последовательно соединечаные генератор импульсов и делитель частоты 2J. Недостатками этой системы  вл ют с  относительно низкие быстродействие И помехозащищенюсть, так как за один период входного сигнала импульсы на выходе делител  смещаютс  во времени на один период следовани  импульсов на выходе генератора и отсутствует време ное стробирование входного сигнала Цель изобретени  - повыщение быстродействи  и помехозащищенности. Указанна  цель достигаетс  тем, что в цифровую след щую систему введены первый элемент И, формирователь импульсов, второй триггер и госледочвательно соединенные коммутатор-кодов и арифметическое устройство, вЫход которого подключен к второму входу делител  частоты, второй вход - к выходу второго триггера и к управл ющему вхо ду к ймутатора кодов, информационные входы которого соединены с соответствующими разр дными выходами реверсивног счетчика, причем выход генератора импульсов через формирователь импульсов и реверсивный счетчик подключен к первому входу второго триггера, второй выход формировател  импульсов через первый элемент И и первый триггер - к вто рому Та третьему входам реверсивного счетчика, а третий выход - к третьему входу ари4метического устройства, первы вход системы соединен с вторым входом первого элемента И, выход которого подключен к выходу системы, второй вход системы - с вторыми входами первого и второго триггеров, с четвертым входом реверсивного счетчика, с вторым вводом формировател  импульсов и с третьим входом делител  частоты, а третий вход системы - с третьим входом формировател  импульсов, четвертый вход которого подключен к выходу делител  частоты. Кроме того, формирователь импульсов сх держит второй элемент И, первый вход которого соединен с первым входом формировател  импульсов, а выход - с первым выходе формировател  импульсов в через первый счетчик импульсов и третий триггер - с вторым входом второго элемента И, причем второй, третий и четвертый входы формировател  импупьсх в юдключены соответственно к второму И третьему входам первого счетчика импульсов и ко второму входу третьего триггера, а второй и третий выходы к выходу третьего триггера и к выходу первого счетчика импульсов. Делитель частоты содержит последо ВАтельно соединенные третий элемент И, второй счетчик импульсов и четвертый элемент И, выход которого подключен к выходу делител  частоты и через п тый элемент И - к второму втоду второго счетчика импульсов, причем первый, второй и третий входы делител  частоты соединены соответственно с вторым входом п того элемента И, с первым и вторым входами третьего элемента И. На фиг. 1 приведена блок-схема цифровой след щей системы; на фиг. 2 временные диаграммы сигналов на выходах функциональных элементов. Схема содержит первый триггер 1, реверсивный счетчик 2, коммутатор кодов 3, арифметическое устройство 4, делитель частоты 5, генератор импульсов 6, формирователь импульсов 7, второй триггер 8, первый элемент И 9, первый счетчик импульсов 10, третий триггер 11, второй элемент И 12, второй счетчик импульсов 13, четвертый, и третий элементы И 14,15 и 16, первый, второй и третий входы системы 17,18 и 19, выход системы 2О, Работа системы происходит следующим образсж. Ошрный и:v пyльc с входа 18 устаНаапивае г в состо ние О реверсивный счетчик (PC) 2 и триггер 8, в состо ние триггер 1, записывает начальный код N с входа 19 в счетчик 1О ф ывровател  импульсов (ФИ) 7 и переписывает содержимое арифметического устройства (АУ) 4 через элемент И 16 в счетчик 13 делител  частоты (ДЧ) 5, Элемент И 15 открываетс , так как элемент И 14, выполн ющий фушсгшю ратора.кода ....О, вырабатывает разрешающий потенциал шЬспе записи со- . дёржимогх) АУ 4 в счетчик 13. Импупысы , поступающие с выхода генератора 6, проход т через элемент И 15 и уменьшают содержимое вычитаюшего счетчика 13. В М(ент р енства содержимого счетчика 13 коду ОО....О срабатывает элемент И 14, выходна  команда которо го закрывает элемент И 15, остатавлЕь ва  ДЧ 5. По заднему фронту импульса /с выхода элемента И 14 устанавливаетс  в состо ние триггер 11 «Ш 7, разреша  прохождение импульсов генератора 6 через элемент И 12 на вход счетчика 1О и на счетный вход PC 2. Потенциал с выхода триггера 11 откралвает элемент И 9, Так как триггер 1 в состо нии 1переключает PC 2 в режим Сложение, то реверсивный счетчик 2 производит подсчет импульсов, посту- паюших с выхода элемента И 12, одновременно со счетчиком Ю. Импульс переполнени  счетчика 1О устанавливает триггер 11 в состо ние О, который закрывает элементы И 12 и 9, щрекра- ша  формирование пачки, содержащей четное число импульсов. Если во врем  фо1 л НрЬвани  пачки импульсов (элемент И 9 открыт) на вхо де 1 7 отсутствуетВХОДНОЙ сигнал, то триггер 1 остаетс  в сзосто нии , вс . импульсы пачки PC 2 подсчитывает в ренййме Сложение, триггер 8 включает АУ4 в режим Слежение и разрешает щюхождение через коммутатьр кодов (КК)3 на АУ4 содержимого РС2 в npsi мом коде с од{ювремен1а 1м делением на 2 (сдвиг содержимого PC2 на один разр д в сторону младших разр дов). Импульс переполнени  счетчика 10 прибавл ет содержимое PC 2 к содержимом АУ4, увеличива  врем  задержки до шчала формировани  пачки импульсов в следующем цикле. Если во врем  формировани  пачки импульсов на входе 17 по вл етс  вход ной сигнал, то он проходит через элемеет И 9 на выход системы 20 и устанавливает триггер 1 в состо ние О, переключа  PC 2 в режшл Вычитание, т.е. РС2 часть времени работает на Сложение, а часть - на Вычитание. При этом возможны три случа : РС2

1О12196 оловину длительности пачки импульсов аботает на Сложение, половину - на Вычитание; большую часть времени длительности пачки РС2 работает на Сложение, меньшую - на Вычитание; меньшую часть времени де тельности пачки РС2 работает на Сложение, большую - На вычитание . В первом случае числа импульсов, прошедшие на Сложение и на Вычетание , равны (число импульсов в пачке четное). Суммарный код РС2 после окончани  пачки будет 00....О. Следовательно , по импульсу переполнени  сче чика 1О содержимое АУ4 не измен тс  (фиг. 2а) и врем  задержки до начала формировани  пачки импульсов в спеау ющем цикле останетс  прежним. Во втором случае число импульсов, прошедшее на сложение в РС2, равно (фаг. 26) NC VXI-P, где И число импульсов, приход щеес  на половину длительности па ки; Р - смещение входного сигнала на входе 17 от середины пачки импульсов. Тогда число импульсов, прошедЬее на |вычитание в РС2, будет равно , а счетчик 2 зафиксирует разностный код, обусловленный сдвигом по фазе сигнала на клемме 17 относительно середины пачки, равный Нр и1-р-и р-ар, т.е. сигнал ошибки, зафиксированный РС2, равен удвоен1юй величине cMeice- ни  входного сигнала относительно середины пачки импульсов Выходной код РС2 делитс  на 2 сдвшгом содержимого РС2 на один разр д в сторону мдадшизс разр дов на входе ККЗ. Так как Триггер 8 не изменил своего состо ни , то- через ККЗ на вход АУ4 поступает пр мой код, равный величине сигнала ошибки Р, который по импульсу переполнени  счет чика 1О складываетс  с содержимым АУ4. Следовательно, в следук цем овкле врем  задержки до начала формировавн  пачки импульсов увеличитс  ва Р перв одов следовани  импульсов на выходе ге нератора 6. В результате чего сигнал ва входе 17 совпадает с середивьй пачкв импульсов (фиг. 2а). 10 Ё третьем cyijraae число импульсов, прошедшее ва сложение в РС2, равш) (фиг. 2в) Nc Vt4, где f сдвиг по фазе сигнала йа KOSSMме 17 отиосительно середины пачки, число импульсов, прошедшее ва выч гание в РС2, будет , т.. сшйал ошибки, аафиксврова ный РС2, равеш ( При 9Т ом i-триггер 8 устававливаетсЗШ в состо виё 1, переключает АУ4 в режим Вычитание и разрешает прс сожпевие об тного кода; равного величине сигнала « аибйи tV через ККЗ на вход АУ4. Ик 96 путхьс переполнени  счетчика Ю вычитавт код ошибки из содержимого АУ4. В следующем шосле врем  задержки до на чала формировани  гачки импульсов уменьшитс  на величину J , в результа те чего сигнал на входе 17 совпадает с серединой пачки импульсов. При отсутствии сигнала на входе 17 во врем  формировани  пачки импуттьсов система переходит в резким Поиск , так как содержимое АУ4 от цикла к киклу вепрерывно увеличиваетс , следовательно , непрерывно увеличиваетс  врем  задержки  о начала формировани  оч. редшй пачки импульсов. Высокое быстродействие системы при вхсшдении в синхронизм, а также повы шенна  помехоустойчивость позвол ет достичь определенный технико-экономический эффект в случае ее применени .

K/ien a Id I

Claims (3)

1. ЦИФРОВАЯ СЛЕДЯЩАЯ СИСТЕМА, содержащая первый триггер, реверсивный счетчик и последовательно соединенные генератор импульсов и делитель частоты, о т л и ч а ю щ а яс я тем, что, с целью повышения быстродей- ! ствия и помехозащищенности, в нее вве девы первый элемент И, формирователь импульсов, второй триггер и последовательно соединенные коммутатор кодов и арифметическое устройство, выход которого подключен к второму входу делителя частоты, второй вход - к выходу второго триггера и к управляющему входу коммутатора кодов, информационные входы которого соединены с соответствующими разрядными выходами реверсивного счетчика, причем выход генератора импульсов через формирователь импульсов и реверсивный счетчик подключен к первому входу второго триггера, второй выход формирователя импульсов через первый элемент И и первый триггер - к второму и третьему входам реверсивного счетчика, а третий выход - к третьему входу арифметического устройства, первый вход системы соединен с вторым входом первого элемента И, выход которого подключен к выходу системы, второй вход системы — с вторыми входами первого и второго триггеров, с четвертым входом реверсивного счетчика, с вторым входом формирователя импульсов и с третьим входом делителя частоты, а третий вход системы - с третьим входом формирователя . импульсов, четвертый вход которого подключен к выходу делителя частоты,.

2. Система по π. 1, о т л и чающаяся тем, что формирователь импульсов содержит второй элемент И, пер вый вход которого соединен с первым входом формирователя импульоов, а выходс первым выходом формирователя импульсов и через первый счетчик импульсов и третий триггер - со вторым входом второго элемента И, причем второй, третий и четвертый входы формирователя импульсов подключены соответственно к второму и третьему входам первого счетчика .импульсов и к второму входу третьего триггера, а второй и третий выходы к выходу третьего триггера и к выходу первого счетчика импульсов.

3. Система по π. 1, о т л и ч а ю — . щ а я с я тем, что делитель частоты содержит последовательно соединенные третий элемент И, второй счетчик импульсов И четвертый элемент И, выход которого подключен к выходу делителя частоты и через пятый элемент И - ко вторсилу входу второго счетчика импульсов, причем первый, второй и третий входы делителя частоты соединены соответственно с вторым входом пятого элемента И, с пер- . вым и вторым входами третьего элемен -* та И.

1012196 А

1 1012196 2