SU748413A1 - Микропрограммное устройство управлени - Google Patents
Микропрограммное устройство управлени Download PDFInfo
- Publication number
- SU748413A1 SU748413A1 SU782640029A SU2640029A SU748413A1 SU 748413 A1 SU748413 A1 SU 748413A1 SU 782640029 A SU782640029 A SU 782640029A SU 2640029 A SU2640029 A SU 2640029A SU 748413 A1 SU748413 A1 SU 748413A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- elements
- switch
- outputs
- Prior art date
Links
Landscapes
- Stored Programmes (AREA)
Description
1
Изобретение относитс к вычислительной технике, в частности к устройствам управлени ЭВМ.
Известно г шкропрограммное устрой- j ство управлени , содержащее два запо .минающих блока, регистры адресов, .элементы Ир.}.
Недостатком .указанного .устройства вл етс сложность.10
Наиболее близким к предлагаемому . устройству по технической сущности вл етс микропрограммное устройство управ гени , содержащее триггер, элементы И, коммутатор,первнй и fs второй выходы которого подключены .ко входам первой и второй групп элементов , кажда из которых состоит из последовательно соединенных регистра ресов и запоминающего .блока, 20 подключенного входом через элемент И к соответствующему входу устройства , причем выход первого запоминающего блок подключен к нулевому входу триггера,- а выход второго запоми- 25 наввдего блока - к единичному входу триггера, единичный выход, которого подключен ко второму входу первого элемента и, а нулевой выход - ко вто .рому входу элемента И И . . 30
Недостаток данного устройства сложность , обусловленна наличием в схеме двух коммутаторов, работающих поочередно, а также необходимостью расширени входов регистров адресов дл обеспечени записи информации с любого из двух коммутаторов.
Цель изобретени - упрощение устройства . .
Это достигаетс тем, что микропрограммное устройство управлени , содержащее коммутатор, первый и второй выходы которого соединены соответственно со входами первого и второго регистра адреса, выходы которых соединены с первыми входами первого и второго блока пам ти соответственно , вторые входы которых соединены соответственно с выходами первого и второго элементов И, первый вход первого элемента И вл етс первым входом устройства, второй вход соединен с единичным выходом триггера, первый вход второго элемента И вл етс вторым входом устройства, а второй вход соединен с нулевым выходом триггера, нулевой вход которо .го соединен с первым выходом перво го блока пам ти, а единичный входпервым выходом второго блока пам и , содержит первые и вторые элемены НЕ и ИЛИ, группу элементов ИЛИ, ричем первый и второй входы элеменов ИЛИ группы соединены соответстенно со вторыми выходами первого и торого блока пам ти, первый выход первого блока пам ти соединен через первый элемент НЕ со входом первого элемента ИЛИ и с первым входом второго элемента ИЛИ, второй вход которого соединен через второй элемент НЕ с первым выходам второго блока пам ти и со вторым входом первого элемента ИЛИ, выход которого соединен с первым входом коммутатора, выход втоfioro элемента ИЛИ соединен со вторым входом коммутатора, выход элементов ИЛИ группы соединен с третьим входом коммутатора.
В устройстве используют только один коммутатор, который работает в каждом такте работы устройства и обеспечивает запись информации с выходов блока пам ти в нужный регистр адреса (т.е. в тот, с которого она должна считыватьс в следующем такте ) . .
На чертеже. Представлена блок-схема микропрограммного устройства управлени . . .
Микропрограммное устройство управлени содержит регистры 1 и 2, элементы И 3 и 4, блоки 5 и 6 пам ти, элементы НЕ 7 и. 8, группу элементов ИЛИ 9,триггер 10,элементы ИЛИ 11 и 12, коммутатор 13. Символами14 и 15 обозначёны входы тактовых импульсов, 16 и 17 - первые, 18 и 19 - вторые выходы блоковпам ти.
Триггер 10 управл ет работой устройства . Если он находитс в единичном (нулевом) состо нии, то открыт элемент ИЗ (4) и разрешаетс считывание тактовымимпульсом по входу 14 (15) с блока 5 (6) пам ти. Труппа элементов ИЛИ 9 образует цепь-передачи информации (адреса микрокоманды)
с выходов блоков пам ти 5 и 6 на третий вход коммутатора 13.
/Элементы НЕ.7 и В и элементы ИЛИ 12 образуют цепн управлени работой коммутатора 13 по первому ивторому входам. При наличии управл ющего сигнала на первом (втором )в.ходе коммутатора 13 адрес следующей микрокоманды с выхода 18 (19) блока1пам ти 5 (6) записываетс через элементы ИЛИ 9 и коммутатор 1з в регистр 1(2).
Устройство работает следующим образом .
В .исходном состо нии триггер 10 находитс в единичном (нулевом) СОСТОЯНИИ , а адрес считываемой микроком нды находитс в регистре.1 (2) Так как-элемент И 3 (4)открыт, то тактовый импульс, поступающий со .входа устройства 14 (15) через элемент ИЗ (4) разрешает считывание микрокоманды с блока пам ти 5 (6).
Далее работа устройства может осуществл тьс в двух режимах. В первом режиме происходит попеременное считывание микрокоманд с блоков пам ти. Во втором режиме осуществл етс считывание микрокоманд в двух и более тактах с одного и того же блока пам ±и .
В первом режиме с первого выхода 16 .(17) блока пам ти 5 (6) считываетс каждый раз единичный сигнал, который поступает на нулевой (единичный ) вход триггера 10 и одновременно через элемент ИЛИ 12 (11) на второй (первый) вход коммутатора 13. Триггер 10 устанавливаетс в нулевое (единичное) состо ние, в котором открытый элемент И (3) 4. Одновременно со второго выхода 18 (19) блока пам ти 5 (6) считываетс адрес следующей микрокоманды, который через элементы ИЛИ 9. поступает на третий вход коммутатора 13 и далее по срабатыванию коммутатора 13 с его второго (первого) выхода записываетс в регистр 2.(1).
По следующему тактовому импульсу работа устройства осуществл етс аналогично описанному выше.
Во втором режиме сигнал на выходе 16 (17) блока 5 (6) пам ти отсутствует . Поэтому триггер 10 не измен ет своего состо ни и элемент И 3 (4)- ос5таетс открытым. Одновременно единичный сигнал с хода элемента НЕ 7 (8) через элемент ИЛИ 11 (12) поступает на первый (второй) вход коммутатора 13, предопредел тем самым запись адреса следующей микрокоманды с выхода 18 (19) блока 5 (6) пам ти через элементы ИЛИ 9 и коммутатор на .регистр 1 (2). Если после этого необходимо вновь реализовать второй режим, то устройство функционирует аналогично описанному .
Введение в устройство дополнительно двух элементов НЕ и ИЛИ и группы элементов ИЛИ, а также описанных св зей позвол ет существенно упростить устройство за счет использовани одного коммутатора, что дает возможность строить более экономичные микропрограммные устройства управлени . .
Claims (2)
- Формула изобретениМикропрограммное устройство управлени , содержащее коммутатор, первый и второй выходы которого соединены соответственно со вхрдами первого и второго регистра адреса, выходы которых соединены с первыми входами первого и второго блока па.м ти соответственно., вторые входыкоторых соединены соответственно с выходами первого и второго элементов И, первый вход первого элемента И вл етс первым входом устройства, второй вход соединен с единичным выходом триггера, первый вход,второ .,го элемента И вл етс вторым входом устройства, а второй вход соединен с нулевым выходом триггера, нулевой вход которого соединен с первым выходом первого блока пай ти, а единичный вход - с первым выходом второго блока пам ти, отличающеес тем, что, с целью ynpoj щени устройства, оно содержит первые и вторые элементы НЕ и ИЛИ, группу элементов ИЛИ, причем первый и второй входы элементов ИЛИ группы соединены соответственно со вторыми выходами первого и второго блока пам ти, первый выход первого ..блока пам ти соединен через первый элемент НЕ с первым входом первого элемента ИЛИ и с первым входом второго элемента, ИЛИ, второй вход которого , соединен через второй элемент НЕ с первым выходом второго блока пам ти и со вторым входом первого элемента ИЛИ, выход которого соединен с первым входом коммутатора выход второго элемента ИЛИ соединен со вторым входом коммутатора, выход0 элементов ИЛИ группы соединен с третьим входом коммутатора.Источники информации, прин тые во внимание при экспертизе1, Авторское свидетельство СССР № 451080, кл, G 06 F 9/12, 1974.
- 2. Авторское-свидетельство СССР по за вке № 2479592/24, 26.04.77 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782640029A SU748413A1 (ru) | 1978-07-03 | 1978-07-03 | Микропрограммное устройство управлени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782640029A SU748413A1 (ru) | 1978-07-03 | 1978-07-03 | Микропрограммное устройство управлени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU748413A1 true SU748413A1 (ru) | 1980-07-15 |
Family
ID=20775040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782640029A SU748413A1 (ru) | 1978-07-03 | 1978-07-03 | Микропрограммное устройство управлени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU748413A1 (ru) |
-
1978
- 1978-07-03 SU SU782640029A patent/SU748413A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU748413A1 (ru) | Микропрограммное устройство управлени | |
SU968804A1 (ru) | Устройство дл определени экстремальных чисел | |
SU970366A1 (ru) | Микропрограммное устройство управлени | |
SU1034188A1 (ru) | Пороговый элемент (его варианты) | |
SU494745A1 (ru) | Устройство дл синтеза многотактной схемы | |
SU830437A1 (ru) | Устройство дл регистрациииНфОРМАции | |
SU1325559A1 (ru) | Накопитель дл доменной пам ти | |
SU424196A1 (ru) | Устройство для считывания и контроля информации с перфокарт | |
SU1283858A1 (ru) | Устройство дл контрол блоков пам ти | |
SU1478193A1 (ru) | Перепрограммируемое устройство дл микропрограммного управлени | |
SU955056A1 (ru) | Микропрограммное устройство управлени | |
SU576588A1 (ru) | Устройство дл цифровой магнитной записи | |
SU686027A1 (ru) | Устройство дл определени экстремальных чисел | |
SU763898A1 (ru) | Микропрограммное устройство управлени | |
SU830377A1 (ru) | Устройство дл определени кодаМАКСиМАльНОгО чиСлА | |
SU851771A1 (ru) | Генератор кодовых слов | |
SU864275A1 (ru) | Устройство дл ввода информации | |
SU847313A1 (ru) | Устройство дл ввода информации | |
SU710054A1 (ru) | Устройство дл распознавани двоичных знаков | |
SU396704A1 (ru) | Устройство для выбора такта в системах управления светофорной сигнализацией | |
SU549798A1 (ru) | Устройство дл ввода информации | |
SU943747A1 (ru) | Устройство дл контрол цифровых интегральных схем | |
SU830568A2 (ru) | Устройство дл обмена информацией междуРЕгиСТРАМи | |
SU849301A1 (ru) | Запоминающее устройство | |
SU705450A1 (ru) | Микропрограммное устройство управлени |