SU1478193A1

SU1478193A1 - Перепрограммируемое устройство дл микропрограммного управлени

Info

Publication number: SU1478193A1
Application number: SU874223528A
Authority: SU
Inventors: Виталий Александрович Ященко; Владимир Александрович Шагун; Юрий Ефимович Рогальский
Original assignee: Институт кибернетики им.В.М.Глушкова
Priority date: 1987-03-04
Filing date: 1987-03-04
Publication date: 1989-05-07

Abstract

Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл управлени различными устройствами, в том числе и внешними устройствами вычислительных комплексов. Цель изобретени - расширение области применени за счет моделировани последовательности управл ющих сигналов в любом сочетании. Перепрограммируемое устройство дл микропрограммного управлени содержит регистры 1,2, дешифратор 4, N первых регистров 5, второй элемент И 6, генератор импульсов 7, N первых элементов И 8, элемент ИЛИ 9, блок 12 перепрограммируемой пам ти микрокоманд, N первых триггеров 13, первый 10 и второй 11 счетчики импульсов, триггер 3. Данное устройство позвол ет моделировать последовательность управл ющих сигналов в любом сочетании. 3 ил.

Description

.и

па

4

00

СО 00

Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл управлени различными устройствами, в том чис- ле и внешними устройствами вычислительных комплексов

Цель изобретени - расширение области применени за счет моделировани последовательности управл ющих сигналов в любом сочетании

На фиг„ 1 представлена структурна схема перепрограммируемого устройства дл микропрограммного управлени ; на фиг. 2 - пример управл ющей мик- ропрограммы и временна диаграмма управл ющих сигналов; на фиг. 3 - пример решени счетчика

Перепрограммируемое устройство дл микропрограммного управлени (фиг. 1) содержит второй 1 и третий 2 регистры, второй 3 триггер, дешифратор 4, п первых регистров 5, второй элемент И 6, генератор 7 импульсов , п первых элементов И 8, элемент ИЛИ 9, первый 10 и второй 11 счетчики импульсо-в, блок 12 перепрограммируемой пам ти микрокоманд, п первых триггеров 13, входные шины, входы разрешени -записи 14, разреше- ни чтени 15, информационный вход 16 второго регистра 1, вход 17 элемента И 6, информационный вход 18 третьего регистра 2, входы 19 ,,-19,4 разрешени г лиси, информационные входы 20,- -Ом первых регистров 5, выходы 21.2,23,- 23т первых триггеров 13 и выход 24 регистра 1„

На фиг о 1 прин ты следующие обозначени : Q - информационный выход, D - информационный вход, ЗП - вход разрешени записи, ЧТ - вход разрешени чтени , S - вход установки в единицу, R - вход установки в нуль, А - адресный вход, $ - разрешающий вход

Счетчик 10 задержки состоит из формировател 25 сигнала, высокочастотного генератора 26 тактовых сигналов и счетчика 27 (фиг„ 3).

Устройство работает следующим об- разомо

Предварительно в п первых регистров 5 последовательно по разрешающим сигналам 19,- 19П и по входам 20,- 20П записываютс начальные адреса (уменьшенные на 1) микропрограмм, соответствующих командам управлени внешним устройствомо Микропрограммы

прошиваютс в блоке перепрограммируемой пам ти микрокоманд На вход 14 подаетс сигнал, разрешающий запись во второй регистр 1 адреса управл емого устройства по входу 16, и код выполн емой команды в третий регист 2 по входу 180 Код команды дешифруетс в дешифраторе 4 и разрешающий сигнал с выхода дешифратора 4 поступает на один из п первых элементов И, через которую начальный адрес минус один последовательности микрокоманд (предварительно записанный в один из первых регистров 5) проходит на вход второго счетчика 11 импульсов и по сигналу с выхода элемета ИЛИ 9 записываетс во второй счетчик 11 импульсов.

По сигналу 15 разрешени чтени адрес управл емого устройства подаетс по выходу 24 в канал св зи с управл емыми устройствами. Устройство с указанным адресом отвечает о готовности (сигнал 17) приема управл ющих сигналов 21 - 23гпс выходов триггеров 13 или серии данных 24 с выхода регистра 1„ По второму входу второго элемента И 6 запускает генератор 7 тактовых импульсов„ Тактовые импульсы поступают на инкр ментный вход второго счетчика 11 импульсов и через первый счетчик 10 задержки на вход разрешени чтени блока 12 перепрограммируемой пам ти о

При поступлении сигнала на вход D счетчика 10 импульсов запускаетс высокочастотный генератор 26, счетчик 27 отсчитьюает серию импульсов и с выхода счетчика сигнал снимаетс на вход формировател 25, формируетс и останавливает генератор 26 тактовых сигналов и сбрасывает счетчик 27 в исходное (нулевое) состо ние С выхода блока 12 перепрограммируемой пам ти микрокоманды поступают на входы первых триггеров 13 и формируют последовательность управл ющих сигналов (фиг 2), которые передаютс в канал св зи с управл ющим устройством Последн микрокоманда выполн емой команды управлени сигналами га + 2 и m + 3 сбрасывает второй триггер 3 и останавливает генератор 7 импульсов При поступлении сигнала m + 3 на вход генератора 7 импульсов последний останавливаетс , на вход D первого счетчика 10 импульсов сигнал не поступает и он устанавливаетс в исходное состо ние„

Claims

Формула изобретени

Перепрограммируемое устройство дл микропрограммного управлени , содержащее генератор импульсов, соединен- ньш с входом первого счетчика импульсов , второй счетчик импульсов, выход которого подключен к адресному входу блока перепрограммируемой пам ти, п первых элементов И, п первых ре- гистров и второй элемент { отличающеес тем, что, с целью расширени области применени , в него введены дешифратор, элемент ИЛИ, п первых триггеров, второй триг гер, второй и третий регистры, причем выход третьего регистра соединен с входом дешифратора, разр дные выходы которого соединены с разрешающими входами соответствующих п пер- вых элементов И и с соответствующими входами элемента ИЛИ, выход которого соединен с входом разрешени записи второго счетчика импульсов, а информационный вход соединен с выходами группы первых элементов И, выходы п первых регистров соединены с информационными входами п первых элементов И, выход генератора импульсов соединен с инкреметным входом второго счетчика импульсов, выход первого счетчика импульсов соединен с входом разрешени чтени блока перепрограммируемой пам ти, выход которого соединен с входами установки в 1 и с входами установки в О п первых триггеров, выход блока перепрограммируемой пам ти соединен с входом разрешени чтени второго регистра , с входом установки в О второго триггера и с первым входом генератора импульсов, входы разрешени записи второго и третьего регистров соединены между собой и с входом

установки в 1 второго триггера, выход которого соединен с первым входом второго элемента И, выход которого соединен с вторым входом генератора импульсов, выход второго регистра, второй вход второго элемента И и входы п первых триггеров вл ютс выходными шинами устройства, а входы разрешени записи и чтени второго регистра, информационные входы п первых регистров, второго и третьего регистров, входы разрешени записи п первых регистров вл ютс входными шинами устройства.

mi п0 т+3

1микро

3 4 5

ь

7

В

9

10

1f

12

13

It

15

16

Фиг.З