SU613651A1 - Запоминающее устройство - Google Patents

Abstract

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее блоки пам ти, подключенные соответственно к блокам управлени , блок диагностики, первый и второй выходы которого соединены соответственно с входами первого блока пам ти и второго блока управлени , блок контрол , подключенньш к первому блоку пам ти, логическому блоку и блоку диагностики, дешифраторы, одни входы которых соединены с выходами первого блока пам ти, а выходы - с входами дополнительного блока управлени , подключенного к первому блоку управлени  и логическому блоку, отличающеес  тем, что, с целью упрощени  и повышени  эффективности емкости устройства, оно содержит элементы ИЛИ-НЕ, две группы элементов И-НЕ, триггеры и дополнительные дешифраторы, входы которых подключены к одним из выходов второго блока пам ти, а выходы — к входам блока диагностики, другие выходы второго блока пам ти соединены с первыми входами элементов И-НЕ, вторые входы которых подключены к выходу первого триггера, выходы элементов И-НЕ первой группы соединены с входами первого блока управлени , выходы элементов И-НЕ второй группы подключены к первым входам элементов ИЛИ-НЁ вторые входы которых соединены с выходами второго триггера, а выходы -. с другими входами дешифраторов, входы триггеров подключены соответственно к третьему и чет'вертому выходам блока диагностики и выходу допол- нительЬого блока управлени .S(ЛсCD00 Oiел

Description

Изобретение относитс  к запоминающим устройствам и может использовать с  в специализированных и универсальных вычислительных машинах и средствах автоматики. Известно запоминающее устройство содержащее блок пам ти микрокоманд, блок управлени , арифметико-логический блок, оперативный блок пам ти , блок сопр жени , блок контрол , блок диагностики. Это устройство позвол ет проводить диагностику оборудовани  выполнени  операций, однако имеет некоторые недостатки. Диагностические тесты хран тс  на внешнем носителе (магнитной ленте) и дл  выполнени  загружаютс  в начальную область опе ративной пам ти, поэтому дл  диагностики процессора и каналов необходима гарантированна  работоспособ ность одного из селекторных каналов и начальной области оперативной пам ти , что исключает возможность, автономной диагностики. Диагностические микропрограммы выполнени  те тов хран тс  в блоке пам ти микропрограмм вместе с микропрограммами выполнени  операций, это обусловливает одинаковую разр дность тех и других микрокоманд, в результате часть объема пам ти остаетс  неиспользованной . Наиболее близким техническим решением к изобретению  вл етс  запоми нающее устройство, содержащее блоки пам ти, подключенные соответственно к блокам управлени , блок диагности ки, первый и второй выходы которого соединены соответственно с входами первого блока пам -ги и второго блок управлени , блок контрол , подключенный к первому блоку пам ти, логическому блоку диагностики, дешифраторы , одни входы которых соединены с выходами первого блока пам ти, а выходы - с входами логического блока Известное запоминающее устройство имеет следующие особенности. В первом блоке пам ти хран тс  микропрограммы выполнени  операций и диагнос тические микропрограммы, во втором блоке пам ти - только диагностические микропрограммы. Микрокоманды 060 их блоков пам ти выбираютс  на один и тот же регистр микрокоманд; оба блока пам ти имеют общий адресный регистр, управл емый триггером первичной выборки, у микрокоманд обоих типов одинакова  разр дность. Таким образом, второй блок пам ти  вл етс  продолжением первого, хот  физически они разделены. Объем пам ти микрокоманд определ етс  количеством  чеек пам ти и зависит от длины (разр дности) слова и от количества слов. К недостаткам такого устройства, вызванным его особенност ми, следует отнести значительный объем пам ти микрокоманд и низкую эффективную емкость , а также большие затраты оборудовани  вследствие двойного управлени . Цель изобретени  - упрощение запоминающего устройства и увеличение его эффективной емкости. Это достигаетс  тем, что запоминающее устройство содержит элементы ИЛИ-НЕ, две группы элементов И-НЕ, триггеры и дополнительные дешифраторы , входы которых подключены к одним из выходов второго блока пам ти, а выходы - к входам блока диагностики. Другие выходы второго блока пам ти соединены с первыми входами элементов И-НЕ, вторые входы которых подключены к выходу первого триггера, выходы элементов И-НЕ первой группы с входами первого блока управлени . Выходы элементов И-НЕ второй группы подключены к первым входам элементов ИЛИ-НЕ, вторые входы которых соединены с выходом второго триггера, а выходы - с другими входами дешифраторов . Входы триггеров подключены соответственно к третьему и четвертым выходам блока диагностики и выходу третьего блока управлени . . На чертеже представлена структурна  схема запоминающего устройства. Запоминающее устройство содержит блок 1 пам ти, блок 2 управлени , дешифраторы 3, блок 4 управлени , логический блок 5, триггер 6, элементы ИЛИ-НЕ 7, блок 8 контрол , блок 9 диагностики, блок 10 пам ти, блок 11 управлени , первую группу элементов И-НЕ 12, вторую группу элементов И-НЕ 13, дополнительные дешифраторы 14, триггер 15. Входы дополнительных дешифраторов 14 подключены к одним из выходов второго блока 10 пам ти, а выходы к входам блока 9 диагностики. Другие выходы блока 10 соединены с первыми входами элементов И-НЕ 12 и 13, вто рые входы которых подключены к выхо ду первого триггера 15. Выходы элементов И-НЕ 12 подсоединены к входа первого блока 2 управлени , выходы элементов И-НЕ 13 - к первым входам элементов ИЛИ-НЕ 7, вторые входы ко торых св заны с выходом второго три гера 6, а выходы - с другими входами дешифраторов 3, Входы триггеров 15 и 6 подключены соответственно к выходам блока 9 диагностики и выходу третьего блока 4 управлени . Устройство работает следующим образом , Выполнение операций процессором производитс  путем выборки микрокоманд (управл ющих слоев) выполнени  операций из первого блока 1 пам ти, дешифрации групп разр дов дешифраторами 3 и вьщачи микроприказов (управл ющих сигналов) в третий блок 4 управлени . Последний управл ет вс ми преобразовани ми информации в логическом блоке 5, Выборка микрокоманд осуществл етс  по адресу, код которого формируетс  в первом блоке 2 управлени . Код адреса следующей микрокоманды и коды адресов безуслов ных переходов передаютс  в блок 2 управлени  из блока 1 пам ти, призна ки условных переходов - из блока 4 управлени . Блок 1 пам ти предназначен только дл  хранени  5шравл ющих слоев выпЬлнени  операций. Активизаци  всех дешифраторов 3 производитс  триггером 6 через элементы ИЛИ-НЕ 7, Триггер 6 взводитс  из блока 4 управлени  при выполнении операций. Функционирование логического блока 5 и правильность выбираемых из блока 1 пам ти управл ющих слов провер етс  блоком 8 контрол , который в случае ошибки отработки, пересьтки или хранени  информации инициирует работу блока 9 диагностики. При наличии ошибки блок 8 контрол  включает блок 9 диагностики, ко торый останавливает выполнение операций путем прекращени  выборки управл кнцих слов из блока 1 пам ти и сбрасывает триггер 6, снима  тем самым активизацию дешифраторов 3. Затем блок 9 диагностики начинает вы борку управл ющих слов из блока 10 пам ти, который предназначен дл  хранени  только диагностических управн ющих слов. Начальные адреса микрокоманд диагностических процедур и признаки условных и безусловных переходов поступают из блока 9 диагностики и блока 10 пам ти во второй блок 11 управлени , который формирует коды адресов управл ющих слов. Дл  процедур диагностики необходима работа как диагностического оборудовани , так и оборудовани  выполнени  операций под управлением диагностики , Дл  выполнени  первой задачи группа разр дов выбранного из блока 10 пам ти управл ющего слова поступает на дешифраторы 14, с выхода ко.торьЬс диагностические управл ющие сигналы проход т в блок 9 диагностики. Дл  выполнени  второй задачи в устройстве управление работой оборудовани  выполнени  операций осуществл етс  теми же самыми управл ющими сигналами , которьми это оборудование управл етс  при выполнении операций. Когда в диагностическом режиме возникает необходимость выполнить те или иные микроприказы процессора, блок 9 диагностики вызывает из блока 1 пам ти любую из микрокоманд, содержащую эти микроприказы. Все разр ды этой микрокоманды поступают на дешифраторы 3, но из них активизируютс  только те, на которые подаютс  коды микроприказов, подлежащих выполнению . Дл  реализации указанных действий блок 9 диагностики взводит триггер 15 и друга  группа разр дов микрокоманды из блока 10 пам ти, в которой содержитс  код адреса необходимой микрокоманды вьтолнени  операций , через элементы И-НЕ 12 поступает на адресный вход блока 2 управлени  , Одновременно из блока диагностики подаетс  разрешающий сигнал в блок 1 пам ти и из него по заданному адресу выбираетс  необходима  микрокоманда . Треть  группа разр дов этой же диагностической микрокоманды из блока 10 пам ти поступает на первые входы элементов И-НЕ 13, Эта группа разр дов содержит признаки тех микроприказов микрокоманды блока 1 пам ти, которые необходимо вьтолнить в данный момент. В соответствии с этими признаками открываютс  те или иные элементы И-НЕ 13, Сигналы с выхода поседних через элементы ШМ-НЕ 7 прохо

Claims (1)

1. ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее блоки памяти, подключенные соответственно к блокам управления, блок диагностики, первый и второй выходы которого соединены соответственно с входами первого блока памяти и второго блока управления, блок контроля, подключенный к первому блоку памяти, логическому блоку и блоку диагностики, дешифраторы, одни входы которых соединены с выходами первого блока памяти, а выходы - с входами дополнительного блока управления, подключенного к первому блоку управ- .

   ления и логическому блоку, отличающееся тем, что, с целью упрощения и повышения эффективности емкости устройства, оно содержит элементы ИЛИ-HE, две группы элементов И-НЕ, триггеры и дополнительные дешифраторы, входы которых подключены к одним из выходов второго блока памяти, а выходы - к входам блока диагностики, другие выходы второго блока памяти соединены с первыми входами элементов И-НЕ, вторые входы которых подключены к выходу первого триггера, выходы элементов И-НЕ первой группы соединены с входами первого блока управления, выходы элементов И-НЕ второй группы подключены к первым входам элементов ИЛИ-НЁ вторые входы которых соединены с выходами второго триггера, а выходы с другими входами дешифраторов, входы триггеров подключены соответственно к третьему и четвертому выходам блока диагностики и выходу дополнительного блока управления.

   SU <„, 613651 .1