SU595730A1 - Устройство дл вычитани двоичнодес тичных кодов времени - Google Patents

Устройство дл вычитани двоичнодес тичных кодов времени

Info

Publication number
SU595730A1
SU595730A1 SU762314089A SU2314089A SU595730A1 SU 595730 A1 SU595730 A1 SU 595730A1 SU 762314089 A SU762314089 A SU 762314089A SU 2314089 A SU2314089 A SU 2314089A SU 595730 A1 SU595730 A1 SU 595730A1
Authority
SU
USSR - Soviet Union
Prior art keywords
hours
correction
bit
subtractor
codes
Prior art date
Application number
SU762314089A
Other languages
English (en)
Inventor
Юрий Анатольевич Комлев
Original Assignee
Предприятие П/Я Г-4149
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4149 filed Critical Предприятие П/Я Г-4149
Priority to SU762314089A priority Critical patent/SU595730A1/ru
Application granted granted Critical
Publication of SU595730A1 publication Critical patent/SU595730A1/ru

Links

Landscapes

  • Error Detection And Correction (AREA)

Description

Изобретете отноеитс  к облаети вычислительно; техники и может бЕлть непользоваио в устройетвах еравиени  заданного и текущего времени е отображением разтюстиого времени . Известии устройства дл  сложени  и вычитани  двоично-дес тичных кодов 1, 2. Известно также устройство дл  сложени -вычитани  дес тичных чисел, выполненное иа сумматоре с разбиением его иа тетради, ело- 10 жеиие в которых выполн етс  в два этапа: на первом этапе определ ютс  неекорректироваииые коды груниовых сумм и на основании наличи  межгрупповых переносов и значений нескорректированных групповых сумм - ко- 15 ды их корректировки, а на втором этапе получают скоррекгмрованную сумму как результат сло;кенн  полученных кодов групповых сумм и корректировки 3. Недостатком таких устройств  вл етс  не- 20 возмол ность обеспечени  перехода кода разности сравниваемых времен через 24 ч. Наиболее близким аналогом даиному устройству  вл етс  устройство дл  вычислени  25 двоично-дес тичных кодов времени, содержащее блоки вычитани  кодов дес тых долей секунд, единиц секунд, дес тков секунд, единиц минут, дес тков минут и единиц часов, причем выход заема каждого из этих блоков 30 5 иодключеи ко входу заема иос.тедуюн1.его блока 4. Недостатком этого устройства также  вл етс  иевозможиость обеспечени  иерехода кода разности через значение 24 часа. Целью изобретени   вл етс  устранение этого недоетатка. т. е. обеспечение перехода кода разности через значение 24 часа. Дл  дости 1 ени  этой цели устройство дополнптельно содержит блок вычитани  кодов дес тков часов, представл ющий собой двухразр д1ный ДБЮИчный вычитатель. и блоки коррекции кодов дес тков и единиц часов, состо щие соответственно из двух двухразр дных и двух трехразр дных двоичных вычитателей , причем первые входы первого трехразр дного вычитател  блока коррекции кодов единиц часов иодключены соответственно к выходам разр дов блока вычитани  кодов единиц часов, а выходы первого трехразр дного вычнтатсл  блока коррекции кодов единиц часов иодключены к первым входам второго трехразр дного вычитател  того же блока , первые входы иервого двухразр дного вычитател  блока коррекции вычитани  кодов дес тков часов иодключеиы соответствеино к выходам блока вычитани  дес тков часов , а выходы иервого двухразр диого вычитател  блока коррекции вычитани  кодов дес тков часов иодключены к первым входам
вт()ю:ч) двухразр диого иычитатсл  того же блока, выход засма блока вычитани  кодо1 единиц часов иодключси ко входу заема блока вычитани  кодов дес тков часов, выход заема которого подключен ко второму входу первого разр да первого двухразр дного вычитател  блока коррекции вычитаии  кодо15 дес тков часов и ко вторым входам первого и второго разр дов первого трехразр диого вычитател  блока коррекции вычитаии  кодов единиц часов, выход заема которого иодключен ко вторым входам первого п второго разр дов второго трехразр диого вычитател  того же блока и ко входу заема иервого двухразр диого вычитател  блока коррекции вычптапн  кодов дес тков часов, выход засма которого подключай ко второму входу иервого разр да вторОГО двухразр диого вычитател  того же блока.
lia чертеже изображена фупкциоиальиа  схема устройства.
Устройство содержит блок вычитани  кодов дес тых долей секуид 1, содержащи четырехподр дпый двончивп вычнтатель 2 и узе.т коррекции 3, блок вычитани  Ko;i,oii едиццц секуид 4, содержащий четырехразр дный двоичный вычитатель 5 п узел коррекции 6, блок вычитани  кодов дес тков секунд 7, содержащий трехразр дный двоичный ввпнтатель 8 п узел коррекции 9, блок вв читаии  кодов едпнпц мипут 10, содержан;нй четырехразр дный двоичный вычитатель 11 и узел коррекции 12, блок вычитани  кодов дес тков минут 13, содержащий трехразр диый двоичный вычптатель 14 и узел коррекции 15, блок вычитани  единиц часов 16, содержагций четырехразр дный ДВОПЧПВ1Й вычитатель 17 и узел коррекции 18, блок вычитани  кодов дес тков часов 19, представл ющий собой двухразр диый двоичный вычитатель, блок коррекцнн кодов единиц часов 20, содержащий трехразр дные двоичные вычитатели 21 и 22, блок коррекцнн кодов дес тков часов 23, содержащий двухразр дные двоичные вычнтатели 24 п 25.
Выход заема блока вычитани  кодов дее тых долей секунд 1 подключен ко входу засма блока вычитани  кодов единиц секунд 4, выход заема которого подключен ко входу заема блока вычитанн  кодов дес тков еекунд 7, выход заема которого подключен ко входу заема блока вычитани  кодов единиц мннут 10, выход заема которого подключен ко входу заема блока вычнтанп  дес тков минут 13, выход заема которого подключен ко входу заема блока вычитани  кодов единиц часов 16, выход заема которого подключен ко входу заема блока вычитани  дее тков часов 19. Первые входы трехфазного вычитател  21 блока коррекции кодов единиц часов 20 подключены соответственно к выходам разр дов блока вычнтани  кодов единиц чаеов 16, а выходы подключены к первым входам трехразр дного вычптател  22 того же блока. Первые входы двухразр дного вычнтател 
2-1 блока KoppcKiuni шлчитани  кодог, jic-c iiков 4acoii 23 иодк.иочеиы соответстье1;1;о к выходам блока вычитани  дее тков часов 19. а выходы 1юдключе; ы к иервым входам дв хразр диого вычитател  25 того же блока. Выход заема блока выч 1таии  кодов дес тков часов 19 подключен ко второму вход первого разр ,аа двухразр диого вычитател  24 блока коррекции вычитаии  кодов дее тков чаеов 23 и ко вторым входам иервого и торого разр дов трехразр дного вычитател  21 блока коррекции вычитани  ходов единиц часов 20, выход заема KOTOpoio подключен ко вторым входам первого li второго разр дов трехразр дного вычитател  22 того же блока и ко входу заема дву разр д1;ого вычитател  24 блока коррекции вычитаии  кодов, дес тков часов 23, выход засма Koioporo 1;одключеи ко второмх входу первого разр да двухразр дного вычитател  25 того же блока.
Устройство состоит ii3 соедииеиных .чежгруииовы .1и переносами Cj-С24 параллельных сумматоров 1, 3 и 5 входы которых поступают разр ды Х, Аз, Хз, ..., А 1;аралле.тьного кода умеиыиаемиго врелгеии и разр да ь i2, з : 24 парал.тельного кода вычитаеMoio времсин, разбитые иа группы дл  кодового представлени ; ,:1,ес тых долей секуид-Xi , Xz, Xz, А/, и УЬ 2. is, i4. сдпииц секунд - Аз, Xf,, Х-1, Aj, и УЭ, Уй, У-,, У%, дее тков секунд-А э , А;о, Аи и }9, УМ, ib единиц минут - Al AIO, yYi4. Ai5 и Yiz, yi3, УМ. , дес 1ков .минут - Jie, XT,, А;8 и Ущ, , У18, едкниц часов - Alg, А2о, А22 и У19. УМ, УЗЬ у22, дес тков часов - Xzz, Xzi и У2з, У24- Нескорректированный код разностн Iz, fs, /4 с выхода четырехразр дного параллельного вычитател  2 поступает на входы узла коррекции 3. Сигнал зае.ма С/, поступает на младший разр д следующего параллельного четырехразр дного двоичного вычитател  5 и па узел коррекции 3. На 1;ыходе зла коррекции 3, сос1о щс1о из трех одноразр дных вычнтателей, формпруете  код разностн PI, Г-,, Гз, Р;,, прнчем младП1ИЙ )азр д F не кор1)ектируете .
Точно также нроисходнт вычитание во всех группах нз четырех разр дов.
Нескорректированный код разности до, /и с выхода параллельного трехразр дного двоичного вычнтател  8 поступает на входы узла коррекцнн 9. Сигнал заема Си поступает на младший разр д следуюигего параллельного четырехразр дного двончного вычнтател  11 и на узел коррекции 9. На выходе узла коррекцпп 9. формируете  екорректироваппый код разности F,,, Гю, Fn, причем младший разр д РЭ не корректируетс . Во второй группе на три разр да код разности формируетс  точно так же.
В группе дл  кодового представленп  единиц часов иропсходпт тройиа  коррекци  кода разностп, а в группе дл  кодового предетавленн  дес тков чаеов ппоисходпт двойна  коррскцп  кода разности. Код разности , /.д, с выхода узла коррекции 18 поступает на блок коррекции 20, куда одновременно постуиает и сигнал заема Со.;. Код разности /20 /2i /22 с выхода трехразр дного вычитател  21 блока коррекции кода разности единиц часов 20 иостунает на входы трехразр дного двоичного вычитател  22. Сигнал заема Czz с выхода трехразр дного вычитател  21 постунает иа младший разр д двухразр дного вычитател  24 н на входы трехразр дного вычитател  22. На выходе трехразр дного вычитател  22 формируетс  скорректированный код разности Fta, 20. Fm единиц часов, нричем младший разр д fig не корректируетс . Некорректированный код разности Р2з, /2.1 с выхода блока вычитани  кодов дес тков часов 19 постунает на двухразр дный двигатель 24, куда постунает н сигнал заема Со4. Код разности fjg, /24 с выхода двухразр дного вычитател  24 иоступает на вход двухразр дного вычитател  25, куда не иоступает и снгнал заема С24. На выходе двухразр дного вычитател  25 формируетс  скорректированный код разности 23, /24 дес тков часов. Одноразр дные вычитатели, из которых состо т параллельные вычитателн и узлы коррекции , реализуют следуюш.ие логические фуикции: .. - .fn nO nCDCn-l, (У„0С..1) + У„С,1, где In - значение разр да кода разности; Сп - заем в следующий разр д. Вычитание в группах производитс  целиком по правилам двоичной арифметики. Если на выходе четырехразр дного параллельного вычитател  возник заем, это равносильно зан тым в соседней группе 16 единиц и поскольку вычитание происходит в двоично-дес тичном коде необходимо вычесть шесть избыточных единиц. Дл  этого полученный на вы.ходах одноразр дных вычитателей код разности корректируетс , иутем дополнительного вычитани  6 - код «0.1.1.0. 00 час 53 мин 12,1 сек -00 час 38 мин 45,7 сек а)вычитание 00 53 12,1 00.0000.101.0011.001.0010.0001 00 38 45,7 00.0000.011.1000.100.0101.0111 00 14 26,4 00.0000.001.1010.100.1100.1010 б)коррекци  кода 00.0000.001.1010.100.1100.1010 разности 00.0000.000.0110.010.0110.0110 00 час 14 мни 26,4 сек 00.0000.001.0100.010.0110.0100 Тройна  коррекци  в единицах часов и двойна  коррекци  в дес тков часов необходима дл  обеспечени  перехода кода разности через значение 24 ч. Перва  коррекци  в единицах часов обеспечпвает вычитание 6 - код «fi lfl:- при наличии иа выходе группы сигиалп з;,сма С-о. Втора  коррекци  обеспечивает вычитание 6 - код «0110 при наличии заема из старшего разр да Су,, т. е. когда уменьшаемый код eиьшe вычитаемого. Эта коррекци  необходима, так как отсчет времени идет до 24 часов, а не до 30 часов. Затем после вычитани  в схеме второй коррекции код разности приводитс  к нормальному двоичиодес тпчному коду путем третьей коррекции. Сигнал заема с выхода трехразр дного вычитател  21 поступает на вычитание в двухразр дный вычитатель 24. Одновремеино туда же иоступает заем , дл  вычитани  1 - код «ОЬ. Код разности с выхода схемь иерBoii коррекции дес тков часов ириводитс  к иормальиому виду иутем второй коррекции. Пример 1. 12-13 ч а) вычитаиие 12 ч01.0010 13 ч01.0011 б)перва  коррекци  сдин1ц часов 11.1111 ОНО в)втора  коррекци  единиц часов и перва  коррекци  дес тков часов 11.1001 01.0110 г)треть  коррекци  единиц часов и втора  коррекц ;  дес тков часов 10.0011 00.0000 23 ч 10.0011 Пр и мер 2. 01-08 ч а)вычитание 01 ч00.0001 08 ч00.1000 17 ч11.100 б)перва  коррекци  едиииц часов 11.1001 ОНО в)втора  коррекци  единиц часов и перва  коррекци  дес тков часов .0011 01.0110 г)треть  коррекци  единиц часов и втора  коррекци  дес тков часов О.НО 00.0110 17 ч 01.0 Таким образом, можно закл;очить, что данное устройство имеет более широкие функ
SU762314089A 1976-01-07 1976-01-07 Устройство дл вычитани двоичнодес тичных кодов времени SU595730A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU762314089A SU595730A1 (ru) 1976-01-07 1976-01-07 Устройство дл вычитани двоичнодес тичных кодов времени

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU762314089A SU595730A1 (ru) 1976-01-07 1976-01-07 Устройство дл вычитани двоичнодес тичных кодов времени

Publications (1)

Publication Number Publication Date
SU595730A1 true SU595730A1 (ru) 1978-02-28

Family

ID=20645542

Family Applications (1)

Application Number Title Priority Date Filing Date
SU762314089A SU595730A1 (ru) 1976-01-07 1976-01-07 Устройство дл вычитани двоичнодес тичных кодов времени

Country Status (1)

Country Link
SU (1) SU595730A1 (ru)

Similar Documents

Publication Publication Date Title
EP0196825B1 (en) Scaling circuitry with truncation offset compensation
KR950006454B1 (ko) 디지탈 신호 오버플로우 정정 장치
US3609568A (en) Stable digital filter apparatus
US4430721A (en) Arithmetic circuits for digital filters
JPH02134010A (ja) 信号処理装置
US3997770A (en) Recursive digital filter
US4357674A (en) PCM Signal calculator
SU595730A1 (ru) Устройство дл вычитани двоичнодес тичных кодов времени
US4511922A (en) Digital television system with truncation error correction
Alder Generalizations of the Rogers-Ramanujan identities
GB1580290A (en) Method for the digital clamping of pulse code modulated video signals
WO1997022061A1 (en) Method and apparatus for gain correction of a sigma-delta converter
US5485413A (en) Multiplier utilizing the booth algorithm
JPH0157372B2 (ru)
SU408307A1 (ru) УСТРОЙСТВО дл СЛОЖЕНИЯ ДВОИЧНО-ДЕСЯТИЧНЫХ
JP2569976B2 (ja) ディジタルフィルタ
SU690479A1 (ru) Одноразр дный дес тичный сумматор
KR970003979B1 (ko) 갈로이스 필드상의 승산기
JPH05252045A (ja) 剰余演算処理回路
JPH0473343B2 (ru)
JPS623330A (ja) 加算器
JPS623517A (ja) 巡回形デイジタルフイルタ
JP2699358B2 (ja) デコーダ回路
SU1269126A1 (ru) Логарифмический преобразователь
JP2558912B2 (ja) 乗算器回路