SU1269126A1 - Логарифмический преобразователь - Google Patents
Логарифмический преобразователь Download PDFInfo
- Publication number
- SU1269126A1 SU1269126A1 SU853868937A SU3868937A SU1269126A1 SU 1269126 A1 SU1269126 A1 SU 1269126A1 SU 853868937 A SU853868937 A SU 853868937A SU 3868937 A SU3868937 A SU 3868937A SU 1269126 A1 SU1269126 A1 SU 1269126A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- adder
- outputs
- group
- switch
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к цифровой вычислительной технике и может быть использовано при построении специализированных вычислителей, информационно-измерительных систем,: гибридных функциональных преобразователей и цифровых устройств дл обработки сигналов в реальном времени. Цель изобретени - сокращение оборудовани . В cocTdb преобразовател вход т регистр, коммутатор, два блока пам ти, два сумматора, группа элементов И и элемент ИСКЛЮЧАЩЕЕ ИЛИ. Уменьшение объема пам ти достигаетс за счет использовани кусочнолинейной функции коррекции, аппроксимирующей разность между исходной функцией и ее линейным приближением, а также за счет использовани симметрии функции коррекции, устранени двузначности функции коррекции и введени третьего канала коррекции. Преобразователь целесообразно использовать дл логарифмического пре« i образовани 8-16-разр дных чисел при восстановлении и сжатии сигна (Л лов, при цифровой нелинейной обработке звуковых и видеосигналов в устройс ствах реального времени, а также дл повышени производительности микропроцессорных систем. 2 нл.
Description
tsD
о Изобретение относитс к цифровой вычислительной технике и может быть использовано при построении цифровых устройств дл обработки сигнало информационно-измерительных систем специализированных вычислителей и гибридных функциональных преобразов телей. Цель изобретени - сокращение об рудовани . На фиг. 1; приведена структурна схема логарис)мического преобразовател ; на фиг. 2 - эпюры, по сн ющие принцип преобразовани . , Логарифмический преобразователь содержит регистр 1, коммутатор 2, второй 3 и первый 4 блоки пам ти, второй и первьш сумматоры 5 и 6, группу элементов И 7, элемент ИСКЛЮ ЧАЮЩЕЕ ИЛИ 8. Работа преобразовател основана на кусочно-линейной аппроксимации функции (1+х), ,1). Из графика воспроизводимой функции у(х) и аппроксимирующей пр мой линии (фиг. 2а) видно, что код х содержит часть информации о величине у и вл етс грубьм приближением исходной функции. Разность между функцией (1+х) и ее линейным приближением 4у(х)1ор, (1+х)-х (фиг, 25). Построим функцию (х) следующим образом: I хб о, ---) 2 М,(х) -i -d-x), , 1 Из фиг. 7.6 следует, чтофДх) симметрична относительно оси, пров денной через точку х 1/2. Таким образом, определение р, (х) на инт сегмент х О,) : у(х) х сегмент х ---, -2-) :у(х) х О сегмент х е ---, ):у(х) х О -1 сегмент х€ , --) :у(х) х Значени функций vp (х), vp . (х) и лу, (х) запоминаютс в блоках па- 55 м ти и служат дл получени точного результата преобразовани , выступа в роли корректирующих функций, Ана+ Ф, (х) + ,,{уС) + 4у(х); (1) + ф(х) - ) + (х) + дУз (х); (2) ),- 4(1-х) + Ц)(1-х); (3) + Ц),(1-х) + .о(1-х).(4) 26 вале Со, ---) сводитс к операции сдвига на три разр да влево, а определение Ц), (х) на интервале ,1) может выполн тьс аналогично, если в качестве аргумента брать дополнение X до 1, что возможно ввиду симметрии функции ф (х). На фиг. 2Ь показана пунктиром разность меж,цу функци ми ду, (х) и ЧДх), т.е. л у 2, ду, (х) - Ф (х) . Построим функцию vp (х), котора будет симметричным отображением ду(х) дл xt п , 1) относительно построенной оси (фиг. 2 Ь ). Вследствие построенной симметрии при переходе черех X - 1/2 в качестве аргумента (х) следует брать дополнение х до 1, тогда Ф(х) будет совпадать с Лу(х) на сегменте , 1), а на сегменте i(, 7) дУ2(х) определ етс (фиг. 2 ) как Ц),(х) и , (х) . Построим функцию vpj(x), , -) таким образом (фиг. 23), чтобы %(х), ,х,) 3(Х) .-9) HaUJ Ч макс, : где х - значение аргумента х, при котором функци Ч2(х) принимает максимальное значение P2.мaкc Нафиг.2е показана функци разности ФДх) Цъ(х) -ФгСх), хер-, ), 4 2 которую необходимо учитывать при определении -Р2.Сх) через Фз (х) ;11 на сегменте -7-, -j-}- Тогда итоговые уравненш преобразований можно записать следук цим образом: лиз корректирующих функций показывает , что Ф (х)„д, ду(х) 2.; (х), Таким образом, объемы блоков пам ти , необходимых дл запоминани
функгц й .р.((х), Ду,,(х) и Фц (х), равны соответственно
Q У, СО (п - 5)(5)
рдУ,Ск)(п-6) (п-6).
ОЧ)(х) (п - 7)-2 Дополнительна двойка в выражении ( 6) учитывает двузначность (в математическом смысле) функции ). Из выражений (5) и (6) следует, что хранени значений корректирующих функций (х) и ) можно использовать один блок пам ти с общим полем адресов, содержащий две группы выходов. Тогда дл запоминани корректирующих функций необходимо два блока пам ти, объемы которых соответственно равны ( Оду,(х1 (2п-11)-2 (8) ,(v;) (п-7) (9) Из итоговых уравнений преобразова ний (1) - (4) видно, что корректирующа функци л у(х) на сегменте -г, 1) не используетс , а в качест ве аргумента функций Ч(х), (х) Ч4 (х) дл X 1 /2 беретс дополнение X до единицы, т.е. его обратный код. Таким образом, работа коммутато ра 2 заключаетс в том, что дл X € , 9 ° пропускает значени 1 X без изменени , а дл х€ о значени аргумента х инвертируютс , а работа группы элементов И 7 заключаетс в том, что дл х о, -5) она пропускает значени ду(х) на входы сумматора 6. Управление коммутатором 2 и группой элементов И 7 осуществл етс старшим разр дом кода аргумента х. Значени корректирующей функции Ц (х) хран тс в блоке 3 пам ти и Г 1 1 используютс на сегментах ) г Г 3 . и Р этом управление блоком 3 пам ти осуществл етс элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 8, активный сигнал на выходе которого формируетс при различных состо ни х на первом и втором выходах разр дов регистра 1, что соответствует сегменту
1
, --} . Сумма X + М, (х), X +
+ 45, (х) - Ч),(х) или X + Ц), (1-х), X + (1-х) - Ц(1-х) образуетс на
Claims (1)
- выходах сумматора 5, причем преобразование вида X или -г (1-х) выполн етс путем соединени выходов коммутатора с (п-4) входами второй группы младщих разр дов сумматора 5, что соответствует пространственному сдвигу на три разр да влево кода аргумента х или (1-х), т.е. умножению аргумента на --j . Операци вычитани U(x) также обеспечиваетс на сумматоре 5, при этом в блок 3 пам ти значени записываютс в дополнительном коде. Окончательный результат преобразовани формируетс на выходе сумматора 6 после суммировани значений (х) и ay.j(x), выбираемых из блока 4 пам ти, и значени , получаемого на выходе сумматора 5. Логарифмический преобразователь имеет однородную структуру и полностью комбинационный принцип работы , его отличает также простота схемной реализации, что позвол ет вьтолнить преобразователь в интегральном исполнении, при этом уменьшаетс объем используемой пам ти в 1,4-1,5 раза. Наиболее целесообразным вл етс использование логарифмического преобразовател дл п 8-16, что позвол ет использовать его при цифровой нелинейной обработке сигналов в системах реального времени. Формула изобретени Логарифмический преобразователь, содержащий регистр, первый и второй блоки пам ти, коммутатор, первый и второй сумматоры, причем вход преобазовател соединен с входом реистра , разр дные выходы которого, второго по (п-З)-й соединены с нформационными входами коьмутатора, де п - разр дность аргумента, выод первого разр да регистра соедиен с управл ющим входом коммутатоа , выходы которого, кроме последего , соединены с адресными входами ервого блока пам ти, выходы младщих512разр дов которого соединены с входами с шестого по п, первой группы первого сумматора, выход которого соединен с выходом преобразовател , разр дные вьпсоды регистра соединены с входами первой группы второго сумматора , выходы которого соединены с входами группы первого сумматора, выходы коммутатора соединены с разр дными входами, с п того по п, второй группы второго сумматора, о тличающийс тем, что, с целью сокращени оборудовани , в него введены группа элементов И и элемент ИСКПЮЧАЩЕЕ ИЖ, первый и второй разр дные выходы регистра соединены соответственно с первым и вторым входаЖ266ми элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с управл ющим входом второго блока пам ти, выходы которого соединены с разр дными входами , с восьмого по п, третьей группы второго сумматора, разр дные выходы , с второго по (п-6), коммутатора соединены с адресными входами второго блока пам ти, вьпсоды старших разр дов первого блока пам ти соединены с информационными входами группы элементов И, выходы которой соединены с разр дными входами, с седьмого по п, третьей группы первого сумматора, выход.первого разр да регистра соединен с управл юпщми входами группы элементов И. ТТ7 у toSffr Jf) ф1/г.1У(Х1Фиг.2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853868937A SU1269126A1 (ru) | 1985-03-19 | 1985-03-19 | Логарифмический преобразователь |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853868937A SU1269126A1 (ru) | 1985-03-19 | 1985-03-19 | Логарифмический преобразователь |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1269126A1 true SU1269126A1 (ru) | 1986-11-07 |
Family
ID=21167583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853868937A SU1269126A1 (ru) | 1985-03-19 | 1985-03-19 | Логарифмический преобразователь |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1269126A1 (ru) |
-
1985
- 1985-03-19 SU SU853868937A patent/SU1269126A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 959073, кл. G 06 F 7/536, 1980. Авторское свидетельство СССР № 1196860, кл. G 06 F 7/556, 21.06.84. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4209773A (en) | Code converters | |
US5272654A (en) | System for converting a floating point signed magnitude binary number to a two's complement binary number | |
SU1269126A1 (ru) | Логарифмический преобразователь | |
US5471156A (en) | Device and method for binary-multilevel operation | |
JPS6214231A (ja) | 2進数のビツト並列加算装置 | |
JPH0446418A (ja) | ディジタル/アナログコンバータ装置 | |
SU1280624A1 (ru) | Устройство дл умножени чисел с плавающей зап той | |
JPH09128213A (ja) | ブロックフローティング処理システムおよび方法 | |
SU1383345A1 (ru) | Логарифмический преобразователь | |
SU1196860A1 (ru) | Логарифмический преобразователь | |
SU1149243A1 (ru) | Реверсивный преобразователь двоичного кода в двоично-дес тичный | |
SU1401457A1 (ru) | Логарифмический преобразователь | |
SU1075374A1 (ru) | Рекурсивный цифровой фильтр | |
SU1108441A1 (ru) | Цифровой функциональный преобразователь | |
SU1136155A1 (ru) | Устройство дл извлечени квадратного корн | |
JPH0224410B2 (ru) | ||
SU875623A1 (ru) | Циклический аналого-цифровой преобразователь | |
SU999039A1 (ru) | Преобразователь отраженного двоичного кода в позиционный двоичный код и обратно | |
SU855658A1 (ru) | Цифровое устройство дл вычислени функций | |
SU972517A1 (ru) | Устройство дл выполнени быстрого преобразовани Фурье | |
SU1243015A1 (ru) | Устройство дл отображени графической информации на экране электронно-лучевой трубки | |
SU1019444A1 (ru) | Функциональный преобразователь | |
SU1051556A1 (ru) | Устройство дл сокращени избыточности информации | |
SU983701A1 (ru) | Преобразователь двоичного кода в код системы остаточных классов | |
SU1160429A1 (ru) | Устройство дл вычислени элементарных функций |