JPS623517A - 巡回形デイジタルフイルタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、標本化されたディジタル信号を処理するのに
用いられる帰還路を有した巡回形ディジタルフィルタに
関するものである。

従来の技術 第７図は従来の巡回形ディンタルフィルタの一例を示す
ブロック図である。１は標本化周期°ｒで標本化された
ディジタル信号を入力する入力端子、２は出力端子であ
る。３は信号を標本化周期Ｔだけ遅延させる遅延回路、
４は遅延回路３より得た信号に乗数Ｋを乗じて帰還路出
力とする乗算回路、６は入力端子１より得た入力信号と
前記乗算回路４出力とを加えて出力端子２と遅延回路３
に導く加算回路である。

以上のように構成された従来の巡回形ディジタルフィル
タについてその動作を離散時間システムを表わす２変換
式を用いて説明する。

Ｚ変換式では、ｍ倍（ｍは整数）の標本化周期ｍＴの時
間遅延を示す遅延演算子はＺ　で表わされる。よって第
７図従来の巡回形ディジタルフィルタの特性を示す伝達
方程式Ｈ（ｚ）は次式のようになる。

Ｈ＠−一一一７＝　・・・・・・・・・・・・・・・・
・・（１）−ＫＺ ここで一般に、第７図のように出力側から入力側へ信号
が帰還するような帰還路を有する系では。

その糸の安定性は帰還路ゲインが１より小さいことにあ
る。これを第７図の従来例について考える。

時刻ｔｎにおける入力端子１の入力信号をｕｎ。

出力端子２よりの出力信号をマｎとするならば、第７図
より次式が得られる。

マｎ＝　ｕｎ　＋　ＫＴｎ−＋　　−”−”（２）今、
時刻ｔｏより無人力状態、つまりｎ≧０においてｕｙｌ
＝Ｑとすれば、出力信号ｖＨ（ｎ≧０）は次式のように
なる。

ｖｎ＝Ｋｎ−Ｖ（１，ｎ≧０・・・・・・・・・（３）
この（３）式より、無人力状態においてもＫ）１である
なら系は発散し、またに＝１であってもＴｎ　＝Ｔｏ　
　（一定）となり糸は収束しない。しかし、Ｋ　（１に
おいてはｎが十分に大きければｖＯ＝０となり糸は安定
する。

以上のことよシ、第７図の従来例のような帰還路を有す
る巡回形ディジタルフィルタでは、その帰還ゲインが１
より小さければ糸の安定性は保証される。

しかし、ディジタル信号処理の場合、信号の伝送時の桁
数（ただし、ディジタル信号処理ではひと桁は１ピツト
である。）が問題となる。精度が必要であれば桁数を大
きくすればよいが、回路規模を考慮すれば適当な桁数（
有効桁数）への丸め操作を加えて制限しなければならな
い。この丸め操作の手法については、切り捨て、四捨五
入などがある。切り捨て操作は、有効桁数の最小位桁よ
り小さな部分は切り捨てる、つまりゼロとする操作であ
り、四捨五入の操作は、有効桁数の最小位桁のひとつ小
さい桁にピットがあれば切り上げ、なければ切り捨てる
操作であって、これらふたつの操作はその操作に要する
回路規模も小さくて有効な方法である。

発明が解決しようとする問題点 しかしながら上記のような構成では、安定性が保証され
ていても、帰還路出力の丸め操作による誤差によって糸
が安定しない場合が生じる。以下、図を使って説明する
。ただし、ディジタル信号処理で負の数を表現するのに
はいくつかの方法があるが、その中でも２の補数表現に
よる方法がごく一般的であるので、以下数は２の補数で
表現するものとする。

第８図は切り捨てによる丸め操作の入出力図である。横
軸Ｘに丸められる数、縦軸ｙに丸められた数をとる。た
だし、Ｘおよびｙの単位については、丸められた数ｙの
有効桁が表わしうる最小識別量を１としており、以下の
丸め操作に関しても同様とする。

今、第７図の従来例において、時刻ｔｎの乗算回路４の
出力をｗｎとすれば出力端子２よりの出力信号Ｖｎ−１
を庚って、 １ｊｎ＝＝に一７ｎ−ｌ　　、　０（Ｋ（１・・・・・
・・・・・・・・・・（４）となる。ここで、マｎ　−
４が負であった時を考える。

たとえば、Ｖｎ−１＝　　３ならば、（４）式よシＷｎ
−−３Ｋ　　・・・・・・・・・・・・・・・・・・・
・・・・・（＠となる。この時、 杓くＫく１　・・・・・・・・・・・・・・・・・・・
・・・・・（６）ならば、第８図の入出力図におけるＸ
が＝３　（ｘ　（−２・・・・・・・・・・・・・・・
・・・・・・（７）となるので、同図よシｙは、 ７＝−３・・・・・・・・・・・・・・・・・・・・・
（８）となり、結果、無人力状態、つまりｕｎ＝ｏの時
には ｖＨ！７ｎ−＋　＝−３・・・・・・・・・・・・・・
・・・（９）となり、第８図の切り捨てによる丸め操作
のために、出力信号マｎはゼロに収束しなく、リミット
サイクルを生起させる。さらに、マＨ−４＝−１であっ
た場合にも、０くＫく１の範囲でＴｎがゼロに収束して
いかないことがわかる。

次に第９図に示す四捨五入による丸め操作について、前
記切り捨てによる丸め操作と同様に考える。

Ｔｎ−１＝　　　３ の時、 ５為〈Ｋく１　・・・・・・・・・・・・・・・・・・
・・・・・・αυならば、 １ｎ＝−３・・・・・・・・・１・・・・・・・・・・
・・・・Ｄとなって、やはりゼロに収束しないことにな
る。

また、マｎ−４”−１の場合は、２　＜Ｋ　（１の範囲
でやはりｖｎ　＝Ｔｎ−１となって収束しない。でらに
第９図の場合では、マｎ−１、つまりＸが正の場合でも
同様のことが言える。たとえば、 ｖｎ−１＝　３ の時、 ４偽≦Ｋ〈１ ならば、 マｎ　””ｎ−１”　３・・・・・・・・・・・・・・
・・・・・・・α少となり、収束しない。

以上のような点に鑑み本発明は、帰還路を有しているた
め信号の伝送に大きなビット数を必要とするが回路の規
模を考慮する上で丸め操作を行わなければならない巡回
形ディジタルフィルタにおいて、その丸め操作による誤
差によって無人力状態であってもリミットサイクルを生
起させない巡回形ディジタルフィルタを提供するもので
ある。

問題点を解決するための手段 本発明は、帰還路出力が所定の有効桁数に制限される時
に、前記帰還路出力の絶対値に対して有、　　効桁以下
の微小な値を絶対値状態で切り捨てる丸め手段を備えた
巡回形ディジタルフィルタである。

作用 本発明は前記した手段により、帰還路をもつ巡回形ディ
ジタルフィルタにおいても、帰還路出力の絶対値に対し
て有効桁以下の丸め操作を行なうために、丸め誤差によ
るリミットサイクルが生起しない。

実施例 第１図は本発明の第１の実施例における巡回形ディジタ
ルフィルタのブロック図を示すものである。６は標本化
周期でで標本化されたデ゛イジタル信号が入力される入
力端子、７は出力端子である。

８は信号を１標本化周期でだけ遅延させる遅延回路、９
は遅延回路８出力に乗数Ｋ（ただしｏ（Ｋ〈１）を乗じ
る乗算回路、１Ｑは乗算回路９出力の絶対直により有効
桁以下の値を切り捨てるか否かを検出してその検出信号
を出力する検出回路、１１は入力端子６より得る信号と
有効桁以下の桁を切り捨てた乗算回路９出力と検出回路
１０より得る検出信号とを加えて前記出力端子７と遅延
回路８に導く加算回路である。

検出回路１０出力である検出信号は、乗算回路９出力の
絶対値に対して、その有効桁以下の値が、その有効桁で
表わしうる最小識別量に帰還路の帰還ゲインである乗数
Ｋを乗じた値に等しいかまたは小さければ有効桁以下の
値を切υ捨てるものとして０であるが、逆に最小識別量
に乗数Ｋを乗じた値より大きければ切り上げるものとし
て１となる。この検出回路１０の検出信号は、乗算回路
９が出力する帰還路出力を有効桁数で制限された値に対
する有効桁以下の値からの桁上げ（Ｃ２Ｌｒｒｙ）とし
て加算回路１１で加えられる。以上のような丸め操作は
、乗算回路９出力の絶対値によって行われるために、そ
の丸め操作の人出カ図は第２図のように表わされる。こ
こで、丸められる数および丸められた数ｙの単位は、桁
数制限された帰還路出力の有効桁が表わしうる最小識別
量を１として表わしている。

第２図を見てもわかるように、本実施例の丸め操作は帰
還路出力の絶対値に対して行なっている。

このために帰還路出力が正である場合と負である場合と
で検出操作を区別する必要がある。なぜならば、ディジ
タル信号処理においては、数の表現は一般に２の補数表
現が匣われているためである。

このことを簡単な例を朗って説明する。まず、丸められ
る数を＋３．７５と−３，７６のように絶対値は等しい
が正負の極性の異なる２数を考え、そしてこれら２数を
絶対値状態で小数点以下を切り捨て、＋３と−３の２数
を得たいとする。金、＋３．７５および−３，７６を５
ビツトの２の補数表現による２進数で表わせば、 となる。これら２数を各々＋３および−３の有効な数に
丸めて、各々２進数で（０１１）２および（１０１）２
　　とするためＫは、前記検出回路１０出力である検出
信号は丸められる数が＋３．７６の場合Ｑ、−３，７５
の場合１としなければいけない。

が、以上のような検出動作を行う検出回路１０は、減算
回路または加算回路、およびゲート回路またはスイッチ
回路等を使って容易に構成できる。

次に、以上のようにして設けた検出回路１ｏによって帰
還路出力に対して第２図に示すような丸め操作を行うと
なぜリミットサイクルが生起しないかを説明する。

第１図の実施例の構成において、無人力状態、つまり人
力信号Ｕがゼロである時に、出力信号Ｖがゼロに収束す
る。つまりリミットサイクルが生起しないための必要十
分条件は、Ｏ＜Ｋ＜１の条件下で、 マ＝０の時、 ［：Ｋｖ）＝ｏ　　　　　・・・・・・・・・・・・・
・・・・・・・・・・（則マ＼０の時 １（Ｋｖ）ｌ　　（ｌ　ｖ　ｌ　　・・・・・・・・・
・・・・・・・・・・・・０ηである。以上の条件を第
２図の丸め操作によって実行できればよい。まず、Ｔ＝
Ｑの時、Ｋｖ＝。

であるので第２図より〔Ｋマ〕＝０となり（１６１式の
条件を満たす。次にＶ＼０の時を考える。まず１マ（≦
１の時はＩＫｖｌ≦Ｋ、となるので第２図より（Ｋｖ）
＝Ｏとなるからａη式を満足する。では、ＩＴＩ）１の
場合を見る。第２図よりＫｖと〔Ｋマ〕の関係を求める
と次式のようになる。

１（Ｋｖ）ｌ＋に−１（１Ｋｖｌ≦ｌ　（Ｋｖ　〕Ｉ＋
Ｋ　−（１ｇ）（旧式より１（Ｋｖ）ｌは １（Ｋｖ）ｌ（ｌＫｖｌ−に＋１　　　・・・・・・・
・・・・・・・・ａ９となる。この１１９式の右辺はｏ
　（Ｋ　（１より、１Ｋｖｌ−に＋１　＝Ｋ（１マ１−
１）＋１−　　・−−−−−−・・■が得られる。今、
１ｖｌ）１より（１９式右辺は、Ｋ（ＤＩ−１）−Ｎ＜
ＤＩ−１＋１＝ｌｖ＋　−−−−−−ｒ２Ｄとなる。よ
って＋１！１０−　Ｃ２υ式から、１ｖｌ）１の場合で
も前記（１９式の条件を満たすことがわかる。

以上より、第１図本実施例において第２図のごとき丸め
操作を行うように検出回路１０を設ければ、帰還路出力
に丸め操作を施してもリミットサイクルを生起させるこ
とのない巡回形ディジタルフィルタを構成することがで
きる。

次に本発明の第２の実施例について説明する。

本実施例の構成を示すブロック図は前記本発明の第１の
実施例のブロック図と同じであるが、帰還路出力（第１
図乗算回路１ｏ出力）の丸め操作が第３図に示す入出力
図で表わされるものである。

第３図によって示される丸め操作を行うには、前記検出
回路１０出力である検出信号は、乗算回路９出力の絶対
値に対して、その有効桁以下の値が帰還ゲインにかかわ
らず絶対値状１！？においての切り捨てを行うものであ
る。この切り捨て操作では、前述の第１の実施例と同様
に乗算回路９出力の正負の極性によって検出信号１０出
力が異なる。

つまり、乗算回路９出力の絶対値に対する切り捨て操作
であるため、この乗算回路９呂力が正の場合は常に検出
回路９出力である検出信号はゼロであるが、負の場合は
、乗算回路９出力の有効桁以下の値がゼロでなければ該
検出信号は１を出力し、ゼロの時にだけゼロを出力する
ものである。以上のような動作をするような検出回路１
ｏは、けっして加減算回路等は必要でなく、ゲート回路
のみで構成できるもので非常に簡単に行える。第４図は
この検出回路９のひとつの回路構成例を示した回路図で
ある。同図においては、１２はＡＮＤゲート、１３はＯ
Ｒゲートである。またＳは乗算回路９出力の符号ビット
で、正の時は○、負の時は１である。Ｄ１＋　Ｄ２１〜
Ｄｔ　は乗算回路９出力のうち帰還路出力として制限さ
れるべき有効桁に対してその有効桁より小さな桁（１桁
あるとする。

ただしｌは正の整数）における各桁のピット値（Ｑまた
は１）である。またＣは検出回路１０出力である検出信
号である。このＣは乗算回路９出力が正の時、Ｓ＝Ｏと
なるのでムＮＤゲート１２によりＣ＝ｏとなる。また、
乗算回路９出力が負の時、Ｓ＝１となるが、乗算回路９
出力の有効桁以下の値がゼロの時つまり有効桁以下の各
桁のビット値が全て０の時はＯＲゲート１３出力が０と
なってやはりＣ＝ｏである。しかし、乗算回路９出力が
負でかつ有効桁以下の値がゼロでなければ５＝＝１でか
つＯＲゲート１３出力も１となるのでＡＮＤゲート１２
出力Ｃは１となる。以上のように、第３図で示すような
丸め操作を行なうには、検出回路１０が第４図に示すよ
うな簡単なゲート回路で構成することができる。

次に本実施における丸め操作を施しても、巡回形ディジ
タルフィルタがリミットサイクルを生起させないことを
説明する。

まず、リミットサイクルを生起させないための必要十分
条件は前述のａｅ　、　（１７）式で表わされるので、
これら２式が示す条件を第３図の丸め操作によって実行
できればよい。まず、（１６１式について、マー００時
にマー〇だから第３図より（Ｋｖ）＝ｏとなりａＤ式の
条件を満足する。次にａη式について、Ｖ’ｇＱの時、
つまりＫｖ＼Ｏの時の第３図におけるＫＴとＣＫＴ）の
関係を求めると次式のようになる。

＋（ＸＶ）＋≦１Ｋｖｌ（１（Ｋｖ）ｌ＋１　　・−・
−・・・・Ｕまたここで、ｏ　（Ｋ　（１であることか
ら、１（Ｋｖ）ｌ≦１Ｋｖｌ＝ＫＩｖｌ＜ｌｖｌ　　＝
−＝−−（２３）となって０９式の条件をも′満足する
。

以上のように本実施例において第３図のごとき丸め操作
を行うように検出回路１ｏを設ければ、帰還路出力に丸
め操作を施こしてもリミットサイクルを生起させること
のない巡回形ディジタルレフィルりを構成することがで
き、しかも検出回路１ｏが、前述した本発明の第１の実
施例に比べ、簡単なゲート回路のみで構成できるのでな
お有効である。

第６図は本発明の第３の実施例である巡回形ディジタル
フィルタのブロック図である。同図において入力端子６
および出力端子７については前記第１図の実施例と同等
である。また、信号を１標本化周期Ｔの間遅延する遅延
回路１４は、その出力の表わしうる最小識別量が本実施
例の帰還路出力がもつ有効桁で表わしうる最小識別量と
等しいものとする。次に乗算回路１６は遅延回路１４出
力に乗数に’（ｏ（Ｋ’（１）を乗じ、検出回路１６は
乗算回路１６出力の絶対値により帰還路出力の有効桁以
下の値を切り捨てるか否かを検出してその検出信号を出
力する。減算回路１７は遅延回路１４出力から乗算回路
１６出力を差し引きさらに桁上げ分として検出回路１６
出力を加えて帰還路出力とする。加算回路１８は入力端
子６からの入力信号と減算回路１７からの帰還路出力を
加えて出力端子７と遅延回路１４へ導く。以下、本実施
例の動作を説明する。

まず、本実施例の特性を示す伝達方程式Ｈ’（ｚ）を次
式に示す。

Ｈ′（１）＝−−−一−＝−一　・・・・・・・・・・
・・・・伽１−（１−に’）Ｚ” （至）式は前述した（１）式のＨ（ａに比して、（１）
式Ｈ（ａのＸが、（至）式Ｈ′（７）では１−に′　と
なっている点だけが異なる。よって第６図において検出
回路１６が、減算回路１７出力の絶対値に対して丸め検
出を行い、その検出信号を加算回路１８に導く構成なら
、前述の第１および第２の実施例と全く同等であること
がわかる。

本実施例では、検出回路１８が乗算回路１６出力を入力
とし、検出信号を減算回路１了へ導いている。そこで遅
延回路１４出力の有効桁と帰還路出力として加算回路１
８に導かれる信号の有効桁とが等しいので、帰還路出力
の有効桁以下の値は、乗算回路１６出力よりすべて得ら
れるため減算回路１７は乗算回路１６出力の全桁に対し
演算する必要はなく帰還路出力の有効桁分だけの演算で
よい。ただし、乗算回路１６出力は減算回路１了のマイ
ナス側入力へ導かれているので、減算回路１７出力であ
る帰還路出力の正負極性と検出回路１６への信号との正
負極性が逆極性となっている。

よって、検出回路１６の動作としては、入力される信号
の極性が逆であることを考慮すれば、前記第１および第
２の実施例における検出回路１０の動作と同等でよい。

しかしここで注意するのは、検出回路１６出力によって
丸め操作が行なわれる信号は、帰還ゲ・イン１−に′　
　をもった帰還路出力であり、乗数に′を乗じられた乗
算回路１４出力でないことである。

以上説明した検出回路１６のように、帰還路出力を入力
信号に加える直前に構成する必要は必ずしもなく、結果
的に前述筒１および第２の実施例で用いた第２図および
第３図に示す絶対値状態における丸め操作が帰還路出力
になされていれば、リミットサイクルが生起しない巡回
形ディジタルフィルタが構成できるものであり、かつ本
実施例の減算回路１７のように演算すべき桁数が少なく
てよく、回路規模上、より効果的なものが構成できうる
ことかわかる。なお検出回路１６出力を減算回路１７で
なく、加算回路１８へ導いた構成においても、本実施例
と同じ効果を得ることは容易に類推できる。

以上の第１．第２、および第３の実施例において、遅延
回路８（第１図）および遅延回路１４（第６図）の信号
を遅延させる遅延時間を１標本化周期Ｔとしたが−これ
は巡回形ディジタルフィルタの特性上、ｍＴ（ｍ＝１．
２．・・・・・・）であってもよいことは言うまでもな
く、さらに乗算回路９および乗算回路１６が単なるビッ
トシフトによるものでも同等であることもまた明らかな
ことである。

次に、第６図は本発明の巡回形ディジタルフィルタを応
用した、ＶＴＲ等に用いられているエンファシス装置の
ブロック図である。入力端子１９には、標本化周期Ｔに
よってディジタル化されたビデオ信号が入力信号として
入力される。差分回路２０は、ｍ倍（ｍ＝１．２、−−
−−−−）の標本化周期ｍＴの間のビデオ信号の変化分
を取り出して、本発明の巡回形ディジタルフィルタ２１
　Ｋ導＜。

巡回形ディジタルフィルタ２１出力は、乗算回路２２に
よって乗数人を乗じられた後、加算回路２３により入力
端子１９からの入力信号に加えられて出力端子２４に送
られ出力信号となる。ここで、巡回形テ゛イジタルフィ
ルタ２１は前記本発明の第１ｉたは第２の実施例である
第１図構成と同じであるが、遅延回路８の信号を遅延す
る時間は、ここではｍＴとする。また、以上のように構
成されたエンファシス装置の伝達方程式Ｅ（９）は次式
のようになる。

以下、本エンファシス装置について説明する。

まず、入力端子１９に入力されたビデオ信号は差分回路
２０によって時間当りの変化分が抽出される。この差分
回路２０はそれ自体高域通過形フィルり（ＨＰＦ）の特
性をもっており、ビデオ信号の直流成分は通過させない
。つまり、入力信号として直流信号が差分回路２ｏに導
かれれば、その時間当りの変化分がないのでゼロを出力
するものである。この差分回路２０出力のような高域成
分のみからなる信号が巡回形フィルり２１および乗算回
路２２を通って加算回路２３で入力信号であるビデオ信
号に加えられて、エンファシス信号として出力される。

このエンファシス信号は、ＶＴＲ等ではビデオ信号の記
録時に高域成分におけるＳ／Ｎ改善のためにビデオ信号
の高域を強調して相対的な雑音低減をはかるのに使われ
る。このエンファシス装置では、入力のビデオ信号の直
流レベルと出力のエンファシス信号の直流レベルが異っ
てしまうことは最も避けなければならないことのひとつ
である。なぜなら、ビデオ信号の記録時においては、エ
ンファシス装置の後段に周波数変調（ＦＭ変調）装置が
あり、この周波数変調は信号の直流レベルによって行わ
れる。よって直流信号レベルが変化すれば画質劣化の要
因となるからである。以上のような意味において、巡回
形ディジタルフィルタ２１が、その入力信号にゼロ信号
を得た時（無人力時）にリミットサイクルを生起させず
、入力端子１９へ入力されるビデオ信号と出力端子２４
からのエンファシス信号との直流信号レベルを一致させ
るということは非常に効果的で実用的価値がある。

以北のエンファシス装置についての効果は、ビデオ信号
の再生時に用いられるデエンファシス装置についても全
く同様のことが言える。また、同じ（ＶＴＲの信号処理
回路であるノンリニアエンファシス装置オヨヒノンリニ
アデエンファシス装置についても同様の価値をもつばか
りでなく、該２装置のディジタル信号処理の意味におき
非線形素子として構成されるＲＯＭについても、信号の
有効桁数を考慮する上でその容量を小さくできるもので
ある。

次にもうひとつの応用例として、ｍ倍の標本化周期ｍＴ
の時間当υの信号の変化分を抽出する差分回路とその差
分回路出力を人力とする本発明の巡回形ディジタルフィ
ルタから構成されるＨＰＦをあげる。このＨＰＦの伝達
方程式０（２）は、となるが、ここで乗数Ｋ（０＜Ｋ＜
１）が１に非常に近い（Ｋ＝１）場合を考える。この時
、Ｇ（２）のＨＰＦは直流成分は全く通過させないが、
Ｘ＝１であるため比較的低域成分の信号についても通過
させるようなＨＰＦ特性を有することになる。このＨＰ
Ｆ特性を、ＶＴＲ等の低域変換された色信号と周波数変
調された輝度信号とが混合した再生ビデオ信号に対して
用いて効果が太きいものである。なぜなら該再生ビデオ
信号に直流成分が含まれていれば、低域通過形フィルり
（ＬＰＦ）によって輝度信号と分離した色信号にも直流
成分が含まれ、これを高域に周波数変換した時に周波数
変換信号成分が出力されるので、この直流成分を除去す
るフィルりが必要となるからである。

以上、６式の右辺第２項や、■式のＧＥＩのように、本
発明の巡回形ディジタルフィルタの前段に差分回路を設
けたＨＰＦの構成において、にの値が１に近ければ入力
信号の有効桁と出力信号の有効桁、さらに帰還される信
号の有効桁をほぼ等しくできる利点がある。上記ＨＰＦ
において、入力信号の精度を悪くしないで出力するため
には入力信号のダイナミックレンジに対して出力信号の
ダイナミックレンジを多くとも１桁（１ビツト）増やす
だけでよい。なぜなら、上記ＨＰＦの最大ゲインは、た
とえばの式Ｇ（ａでＺ”＝−１とした時で得られて２／
Ｈにとなシ、この最大ゲイン２／ＨＫはＸがｏ＜Ｋ＜１
の範囲にあることよシ１〈２／／ＨＫく２を得るからで
ある。よってこのような出力信号を入力側に帰還する時
の帰還信号も出力信号と同じダイナミックレンジにでき
ることは言うまでもないが、しかし従来の巡回形ディジ
タルフィルタのようなリミットサイクル永生起した場合
、その影響が大きなものになるので帰還路における信号
の桁数を大きくして影響を小さくしなければならなかっ
た。特に、たとえば前述の第３の実施例（（財）式Ｈ’
（ａ　）において乗数に′が小さければ、そのリミット
サイクルによって生じる直流レベルの誤差幅が大きくな
るので帰還路の信号桁数を大きくしなければいけなかっ
た。しかし、本発明のようにリミットサイクルを全く生
起させない上うな巡回形ディジタルフィルタを１吏えば
、帰還路の信号桁数を出力信号の有効桁数と同等にでき
てその効果は非常に大きい。特に、前記したノンリニア
エンファシス装置、ｔたはノンリニアエンファシス装置
等の非線形素子を含む装置においては、帰還信号に対し
ＲＯＭ構成で帰還ゲインを決めるが、その時の帰還信号
の桁数および帰還路出方の桁数が小さくてよいことはＲ
ＯＭ容量を小さくできるので非常に実用的である。さら
に、リカーシブルくし形フィルタ等のように、帰還路の
遅延時間が大きい場合（■式Ｇ（ａで言えば、ｍが大き
い場合）に、帰還路信号の桁数が小さくてよいことは、
信号１ビツト（信号１桁）Ｋ対して多くの遅延素子を要
するだけに、その回路規模縮少における効果は絶大なも
のとなる。

発明の詳細 な説明したように本発明によれば、高域成分のみをもつ
信号を入力とする巡回形ディジタルレフィルりにおいて
、リミットサイクルの生起することが全くないのでその
実用的効果は大きい。特にｙ’ｌ’Ｈ等のビデオ信号処
理におけるエンファシス／デエンファシス装置やノンリ
ニアエンファシス／ノンリニアデエンフ１シス装置等を
構成してぃるＨＰＦに利用すれば、信号の直流レベルを
変えないばかりでなく、帰還路における信号の桁数を入
力信号および出力信号の有効桁数と同等の大きさで構成
できるので帰還路の回路規模縮少をはかることができ、
さらに効果があるものである。

【図面の簡単な説明】

第１図は本発明における第１および第２の実施例の巡回
形ディジタルフィルタのブロック図、第２図は本発明の
第１の実施例における丸め操作の入出力図、第３図は第
２の実施例における丸め操作の入出力図、第４図は第２
の実施例における検出回路の一実施例を示す回路図、第
６図は本発明の第３の実施例の巡回形ディジタルフィル
タのブロック図、第６図は本発明の巡回形ディジタルフ
ィルタを利用したエンファシス装置のブロック図、第７
図は従来の巡回形ディジタルフィルタのブロック図、第
８図および第９図は第７図従来例における丸め操作の入
出力図である。 ８．１４・・・・・・遅延回路、９，１６・・・・・・
乗算回路、ＩＱ、１７・・・・・・検出回路、１１・・
・・・・加算回路、１６・・・・・・減算回路。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 ／θ 第　２　図 第３図 第５図 第６図 Ｉ 第　７　図 ’ｍｓ図

Claims (2)

【特許請求の範囲】
1. （１）所定の帰還ゲインをもつ帰還路を有し、前記帰還
   路の出力が所定の有効桁数に制限される巡回形ディジタ
   ルフィルタにおいて帰還路出力の絶対値に対して有効桁
   以下の微小な値を絶対値状態で切り捨てる丸め手段を備
   えたことを特徴とする巡回形ディジタルフィルタ。
2. （２）丸め手段が、帰還路出力の絶対値に対して有効桁
   以下の微小な値が有効桁で表わしうる最小識別量に帰還
   路の帰還ゲインを乗じた値以下であれば有効桁以下の微
   小な値を切り捨てるが、有効桁以下の微小な値が前記最
   小識別量に帰還ゲインを乗じた値より大きければ切り上
   げる手段を有したことを特徴とする特許請求の範囲第１
   項記載の巡回形ディジタルフィルタ。