SU567221A1 - Коммутирующее устройство с динамической пам тью - Google Patents

Коммутирующее устройство с динамической пам тью

Info

Publication number
SU567221A1
SU567221A1 SU7502157620A SU2157620A SU567221A1 SU 567221 A1 SU567221 A1 SU 567221A1 SU 7502157620 A SU7502157620 A SU 7502157620A SU 2157620 A SU2157620 A SU 2157620A SU 567221 A1 SU567221 A1 SU 567221A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
outputs
decoder
control
gates
Prior art date
Application number
SU7502157620A
Other languages
English (en)
Inventor
Владимир Николаевич Блинов
Валерий Николаевич Сасковец
Игорь Иванович Рыбкин
Original Assignee
Предприятие П/Я М-5308
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5308 filed Critical Предприятие П/Я М-5308
Priority to SU7502157620A priority Critical patent/SU567221A1/ru
Application granted granted Critical
Publication of SU567221A1 publication Critical patent/SU567221A1/ru

Links

Landscapes

  • Dram (AREA)

Description

1
Изобретение относитс  к коммутационной технике и может найти применение при построении коммутационных полей с пространственным делением каналов в различных системах информации, например в АТС.Известны коммутирующие устройства, построенные на электронных элементах и используемые в автоматических телефонных установках .
Из известных электронных коммутирующих устройств наиболее близким по технической сущности к изобретению  вл етс  устройство , содержащее матрицу, состо щую из горизонтальных и вертикальных щин с элементами коммутации в точках пересечени  этих шин, и последовательные регистры -сдвига 1.
Однако данное устройство имеет низкое быстродействие, св занное со сложностью управлени , заключающейс  в том, что дл  переключени  одного из элементов матрицы требуетс  вывести из устройства все содержимое регистров, в отдельном устройстве эту информацию обработать и записать снова в регистры.
Цель изобретени  - повышение быстродействи  устройства.
Это достигаетс  тем, что в коммутирующее устройство с динамической пам тью введены первый дешифратор, блоки записи, вентили
сброса, адресные вентили, вентилщ записи, элемент запрета, собирательна  схема и второй дешифратор. Выходы второго дешифратора соединены с первыми управл ющими входами элементов коммутации, а его входы через соответствующие вентили сброса подключены к последовательным регистрам сдвига, управл ющие входы которых объединены , а выходы соединены с первыми входами соответствующих блоков записи, к вторым входам которых подключены выходы соответствующих адресных вентилей, входами св занных с входом элемента запрета и с выходо .м собирательной схе.мы, к входам которой подключены выходы вентилей записи, входы которых соединены с вторыми управл ющими входами элементов коммутации, а управл ющие входы - с соответствующими выходами первого дешифратора. При этом управл ющие входы адресных вентилей подключены к соответствующим входам элемента запрета, выход которого соединен с управл ющими входами вентилей сброса, выходы блоков записи - к входам второго дещифратора.
Структурно-электрическа  схема предложенного устройства представлена на чертеже.
Коммутирующее устройство с динамической пам тью содержит матрицу 1, состо щую из горизонтальных и вертикальных шин с элементами коммутации 2-17 в точках пересечени  этих шин, и последовательно регистры сдвйга 18, 19, 20. Кроме того, в устройст30 введены первый дешифратор 21, блоки записи 22, 23, 24, вентили сброса 25, 26, 27, адресные вентили 28, 29, 30, вентили записи 31-34, элемент запрета 35, собирательна  схема 36, второй дешифратор 37. Выходы дешифратора 37 соединены с первыми управл ющими входами элементов коммутации 2-17, а его входы через вентили сброса 25, 26, 27 подключены к последовательным репистрам сдвига 18, 19, 20, управл ющие входы которых объединены, а выходы соединены с первыми входами блоков записи 22, 23, 24, к вторым входам которых подключены выходы адресных вентилей 28, 29, 30, входами св занных с входом элемента запрета 35 и с выходом собирательной схемы 36. К входам схемы 36 подключены выходы вентилей записи 31 - 34, входы которых соединены с вторымИ управл юшими входами элементов коммутации 2-17, а управл ющие входы - с соответствующими выходами дешифратора 21. Управл ющие входы адресных вентилей 28, 29, 30 подключены к соответствующим входам элемента запрета 35, выход которого соединен с управл ющими входами вентилей сброса 25, 26, 27, выходы блоков записи 22, 23, 24 - к входам дешифратора 37.
Работает устройство слелуюшим образом.
К входам дешифратора 21 и адресных вентилей 28, 29, 30 подаетс  код.
Код на входах дешифратора 21 определ ет номер горизонтали. Этот код дешифрируетс  в дешифраторе 21, после чего на одном из выходов дешифратора 21 по вл етс  «1, котора  поступает на вход вентил  записи 34, соединенного вторым входом с одной из вертикальных шин матрицы 1. По данной шине подаютс  тактовые -импульсы на элементы коммутации 14-17. Таким образом, на выходе вентил  записи 34 в каждом такте 4 по вл етс  «1 до тех пор, пока на входах дешифратора 21 присутствует код номера горизонтали . Эта «I в каждом такте 4 с выхода собирательной схемы 36 проходит на входы вентилей 28, 29, 30 и элемента 35 и тем самым открывает их только в такте 4. На входы адресных вентилей 28, 29, 30 устройства поступает двоичный код номера вертикали {кроме кода III). Этот двоичный код с выходов адресных вентилей 28, 29, 30 в такте 4 попадает на вход блоков записи 22, 23, 24 и с выхода их на дешифратор 37. На одном из выходов дешифратора 37 в такте 4 по вл етс  «1. Таким образом, на управл ющие входы элемента коммутации в такте 4 поступает две «1. Перва  «1 подаетс  с одной из горизонтальных шин матрицы 1, а втора  «1 с выхода дешифратора 37 поступает на элементы коммутации. Одновременно в этом же такте с выхода блоков записи 22, 23, 24 двоичный код номера вертикали записываетс  через вентили сброса 25, 26, 27 в регистры сдвига 18, 19, 20. На вторых входах вентилей
сброса 25, 26, 27 все врем  присутствует «1, так как элемент запрета 35 находитс  в закрытом состо нии, потому что на входах адресных вентилей 28, 29, 30 в исходном состо 5 НИИ присутствуют все «О, а в первом режиме - двоичный код, в котором по крайней мере имеетс  один «О (код III исключаетс ). После сн ти  двоичного кода с входов дешифратора 21 1И адресных вентилей 2-8, 29, 30, дво0 ичный код номера вертикали записываетс  в регистрах сдвига 18, 19, 20 и в каждом такте и подзар жаетс  емкость в элементе коммутации 17 и держит его в открытом состо нии. Второй режим работы предназначен дл 
5 разрушени  соединени  между заданным входом и выходом. В этом случае, на входы дешифратора 21 подаетс  двоичный код номера вертикали, а на входы адресных вентилей 28, 29, 30-код III. Этот код поступает на элемент запрета 35, который в такте 4 открываетс  и на его инверсном выходе по вл етс  «О, который запрещает перезапись двоичного кода с выхода блоков записи 22, 23, 24 на вход регистров сдвига 18, 19, 20. В следующем такте 4 на выходах дешифратора 37 оказываетс  «О и элемент коммутации размыкает заданный вход и выход.
Таким образом, в предложенном устройстве по сравнению с протот1ипом повышено быстродействие, уменьшен необходимый объем пам ти, а его управление максимально приближено к возможности управлени  герконовыми соединител ми, примен емыми в насто щее врем  дл  построени  коммутациион5 ных полей.

Claims (1)

  1. Формула изобретени 
    Коммутирующее устройство с динамической пам тью, содержащее матрицу, состо щую из горизонтальных и вертикальных шин с элементами коммутации в точках пересечени 
    этих шин, и последовательные регистры сдвига , отличающеес  тем, что, с целью повышени  быстродействи , введены первый дешифратор , блоки записи, вентили сброса, адресные вентили, вентили записи, элемент
    запрета, собирательна  схема и второй дешифратор , выходы которого соединены с первыми управл ющими входами элементов коммутации , а входы второго дешифратора через соответствующие вентили сброса подключены
    к последовательным регистрам сдвига, управл ющие входы которых объединены, а выходы соединены с первыми входами соответствующих блоков, записи, к вторым входам которых подключены выходы соответствующих
    адресных вентилей, входы которых соединены с выходом элемента запрета и с выходом собирательной схемы, к входам которой подключены выходы вентилей записи, входы которых соединены с вторыми управл ющими
    входами элементов коммутации, а управл ющие входы - с соответствующими выходами первого дешифратора, при этом управл юш;ие входы адресных вентилей подключены к соответствуюшим входам элемента запрета, выход которого соединен с управл ющими5 входами вентилей сброса, причем выходы блоков записи подключены к входам второго дешифратора. Источники информации, прин тые во внимание при экспертизе 1. Патент Великобритании № 1287374, кл. Н 4К, опублик. 02.02.72.
SU7502157620A 1975-07-21 1975-07-21 Коммутирующее устройство с динамической пам тью SU567221A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU7502157620A SU567221A1 (ru) 1975-07-21 1975-07-21 Коммутирующее устройство с динамической пам тью

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU7502157620A SU567221A1 (ru) 1975-07-21 1975-07-21 Коммутирующее устройство с динамической пам тью

Publications (1)

Publication Number Publication Date
SU567221A1 true SU567221A1 (ru) 1977-07-30

Family

ID=20627053

Family Applications (1)

Application Number Title Priority Date Filing Date
SU7502157620A SU567221A1 (ru) 1975-07-21 1975-07-21 Коммутирующее устройство с динамической пам тью

Country Status (1)

Country Link
SU (1) SU567221A1 (ru)

Similar Documents

Publication Publication Date Title
KR880000967A (ko) 듀얼 포오트 반도체 기억 장치
SU567221A1 (ru) Коммутирующее устройство с динамической пам тью
SU942159A1 (ru) Запоминающее устройство
SU809564A1 (ru) Дешифратор
SU642878A1 (ru) Устройство дл селекции видеосигнала заданной фигуры сложной формы
SU866577A2 (ru) Аналоговое запоминающее устройство
SU743031A1 (ru) Запоминающее устройство
SU957273A1 (ru) Запоминающее устройство с коррекцией информации
SU691925A1 (ru) Запоминающее устройство
SU790017A1 (ru) Логическое запоминающее устройство
JPS623504B2 (ru)
SU1392594A1 (ru) Одноразр дное стековое запоминающее устройство
SU525156A1 (ru) Запоминающа матрица
SU385317A1 (ru) Постоянное запоминающее устройство с двумя элементами памяти на разряд
SU501421A1 (ru) Логическое запоминающее устройство
SU1465911A1 (ru) Запоминающее устройство
SU842956A1 (ru) Запоминающее устройство
SU1022216A1 (ru) Устройство дл контрол доменной пам ти
SU849301A1 (ru) Запоминающее устройство
SU1003151A1 (ru) Запоминающее устройство с контролем информации при записи
SU1023396A1 (ru) Накопитель дл ассоциативного запоминающего устройства
SU907582A1 (ru) Ассоциативное запоминающее устройство
RU2152685C1 (ru) Многоканальный счетчик импульсов
SU851491A1 (ru) Запоминающее устройство
SU441566A1 (ru) Устройство дл выборки информации