SU1580535A2 - Ternary counting device - Google Patents

Abstract

Изобретение относитс  к вычислительной и импульсной технике и может быть использовано в счетных схемах по модулю три. Цель изобретени  - повышение надежности устройства в работе путем полного исключени  "запрещенных" состо ний. Троичное счетное устройство содержит два RS-триггера 2 и 7, каждый из которых состоит из двух элементов И - НЕ 3, 4 и 8, 9, четыре двухвходовых элемента И - НЕ 10-13 и два многовходовых элемента И - НЕ 5 и 6. Подаваемые на входную шину 1 импульсы последовательно формируют на выходах элементов схемы сигналы, которые повто ютс  с периодом в три раза большим чем, период входных импульсов, в том числе сигнал типа меандра (со скважностью два) и его инверсию. 2 ил.The invention relates to computing and impulse technology and can be used in modulo three counting circuits. The purpose of the invention is to increase the reliability of the device in operation by completely eliminating the "forbidden" states. The ternary counting device contains two RS-flip-flops 2 and 7, each of which consists of two elements AND - NOT 3, 4 and 8, 9, four two-input elements AND - NOT 10-13 and two multi-input elements AND - NOT 5 and 6. Pulses fed to the input bus 1 sequentially generate signals at the outputs of the circuit elements, which repeat with a period three times longer than the period of the input pulses, including the square-wave signal (with a duty cycle of two) and its inversion. 2 Il.

Description

елate

ас о ел оо елac o el oo el

N3N3

Изобретение относитс  к вычислительной и импульсной технике, предназначено дл  построени  счетных схем по модулю три и дл  управлени  ключами и  вл етс  усовершенствованием устройства по авт. св. № 1506547.The invention relates to computing and impulse technology, is intended to build modulo three counting circuits and to control keys, and is an improvement to the device by the author. St. No. 1506547.

Целью изобретени   вл етс  повышение надежности работы устройства путем полного исключени  запрещен- ных состо ний.The aim of the invention is to increase the reliability of the device operation by completely eliminating prohibited states.

На фиг. 1 представлена структурна  схема троичного счетного устройства; на фиг. 2 - временные диаграммы сигналов на выходах всех элементов устройства (номер диаграммы показывает номер элемента, на выходе которого формируетс  данный сигнал).FIG. 1 shows a block diagram of the ternary counting device; in fig. 2 is a timing diagram of the signals at the outputs of all the elements of the device (the number of the diagram shows the number of the element at the output of which this signal is formed).

Троичное счетное устройство содержит входную шину 1, первый RS- триггер 2, состо щий из элементов И-НЕ 3 и 4, первый 5 и второй 6 мно- говходовые элементы И-НЕ, второй RS-триггер 7, состо щий из элементов И-НЕ 8 и 9, первый 10, второй 11, третий 12 и четвертый 13 двухвходовые элементы И-НЕ.The ternary counting device contains an input bus 1, the first RS trigger 2, consisting of elements AND-HE 3 and 4, the first 5 and second 6 multivariate elements AND-NOT, the second RS trigger 7, consisting of elements AND NOT 8 and 9, the first 10, the second 11, the third 12 and the fourth 13 two-input elements AND NONE.

Таким образом, троичное счетное устройство содержит два RS-триггера (на двух элементах И-НЕ), четыре двухвходовых элемента И.-НЕ и два многовходовых элемента И-НЕ, входна  шина соединена с первым входом первого двухвходового элемента И-НЕ 10 и первым входом первого многовходового элемента И-НЕ 5, второй вход которого подключен к выходу Q первого RS-триггера 2, а выход соединен с первым входом второго двухвходового элемента И-НЕ 11 и R-входом второго RS-триггера 7, S-вход которого соединен с первым входом второго многовходового элемента И-НЕ 6 и выходом первого двухвходового элемента И-НЕ 10, а выход Q подключен ко второму входу второго двухвходового элемента И-НЕThus, the ternary counting device contains two RS-flip-flops (on two AND-NES elements), four I.-NES two-input elements and AND-NAN two multi-input elements, the input bus is connected to the first input of the first two-input AND 10 element and the input of the first multi-input element AND-HE 5, the second input of which is connected to the output Q of the first RS flip-flop 2, and the output is connected to the first input of the second two-input element AND-NOT 11 and the R-input of the second RS flip-flop 7, whose S input is connected with the first input of the second multi-input element AND-NOT 6 and output th first two-input AND-NO element 10, and the Q output is connected to the second input of the second two-input AND-NOT

11,выход которого соединен с S-вхо- дом первого RS-триггера 2, выход Q которого соединен с первым входом третьего двухвходового элемента И-НЕ11, the output of which is connected to the S input of the first RS flip-flop 2, the output Q of which is connected to the first input of the third two-input NAND element

12,второй вход которого подключен к R-входу первого RS-триггера 2, второ вход первого двухвходового элемента И-НЕ 10 соединен с выходом четвертого двухвходового элемента И-НЕ 1J3, первы вход которого подключен к выходу пер вого двухвходового элемента И-НЕ 10,12, the second input of which is connected to the R input of the first RS flip-flop 2, the second input of the first two-input element AND-NO 10 is connected to the output of the fourth two-input element AND-NOT 1J3, the first input of which is connected to the output of the first two-input element AND-NOT 10 ,

а второй вход - к выходу второго двухвходового элемента И-НЕ 11 и кand the second input - to the output of the second two-input element AND-NOT 11 and

,,

JQ Jq

jj jj

20 25 20 25

п 35 й й p 35 th

4040

4545

5050

5555

второму входу второго многовходового элемента И-НЕ 6, третий вход которого соединен с входной шиной, а выход подключен к третьему входу первого многовходового элемента И-НЕ 5 и к второму входу третьего двухвходового элемента И-НЕ 12, выход которого соединен с четвертым входом второго многовходового элемента И-НЕ 6.the second input of the second multi-input element AND-HE 6, whose third input is connected to the input bus, and the output is connected to the third input of the first multi-input element AND-HE 5 and to the second input of the third two-input element AND-HE 12, the output of which is connected to the fourth input of the second multi-input element AND-NOT 6.

Устройство работает следующим образом .The device works as follows.

Пусть в начальный момент перед подачей положительных импульсов на входную шину 1 устройства RS-триггер 7, состо щий из элементов И-НЕ 8 и 9, находитс  в состо нии единичного сигнала на выходе элемента И-НЕ и нулевого сигнала на выходе элемента И-НЕ 9. Нулевой сигнал на входной шине 1 определ ет формирование единичных сигналов на выходах элементов И-НЕ 5, 6 и 10. На обоих входах элемента И-НЕ 11 оказываетс  единичный потенциал, что приводит к формированию на его выходе нулевого сигнала, который определ ет формирование единичного сигнала на выходе элемента И-НЕ 13 и устанавливает RS-триггер 2 в состо ние единичного сигнала на выходе элемента И-НЕ 4 и нулевого сигнала на выходе элемента И-НЕ 3, который формирует единичный сигнал на выходе элемента И-НЕ 12.Let the initial moment before applying positive pulses to the input bus 1 of the RS-flip-flop device 7, consisting of AND-NE elements 8 and 9, be in the state of a single signal at the output of the NAND element and a zero signal at the output of the NAND element 9. The zero signal on the input bus 1 determines the formation of single signals at the outputs of the AND-NE elements 5, 6 and 10. At both inputs of the AND-HEN element 11 there is a single potential, which leads to the formation at its output of a zero signal, which determines generating a single output signal lementa AND-NO element 13, and sets the RS-flip-flop 2 in the state of a single element output signal to AND-NO 4 and a zero signal at the output of element AND-NO 3, which forms a single element output signal to AND-12.

Таким образом, все выходные сигналы троичного счетного устройства определены.Thus, all the output signals of the ternary counter are defined.

Рассмотрим момент t1 начала первого импульса на входной шине 1. При этом на обоих входах элемента И-НЕ 10 оказываютс  единичные сигналы, что приводит к формированию на его выходе нулевого сигнала, который подтверждает единичный сигнал на выходах эле- ентов И-НЕ 5, 6 и 13 и переключает RS-триггер 7. При этом на выходе элемента И-НЕ 9 формируетс  единичный сигнал, а на выходе элемента И-НЕ 8 - нулевой сигнал, который приводит к формированию единичнрго сигнала на выходе элемента И-НЕ 11. Остальные сигналы на выходах логических элементов в момент t остаютс , неизменными .Consider the moment t1 of the beginning of the first pulse on the input bus 1. At the same time, at both inputs of the NE-10 element, there are single signals, which leads to the formation of a zero signal at its output, which confirms a single signal at the outputs of the AND-NE elements 5, 6 and 13 and switches the RS-flip-flop 7. At the same time, a single signal is generated at the output of the NANDEM element 9, and a zero signal at the output of the NANDEM element 8, which leads to the formation of a single signal at the output of the NANDI element 11. The remaining signals at the outputs of logic elements at time t remain , Unchanged.

В момент t окончани  первого входного импульса на выходе элемента И-НЕ 10 по вл етс  единичный сигнал. При этом на обоих входах элемента И-НЕ 13 оказываютс  единичные сигналы, чтоAt the moment t of the end of the first input pulse, a single signal appears at the output of the NANDI element 10. At the same time on both inputs of the element IS-NOT 13 there are single signals that

приводит к формированию на его выходе нулевого сигнала. Остальные сигналы на выходах логических элементов в момент t остаютс  неизменными.leads to the formation of a zero signal at its output. The remaining signals at the outputs of the logic elements at time t remain unchanged.

В момент t начала второго импульса на входной шине 1 на всех входах элемента И-НЕ 6 оказываютс  единичные сигналы, что определ ет формирование на его выходе нулевого сигнала, который подтверждает единичный сигнал на выходе элемента И-НЕ 5 и переключает RS-триггер 2. При этом на выходе элемента И-НЕ 3 формируетс  единичный сигнал, а на выходе элемента И-НЕ 4 - нулевой сигнал. Остальные сигналы на выходах логических элементов в момент t3 остаютс  неизменными . At the moment t of the beginning of the second pulse on the input bus 1, all inputs of the AND-HE element 6 generate single signals, which determines the formation of a zero signal at its output, which confirms the single signal at the output of the AND-HE element 5 and switches the RS flip-flop 2. In this case, a single signal is generated at the output of the NAND 3 element, and a zero signal is output at the output of the NAND 4 element. The remaining signals at the outputs of the logic elements at time t3 remain unchanged.

В момент t окончани  второго входного импульса на выходе элемента И-НЕ 6 формируетс  единичный сигнал . При этом н а обоих входах элемента И-НЕ 12 оказываютс  единичные сигналы, что приводит к формированию на его выходе нулевого сигнала. Остальные сигналы на выходах логических элементов в момент t остаютс  неизменными.At the moment t of the end of the second input pulse, a single signal is generated at the output of the NAND-6 element. At the same time, both inputs of the NAND 12 element are provided with single signals, which leads to the formation of a zero signal at its output. The remaining signals at the outputs of the logic elements at time t remain unchanged.

В момент tg начала третьего импульса на входной шине 1 на всех входах элемента И-НЕ 5 оказываютс  единичные сигналы, что определ ет формирование на его выходе нулевого сигнала , который переключает RS-триггер 7. При этом на выходе элемента И-НЕ 8 по вл етс  единичный сигнал, а на выходе элемента И-НЕ 9 - нулевой сигнал. Остальные сигналы на выходах логических элементов в моментAt the moment tg of the beginning of the third pulse on the input bus 1, all inputs of the AND-HE element 5 generate single signals, which determines the formation at its output of a zero signal that switches the RS flip-flop 7. At the same time, at the output of the AND-HE element 8 There is a single signal, and a zero signal at the output of the NAND 9 element. The remaining signals at the outputs of logic elements at the moment

остаютс  В моментremain at the moment

неизменными.unchanged.

t окончани  третьегоt end of the third

входного импульса на выходе элемента И-НЕ 5 формируетс  единичный сигнал. При этом на обоих входах элемента И-НЕ 11 оказываютс  единичные сигналы, что приводит к по влению на его выходе нулевого сигнала ,- который формирует единичный сигнал на выходе элемента И-НЕ 13an input pulse at the output of the NAND element 5, a single signal is generated. At the same time, at both inputs of the NANDI element 11 there are single signals, which leads to the appearance of a zero signal at its output, which forms a single signal at the output of the NANDI element 13

и переключает RS-триггер 2. При этом на выходе элемента И-НЕ 4 по вл етс  единичный сигнал, а на выходе элемента И-НЕ 3 - нулевой. Этот нулевой .сигнал, попада  на вход элемента И-НЕ 12, приводит к формированию на его выходе единичного сигнала. Остальные сигналы на выходах логических элементов в момент t остаютс  неизменными .and switches the RS flip-flop 2. At the same time, a single signal appears at the output of the NAND 4 element, and a zero signal appears at the output of the NAND 3 element. This zero signal, falling on the input element AND IS NOT 12, leads to the formation of a single signal at its output. The remaining signals at the outputs of the logic elements at time t remain unchanged.

По окончании третьего входного импульса на всех логических элементах троичного счетного устройства оказываютс  выходные сигналы, полностью совпадающие с сигналами перед подачей первого импульса. Это означает, что дальнейша  работа устройства полностью будет повтор ть описанную.At the end of the third input pulse, all the logic elements of the ternary counting device are output signals, which coincide with the signals before the first pulse. This means that the further operation of the device will completely repeat the above.

Троичное счетное устройство полностью свободно от запрещенных состо ний , которыми дл  предлагаемого устройства  вл ютс  следующие сочетани  сигналов на выходах элементовThe ternary counting device is completely free of prohibited states, which for the proposed device are the following combinations of signals at the outputs of the elements

5 И-НЕ 5, 6 и 10: 000, 001, 010, 100. Рассмотрим возможность из возникновени . Сочетани  000, 100 и 010 не могут возникнуть, так как нулевой сигнал на выходе элемента И-НЕ 10 сразу же вызовет по вление единичных сигналов на выходах элементов И-НЕ 5 и 6. Сочетание 001 также не может возник- нуть, так как нулевой сигнал на выходе элемента И-НЕ 5 приведет к формированию единичного сигнала на вы ходе элемента К-НЕ 6. Таким образом, запрещенные состо ни  возникнуть не могут.5 AND-NOT 5, 6 and 10: 000, 001, 010, 100. Consider the possibility of an occurrence. Combinations 000, 100 and 010 cannot occur, since a zero signal at the output of the NAND 10 element will immediately cause the appearance of single signals at the outputs of the AND-NE elements 5 and 6. The 001 combination also cannot occur, since zero the signal at the output of the element AND-NOT 5 will lead to the formation of a single signal at the course of the element K-NOT 6. Thus, the forbidden states cannot arise.

00

0 е0 e

Claims (1)

Формула изобретени Invention Formula Троичное счетное устройство по авт. св. № 1506547, отличающеес  тем, что, с целью повышени  надежности путем исключени  запрещенных состо ний, выход первого двухвходового элемента И-НЕ соединен с четвертым входом первого многовходо- вого элемента И-НЕ.Threefold counting device according to aut. St. No. 1506547, characterized in that, in order to increase reliability by eliminating prohibited states, the output of the first two-input element of the NAND is connected to the fourth input of the first multi-input element of the NAND. Фиг.22