SU667966A1 - Устройство дл сравнени чисел - Google Patents

Устройство дл сравнени чисел

Info

Publication number
SU667966A1
SU667966A1 SU772447949A SU2447949A SU667966A1 SU 667966 A1 SU667966 A1 SU 667966A1 SU 772447949 A SU772447949 A SU 772447949A SU 2447949 A SU2447949 A SU 2447949A SU 667966 A1 SU667966 A1 SU 667966A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
elements
bus
signal
Prior art date
Application number
SU772447949A
Other languages
English (en)
Inventor
Михаил Алексеевич Дуда
Юрий Николаевич Бобков
Роман Алексеевич Дуда
Original Assignee
Duda Mikhail A
Bobkov Yurij N
Duda Roman A
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Duda Mikhail A, Bobkov Yurij N, Duda Roman A filed Critical Duda Mikhail A
Priority to SU772447949A priority Critical patent/SU667966A1/ru
Application granted granted Critical
Publication of SU667966A1 publication Critical patent/SU667966A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)

Description

. - 1 Изобретение относитс  к области автоматики и вычислительной техники предназначено дл  сравнени  дес тичных фазоимпульсных кодов и может быть использовано в цифровых вычисли тельных и измерительных устройствах Известно устройство дл  сравнени  чисел, содержащее элементы И-НЕ ИЛИ, триггер 1. Недостатком этого устройства  вл етс  быстродействие и сложность. Наиболее близким техническим решением к данному изобретению  вл етс  устройство дл  сравнени  чисел содержащее элементы ИЛИ-НЕ, элемент задержки, генератор, причем выход генератора соединен с первыми входами первого и второго элементов ИЛИriE , выход второго элемента ИЛИ-riE по ключен ко второму входу первого элемента ИЛИ-пЕ и к первому входу третьего элемента ИЛИ-нЕ, выход которог соединен со вторым входом второго элемента ИЛИ-НЕ и с третьим входом первого элемента ИЛИ-НЕ 2. Кроме того, в этом устройстве пер ва  и втора  входные шины соединены со входами первой схемы И и схемы. .ИЛИ, выход которой подключен к единичному входу триггера, еДиничный, выход триггера соединен с первыми входами второй и третьей схем И, вторые входы которыхсоединены с выходами схрмы ИЛИ, третий вход второй схемы И соединен, с п.ервой входной шиной, третий вход третьей схемы И со второй входной шиной, а выходные шины устройства сравнени  подключены к соответствующим входам запоминающего устройства. Недостатком этого устройства  вл етс  его сложность. Целью изобретени   вл етс  упрощение устройства. Поставленна  цель достигаетс  тем, что в предлагаемом устройстве выход первого элемента ИЛИ-НЕ соединен через элемент задержки с третьим входом второго элемента ИЛИ-НЕ и со вторым входом третьего элемента ИЛИНЕ , а четвертый вход второго элемента ИЛИ-НЕ и третий вход третьего элемента ИЛИ-riE подключен к входным шинам устройства. Функциональна  схема предла.гаемого устройства представлена на чертеже . Устройство содержит элементы ИЛИ-НЕ 1-3, элемент, задержки 4, генератор 5, входные шины 6, 7, выходные шины 8-10. Устройство работает следующим образом. Пусть сравниваемые числа X и У п тупающие на входы 6 и 7 соответстве но, представлены пр мым фаэоимпульс ным кодом. Устройство подготавливае с  к работе импульсом нулевой конст ты с выхода генератора 5, который устанавливает на выходах элементов ИЛЙ-НЕ If 3 нулевые сигналы. При этом на выходе элемента ИЛИ-НЕ 2 будет единичный сигнал. Зате.м коды сравниваемых чисел X и У поступают на входы устройства 7 и 6 соответст венно. Если импульсы на шинах 6 и 7, со ответствующие сравниваемым числам X и У, совпадают, то на выходах элементов ИЛИ-НЕ 1, 2 будут нулевые потенциалы, поступающие на входы элемента ИЛИ-НЕ 3, вследствие чего на выходе элемента ИЛИ-НЕ 3 будет единичный сигнал, который через элемент задержки 4 поддерживает нул вые сигналы на выходах элементов ИЛИ-НЕ 1, 2. В результате на выходной шине 8 будет сигнал, указывающий , что сравниваемые числа X и У равны между собой. Если X У, то импудьс числа У поступает на входную шину б раньше чем импульс числа X поступает на входную шину 7. При этом импульс числа У, поступающий на входную шин 6, устанавливает на выходе элемента ИЛИ-НЕ 2 нулевой сигнал. При этом на выходе элемента ИЛИ-НЕ 1 образуетс  единичный сигнал. Импульс числа X, поступающий на входную шину 7, устанавливает снова на выхо д1 элемента ИЛИ-НЕ 1 нулевой сигнал При этом на выходе элемента ИЛИ-НЕ 2 снова образуетс  единичный си.гнал В результате на выходной шине 9 бу дет сигнал, указывающий, что число больше числа У. Если X У, то импульс числа X поступает на входную шину 7 раньше чем импульс числа У поступает на входную шину 6. В этом случае импул числа X, поступающий раньше на вход ную шину 7, не изменит.значений си налов на выходах элементов ИЛИ-riE

Claims (2)

  1. 667966 1, 2. Импульс числа У, поступающий на входную шину 6, устанавливает на выходе элемента ИЛИ-НЕ 2 нулевой сигнал. При этом на выходе элемента ИЛИ-НЕ 1 образуетс  единичный сигнал . В результате на выходной шине 10 будет сигнал, указывающий,, что число X меньше числа У. Если сравниваемые числа X и У будут представлены обратным фазоимпульсным кодом, то значени  сигналов на выходах 9 и 10 устройства будут противоположны указанным выше, а работа устройства не будет отличатьс  от описанной. Такое построение устройства позвол ет упростить его,, так как вместо трех логических элементов И, одного логического элемента ИЛИ, запоминающего устройства и R S триггера использовано три логических элемента ИЛИ-НЕ. Формула изобретени  Устройство дл  сравнени  чисел, содержащее элементы ИЛИ-НЕ, элемент задержки, генератор, причем выход генератора соединен с первыми входами первого и второго элементов ИЛИНЕ , выход второго элемента ИЛИ-НЕ йбдключен ко второму входу первого элемента ИЛИ-НЕ и к первому входу третьего элемента ИЛИ-НЕ, выход kotojporo соединен со вторым входом второго элемента ИЛИ-НЕ и с третьим вводом первого элемента ИЛИ-НЕ, отличающее с   тем, что, с целью упрощени  устройства, в нем выход первого элемента ИЛИ-НЕ соединен через элемент задержки , с третьим входом второго элемента ИЛИ-НЕ и со вторым входом третьего эл емента ИЛИ-НЕ, а четвертый вход Тторог о элемента ИЛИ-НЕ и третий вход третьего элемента ИЛИ-НЕ подключены к входным шинам устройства. Источники информации, прин тые во внимание при экспертизе 1.Бруфман С. С. Цифровые элементы сравнени  , М., 1967, с. 3, рис. 226.
  2. 2.Авторское свидетельство СССР № 319937, кл. Q Об F 7/04, 1970.
    ..,,
    667966
SU772447949A 1977-02-01 1977-02-01 Устройство дл сравнени чисел SU667966A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772447949A SU667966A1 (ru) 1977-02-01 1977-02-01 Устройство дл сравнени чисел

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772447949A SU667966A1 (ru) 1977-02-01 1977-02-01 Устройство дл сравнени чисел

Publications (1)

Publication Number Publication Date
SU667966A1 true SU667966A1 (ru) 1979-06-15

Family

ID=20693780

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772447949A SU667966A1 (ru) 1977-02-01 1977-02-01 Устройство дл сравнени чисел

Country Status (1)

Country Link
SU (1) SU667966A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080297962A1 (en) * 2007-05-30 2008-12-04 Infineon Technologies Agam Campeon Bus interface and method for short-circuit detection

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080297962A1 (en) * 2007-05-30 2008-12-04 Infineon Technologies Agam Campeon Bus interface and method for short-circuit detection
US8953292B2 (en) * 2007-05-30 2015-02-10 Infineon Technologies Ag Bus interface and method for short-circuit detection

Similar Documents

Publication Publication Date Title
SU667966A1 (ru) Устройство дл сравнени чисел
SU966864A1 (ru) Устройство дл формировани сдвинутых копий псевдослучайной последовательности
SU444317A1 (ru) Селектор минимальной длительности
SU1683006A1 (ru) Устройство дл делени на два последовательных кода "золотой" пропорции
SU944105A1 (ru) Коммутатор
SU928345A2 (ru) Дискретный умножитель частоты следовани импульсов
SU679985A1 (ru) Устройство дл исправлени арифметических ошибок
SU544111A1 (ru) Формирователь импульсов
SU932602A1 (ru) Генератор случайной импульсной последовательности
SU790344A1 (ru) Умножитель частоты следовани импульсов
SU1511851A1 (ru) Устройство дл синхронизации импульсов
SU1545326A1 (ru) Дешифратор врем -импульсных кодов
SU476695A1 (ru) Устройство дл искажени телеграфных посылок
SU788056A1 (ru) Устройство дл контрол последовательности импульсов
SU1159061A2 (ru) Устройство цифровой магнитной записи
SU790231A1 (ru) Устройство контрол импульсных последовательностей
SU470927A1 (ru) Устройство мажоритарного декотировани при трехкратном повторении дискретной информации
RU1790780C (ru) Устройство дл ввода информации от датчиков
SU799119A1 (ru) Дискриминатор временного положени СигНАлОВ
SU1277387A2 (ru) Делитель частоты следовани импульсов
SU773917A1 (ru) Генератор ступенчатого сигнала
SU953620A2 (ru) Измеритель временных интервалов
SU953635A1 (ru) Устройство дл ввода информации
SU671034A1 (ru) Делитель частоты импульсов на семь
SU690608A1 (ru) Умножитель частоты