SU436433A1 - GENERATOR RECTANGULAR PULSES - Google Patents

Description

1one

Изобретение относитс  к импульсным генераторам и может быть использовано в качестве задающего генератора в широком диапазоне частот повторени  и длительностей сигнала .The invention relates to pulse generators and can be used as a master oscillator in a wide range of repetition frequencies and signal durations.

Известен генератор пр моугольных импульсов , содержащий триггер и цепь рециркул тора , в которой выход первой логической схемы «ИЛИ-НЕ соединен со входом линии задержки , выход которой подключен к одному из входов второй логической схемы «ИЛИ- НЕ.A known generator of rectangular pulses contains a trigger and a recirculator circuit in which the output of the first logic circuit OR is NOT connected to the input of the delay line, the output of which is connected to one of the inputs of the second logic circuit OR- NOT.

С целью расширени  диапазона частоты повторени  импульсов в предлагаемом генераторе в цепь рециркул тора дополнительно введены схема сложени -вычитани  и схема сравнени , причем выход второй логической схемы «ИЛИ-НЕ соединен с одним из входов схемы сложени -вычитани , выходы которой подключены к первому и второму входам первой логической схемы «ИЛИ-НЕ, третий вход которой соединен с одним из входов триггера и с одним из выходов схемы сравнени , второй выход которой подключен ко второму входу второй логической схемы «ИЛИ-НЕ и ко второму входу триггера, выходы которого соответственно соединены со вторым и третьим входами схемы сложени -вычитани , а входы схемы сравнени  соединены с отводами линии задержки.In order to expand the pulse repetition frequency range in the proposed generator, an addition-subtraction circuit and a comparison circuit are additionally introduced into the recirculator circuit, the output of the second OR-logic logic circuit being connected to one of the inputs of the addition-subtraction circuit, whose outputs are connected to the first and second the inputs of the first logical circuit "OR-NOT, the third input of which is connected to one of the trigger inputs and one of the outputs of the comparison circuit, the second output of which is connected to the second input of the second logic circuit OR-NOT and to the second th trigger input, outputs of which are respectively connected to second and third inputs of adder -vychitani, and inputs a comparison circuit connected to the taps of the delay line.

На фиг. 1 показана блок-схема предлагаемого генератора; на фиг. 2 и 3 - временные диаграммы. Генератор пр моугольных импульсов содержит триггер 1 и цепь рециркул тора 2, состо п|;ую из первой логической схемы «ИЛИ-HF-3 , линии задержки 4 и второй логической схемы «ИЛИ-НЕ 5, в которую дополнительно введены схема сложени -вычитани  6, состо ща  из линии задержки 7, логической схемы «ИЛИ 8 и логических схем «И 9 и 10, и схема -сравнени  11, состо ща  из логических схем «И 12 и 13 и логических схем «НЕ 14-17.FIG. 1 shows the block diagram of the proposed generator; in fig. 2 and 3 - time diagrams. The generator of rectangular pulses contains a trigger 1 and a circuit of recirculator 2, consisting of the first OR-HF-3 logic circuit, a delay line 4 and the second OR-NOT 5 logic circuit, which additionally introduced the addition-subtraction circuit 6, consisting of a delay line 7, a logic circuit "OR 8, and a logic circuit" of AND 9 and 10, and a circuit of comparison 11, consisting of logic circuits "And 12 and 13 and logic circuits" NOT 14-17.

Выход первой логической схемы «ИЛИ- НЕ 3 соединен со входом линии задержки 4, выход которой подключен к одному из входов второй логической схемы «ИЛИ-НЕ 5. Выход второй логической схемы «ИЛИ-НЕ 5The output of the first logic “OR — NO 3 is connected to the input of the delay line 4, the output of which is connected to one of the inputs of the second logic“ OR-NO 5. The output of the second logic “OR-NO 5

соединен с первым входом схемы сложени вычитани  6, выходы которой подключены к первому и второму входам первой логической схемы «ИЛИ-НЕ 3, третий вход которой соединен с одним из входов триггера 1 и с одним из выходов схемы сравнени  11, а ее другой выход подключен ко второму входу второй логической схемы «ИЛИ-НЕ 5 и ко второму входу триггера 1, выходы которого соответственно соединены со вторым и третьимconnected to the first input of the addition circuit of subtraction 6, the outputs of which are connected to the first and second inputs of the first logical circuit OR 3, the third input of which is connected to one of the inputs of the trigger 1 and one of the outputs of the comparison circuit 11, and its other output is connected to the second input of the second logic circuit "OR-NOT 5 and to the second input of the trigger 1, the outputs of which are respectively connected to the second and the third

входами схемы сложени -вычитани  6. Входыthe inputs of the circuit addition-reading 6. Inputs

схемы сравнени  И соединены с отводами линии задержки 4.Comparison schemes And are connected to the taps of the delay line 4.

Генератор пр моугольных импульсов работает следующим образом.The square pulse generator operates as follows.

При подаче питающего напр жени  в устройстве происход т переходные процессы, заканчивающиес  установкой устройства в начальное положение: перва  логическа  схема «ИЛИ-НЕ 3 открыта, втора  логическа  схема «ИЛИ-НЕ 5 закрыта, так как отпирающий потенциал высокого уровн  со второй логической схемы «ИЛИ-НЕ 5, пройд  через схему сложени -вычитани  6, поступает на первый или второй вход первой логической схемы «ИЛР1-НЕ 3 быстрее, чем отпирающий потенциал высокого уровн  с выхода первой логической схемы .«ИЛИ-НЕ 3, идущий через линию задержки 4 цепи рециркул тора.When the supply voltage is applied to the device, transients occur, ending with the installation of the device in the initial position: the first logical scheme "OR-NOT 3 is open, the second logical scheme" OR-NOT 5 is closed, because the unlocking potential of the high level from the second logic circuit OR-NOT 5, having passed through the addition-subtraction circuit 6, goes to the first or second input of the first logic circuit "ILR1-NOT 3 faster than the unlocking high potential level from the output of the first logic circuit." OR-NOT 3, going through the delay line 4 c epi retsirkulytor torus.

Рассматрива  случай максимального диапазона генерации, .необходимо выполнить следующие соотнощени Consider the case of the maximum generation range. It is necessary to perform the following ratios

- . л. 3 4 . 37 . л. 3 4 -. l 3 4. 37. l 3 4

где Тзв.л.34 - задержка звена линии задержки 4, Атл.з - величина задержки линии задержки 7.where Tzvl.34 is the delay of the link of the delay line 4, Atl.z is the delay value of the delay line 7.

Начальное положение не  вл етс  устойчивым: одновременное наличие потенциалов .низкого уровн  на отводах линии задержки 4, проинвертированных логическими схемами «НЕ 14-17 .на выходе схемы «И 13 образует импульс высокого уровн  .л.з4, устанавливающий триггер 1 в нулевое положение, при котором разрещаетс  работа логической схемы «И 10 и запрещаетс  работа логической схемы «И 9.The initial position is not stable: the simultaneous presence of low-level potentials at the taps of the delay line 4, inverted by the NOT 14-17 logic circuits at the output of the AND 13 circuit, forms a high-level ls4 pulse, which sets trigger 1 to the zero position, in which the operation of the logic circuit "AND 10 is permitted and the operation of the logic circuit" AND 9 is prohibited.

Втора  логическа  схема «ИЛИ-НЕ 5 открывает .на врем  вторую логическую схему «ИЛИ-НЕ 5, с выхода которой импульс низкого уровн  поступает через логическую схему «И 10 на запирание логической схемы «ИЛИ-НЕ 3. С выхода последней проинвертированный импульс высокого уровн  через лииию задержки 4 поступает на вход второй логической схемы «ИЛИ-НЕ 5 - положено начало рециркул ции импульса высокого уровн . Минимальна  длительность импульса высокого уровн  Тмин (фиг. 3,а) на входе второй логической схемы «ИЛИ-НЕ 5 св зана с максимальной длительностью временного дополнени  Дмакс к периоду повторени  импульсов Гв на выходе второй логической схемы «ИЛИ-НЕ (фиг. 3,6) в видеThe second logical scheme "OR-NOT 5 opens. At the time the second logic scheme" OR-NOT 5, from the output of which a low-level pulse is fed through the logic circuit "AND 10 to the locking of the logic circuit" OR-NOT 3. From the output the last inverted high pulse The level through the delay line 4 is fed to the input of the second logic circuit OR-NOT 5 - the beginning of the recirculation of a high level pulse. The minimum duration of a high-level pulse Tmin (Fig. 3, a) at the input of the second OR-NOT 5 logic circuit is associated with the maximum duration of the time addition Dmax to the repetition period of the impulses Gu at the output of the second OR-NOT logic (Fig. 3, 6) in the form of

импульса высокого уровн  Дмакс в - МИНПериод повторени  Тв при вычитании равен 8 .34 + 37 (фиг. 3,а).the high level pulse Dmax in - the MINPeriod of repeating Tv when subtracting is equal to 8 .34 + 37 (Fig. 3, a).

Импульс временного дополнени  Дмакс (фиг. 3,6), проход  через линию задержки 7 (фиг. 3,в) с временем задержки Атл.з7 и умножа сь со своей незадержанной частью в схеме сложени -вычитани  6, приводит к укорачиванию на выходе логической схемы «И 10 (фиг. 3,ж) импульса временного дополнени  на величину .Атл.з7 на каждом цикле рециркул ции , что с учетом инверсии в первой логической схеме «ИЛИ-НЕ 3 и посто нства периода рециркул ции эквивалентно расширению импульса ВЫСОКОГО уровн  Тмпп на выходе линии задержки 4 (фиг. 3,а).The impulse of the time addition Dmax (Fig. 3.6), the passage through the delay line 7 (Fig. 3, c) with the Atl.c7 delay time and multiplying with its undelayed part in the addition-subtraction scheme 6 leads to a shortening at the output The "AND 10 (Fig. 3, g)" pulse of the time addition by the value of .A.C7 on each recirculation cycle, which, taking into account the inversion in the first logic of "OR-NOT 3 and the constant recirculation period, is equivalent to the expansion of the HIGH level pulse TSPP at the output of the delay line 4 (Fig. 3, a).

Расщирение импульса высокого уровн  на линии задержки 4 продолжаетс  до тех пор, пока циркулирующий импульс с начальной длительностью Гмин не достигнет величины максимальной длительности rz: т -The high-level pulse broadening on delay line 4 continues until the circulating pulse with the initial Gmin duration reaches the maximum duration value rz: t -

л. 34- (фиг. 2,а). l 34- (Fig. 2, a).

Нри достижении на входе второй логической схемы «ИЛИ-НЕ импульса высокого уровн  длительностью т Тмакс (фиг. 2,а), т. е. при одновременном наличии потенциалов высокого уровн  на отводах линии задержки 4, на выходе логической схемы «И 12 образуетс  импульс высокого уровн  длительностьюWhen reaching the input of the second logic circuit "OR-NOT a high-level pulse with a duration t Tmax (Fig. 2a), i.e., with the simultaneous presence of high-level potentials at the taps of the delay line 4, an output is generated at the output of the logic circuit" And 12 high duration

-(-л- (- l

))

Зв. л. з4 VV 3 7Sound l 3 4 VV 3 7

(фиг. 3,е), устанавливающий триггер 1 в единичное состо ние (фиг. 3,д), разрешающее работу логической схемы «И 9 и запрещающее работу логической схемы «И 10 (фиг. 3,г). Максимальна  длительность импульса высокого уровн  Тмакс на входе второй логической схемы «ИЛИ-НЕ 5 св зана с минимальной длительностью временного дополнени  Дмин к периоду повторени  Тс (фиг. 2,а) импульса высокого уровн  на выходе этой схемы соотнощением(Fig. 3, e), establishing the trigger 1 in a single state (Fig. 3, d), enabling the operation of the logic "AND 9 and prohibiting the operation of the logic circuit" And 10 (Fig. 3, d). The maximum duration of a high-level pulse Tmax at the input of the second logic circuit "OR-NOT 5 is related to the minimum duration of the time addition Dmin to the repetition period Tc (Fig. 2, a) of the high level pulse at the output of this circuit by the ratio

/4мин -- с макс / 4min - max

Период повторени  Тс нри сложении равен .з4 (фиг. 2,а).The repetition period Tc when added is equal to .3 (Fig. 2, a).

Импульс временного дополнени  Дмип (фиг. 2,6), .проход  через линию задержки 7 с временем задержки Атл.зт (фиг. 2,в) и суммиру сь со своей .незадержанной частью в логической схеме «ИЛИ 8, приводит к удлинению на ее выходе (фиг. 2,ж) импульса высокого уровн  Дмин на величину Атл.з7 (фиг. 2,ж) на каждом цикле рециркул ции, что с учетом инверсии в логической схеме «ИЛИ-НЕ 3 и посто нства периода рециркул ции эквивалентно сужению импульса высокого уровн  Тмакс На ЛИНИИ задержки 4 цепи рециркул тора.The impulse of the time addition, DMIP (Fig. 2.6), passing through the delay line 7 with the delay time ATC (Fig. 2, c) and summing up with its non-delayed part in the logic scheme "OR 8", leads to an extension on its output (Fig. 2, g) of a high-level Dmin pulse by Atl.s3 (Fig. 2, g) on each recirculation cycle, which, taking into account the inversion in the OR-HE 3 logic and the recirculation period constant, is equivalent to the narrowing of the high-level pulse Tmax On the LINE of the delay 4 recirculation circuits.

Сужение импульса высокого уровн  Тмакс на линии задержки 4 продолжаетс  до момента достижени  циркулирующим импульсом минимальной длительности Тмин; по достижении минимальной длительности «а выходе логической схемы «И 13 образуетс  импульс высокого уровн  длительностью Тзв.лз4-т, который устанавливает триггер 1 в нулевое положение. Снова начинаетс  процесс прибавлени  и т. д.The narrowing of the high-level pulse T max on delay line 4 continues until a circulating pulse reaches the minimum duration T min; Upon reaching the minimum duration “A” of the output of the logic circuit “AND 13, a high level pulse is generated with the duration Tzv.lz4-t, which sets trigger 1 to the zero position. The process of addition begins again, and so on.

Если в результате воздействи  на генератор случайного сбо  рециркул ци  сигнала прекратитс , при этом перва  логическа  схема «ИЛИ-НЕ открыта, а втора  логическа  схема «ИЛИ-НЕ закрыта, то самовозбуждение генератора происходит аналогично аписанному при подаче питающего напр жени ; если же состо ние логических схем «ИЛИ-НЕIf, as a result of the effect on the random generator, the recirculation of the signal stops, the first logical OR-NOT is open, and the second logical OR-NOT is closed, then the generator self-excitation occurs in the same way as recorded with the supply voltage; if the state of the logic circuit "OR NOT

противоположно вышеуказанному, то самовозбуждение генератора происходит от логической Схемы «И 12, котора  при одновременном наличии на отводах линии задержки 4 поте«циала высокого уровн  выдает на третий вход первой логической схемы «ИЛИ- НЕ отпирающий импульс высокого уровн  длительностью Т;1в.лз4, но в этом случае работа устройства начинаетс  не с вычитани , а со сложени . В св зи с этим период следовани  сигналов Т с выхода триггера 1 определ етс  какopposite to the above, the generator self-excitation comes from the logic circuit “AND 12”, which, when there is a sweat line at the 4 taps, “high level” outputs to the third input of the first logic circuit “OR-NO a high level triggering pulse T; 1c. ls4, but in this case, the operation of the device does not begin with subtraction, but with addition. In this connection, the period of the following signals T from the output of the trigger 1 is defined as

-г -g

+ «+ "

.34л . 3 7.34l. 3 7

а длительность импульсов Тщмп и Т2 мп в сумме составл ющихand the duration of the pulses is Tscmp and T2 mp in the sum of the components

-L - - Т | г иип - -L - - T | gip -

1 имп 1 г иип1 imp 1 g yip

гдеWhere

мaкc- мин . max-min

1инп - V 34 ДТд 37 1Inp - V 34 DTD 37

- I - I

2 ИМП - . 3 4 Дтд g уГ 12 IMP -. 3 4 Dtd g uG 1

макс минПредмет изобретени max min of the invention

Генератор пр моугольных импульсов, содержащий триггер и цепь рециркул тора, в которой выход первой логической схемы «ИЛИ- НЕ соединен со входом линии задержки, выход которой подключен к одному из входов логической схемы «ИЛИ-НЕ, отличающийс  тем, что, с целью расщирени  диапазона частоты повторени  им пульсов, в цепьA rectangular pulse generator containing a trigger and a recirculator circuit in which the output of the first logic circuit OR is NOT connected to the input of the delay line, the output of which is connected to one of the inputs of the logic circuit OR for the purpose of expansion range of pulse repetition frequency

рециркул тора дополнительно введены схема сложени -вычитани  и схема сравнени , причем выход второй логической схемы «ИЛИ- НЕ соединен с одним из входов схемы сложени -вычитани , выходы которой подключены к первому и второму входам первой логической схемы «ИЛИ-НЕ, третий вход которой соединен с одним из входов триггера и с одним из выходов схемы сравнени , второй выход которой подключен ко второму входуa recirculator is additionally introduced an addition-deduction circuit and a comparison circuit, with the output of the second logic circuit "OR- NOT connected to one of the inputs of the circuit-subtraction, the outputs of which are connected to the first and second inputs of the first logic circuit" OR-NOT, the third input of which connected to one of the trigger inputs and to one of the outputs of the comparison circuit, the second output of which is connected to the second input

второй логической схемы «ИЛИ-НЕ и ко второму входу триггера, выходы которого соответственно соединены со вторым и третьим входами схемы сложени -вычитани , а входы схемы сравнени  соединены с отводами линииThe second logical circuit OR to the second input of the trigger, the outputs of which are respectively connected to the second and third inputs of the addition and subtraction circuit, and the inputs of the comparison circuit are connected to the line taps

задержки.delays.

J Lf 2 Фиг. 1 JJ Lf 2 FIG. 1 J