SU421120A1 - Преобразователь временных интервалов в двоичный код - Google Patents

Description

1

Изобретение касаетс  преобразова1Н:И  и кодировани  информации.

По основному авт. св. № 253458 известен преобразователь временных интервалов в двоичный код.

Однако в этом преобразователе генератор ограличеи по частоте следовани  импульсов из-за ;превыш.ени  врем-енл уста.новлен.и  некоторых кодовых комбинаций в счетчике, за счет переноса «едини|ЦЫ пер.иода та ктовых ймлульсов генератора. Это возможно при большом числе разр дов делител  и малом периоде та.ктовых импульсов. Такое лоложение пр.иводит к воз,можности опроса счетчиков при «езакоБЧйвшихс  в них переходных лроцессах ((в мо.мент переноса «единицы).

Предложенный преобразователь отличаетс  тем, что дл  расширени  частотного диапазона тактовых (Им.пулысов генератора в него введены схема «ИЛИ и донолнительно два каскада дел1ени , две схемы вывода информации, схема коммутации, состо ща  ,из триггера и двух схем совпадени , выход первой из которых соединен с одним входом второй дополнительной схемы вывода информации, второй вход которой через второй донолнительный каскад делени  подключен iK выходу второго основного .каскада делени  и к одному входу схемы «ИЛИ, второй вход которой соединен с выходом иервого основного каскада делени 

и через первый дополнительный каскад делени  подключен к одному входу первой дополнитель 0 1 схемы совпадени  вывода информации , второй вход которой подключен к выходу

второй дополнительной схемы совпадени , выход схемы «ГЬЛИ подключен ко входу триггера допол.НИтельной с.хемы ко.льмутации.

На чертеже приведена схема преобразовател  с двум  каскадами делени  в счетчиках.

Преобразователь содержит первый и второй двоичные счетчики, состо ш,ие из основных и дополнительных каскадов деле«и  1, Г и 2,2, соответстванно. Счетные входы основных каскадов делени  1 и 2 соединены с генератором тактовых им-пульсов 3, а вы.чоды ослов ых .каскадов делени  - с входам.и допол .нительных каскадов делени  1 и 2 соответственно . Информационные выходы счетчиков соответствующих каскадов делени  1, 1,

2, 2 лодсоедкнены к схема.м 4,4, 5,5 вывода информации, выходы одноименных разр дов которых объединены.

В преобразователь вход т также схемы кол1мутации 6 и 6, образованные тр.иггерами 7 и

7 .и двум  схемами совпадени  8, 9 и 8, 9, схема 10 и схема «ИЛИ 11. Счетный вход триггера 7 соединен с генератором тактовых импульсов 3, счетный вход триггера 7 - со схемой «ИЛИ 11, к которой присоедин ютс 

счетные выходы .каскадов делени  I и 2.

На вход «установка О триггера 7 ,и 7 и каокадов делени  1, Г 2,2 поступает импульс лачала измерени  по цапи 12. К противоположньш выходам триггеров 7 и Т подключены соответствйнно схемы Совпадени  8, 9 и 8, 9. На объедиденные входы схем совладени  подаетс  импульс опроса, а выходы этих схем ,н ютс  со схемами вывода информации перекрестным образом относителыно друг друга. Схема 10 идентична схеме преобразовател  по авт. св. 253458.

Нмпульс начала измерени , соответствующий началу из-мер емого интервала времени, по цепи 12 устанавливает все разр ды счетчиков в нулевое положение, за исключением младшего разр да одного из основных каскадов делени  1 или 2 (например 1). Это создает между счетчиками сдвиг записанного в процессе преобразовани  числа, сдвиг равен еди1нице младшего разр да.

Но мере поступлени  от генератора 3 тактовых импульсов на входы каскадов делени  1 и 2 по нечетным имлульсам в каскаде делени  2 происходит переброс только тр.иггера младшего разр да, в каскаде делени  1 возможап в этот момент перенос «единицы через все разр ды. В моменты переполнени  каскадов делени  1 и 2 выходные ,им1пульсы поступают на дополнительные каскады делени  Г и 1 соответствеЕно и через схему «ИЛИ и на схему к оммутации 6.

Но получении очередного импульса переполнени  схема коммутации 6 разрешает производить опрос того из каскадов делени  Г и 2, в котором уже закончен перенос единицы .

Так, если поступил импульс переполнени  с каскада делени  1, импульс опроса может поступать на схему вывода информации 5 с каскада делени  2, так «ак ,к моменту поступлени  импульса переполнени  в каскаде делени  2 переходный процесс должен быть закончен . Аналогичным образом преобразователь работает при поступлении импульса переполнени  с каскада делени  2 во времени, поступаюш ,его с запаздыванием относительно импульса переполнени  каскада делени  1 на один период генератора тактовых импульсов 3.

Таким образом, съем информации с каскада делени  2 разрешаетс  в течение времени, равного одному периоду генер.атора тактовых |ИМ1пульсов 3, а с каскада делени  Г - в течение времени, р:авного периоду следовани  импульсов переполнени  с одного из .каскадов делени  1 или 2 за вычетом одного периода генератора тактовых импульсов 3.

Нериодичность перекоммутации схем вывода информации 4, 5, с каскадов Г и 2 равна периодичности следовани  импульсов переполнени .

Необходимым условием работы преобразовател   вл етс  выбор емкостей каскадов делени  такими, чтобы длительность переноса «единицы в них была Меньше периода тактовых импульсов генератора. Исключение составл ет дополнительный каскад делени  2, так как к нему обращаютс  дл  съема информации лишь на врем  одного периода генератора , что существеано меньше периода коммутации. Этим обсто тельством целесообразно воопользоватьс  при необходимости построени  многоступенчатой структуры преобразовател .

В этом случае можно, вз в коэффициенты пересчета дополнительных каскадов делени 

1 ;И 2 и следующих за ними неодинаковыми, а обеспечивающими лишь требование о превышении временем переноса «единицы е соответствующем каскаде времени обращени  ко второму при съеме информации за период

переполнени  предыдущих каскадов (период поступлени  управл ющих им.пульсов на cxieму коммутации), при большом числе разр дов делител  повысить точность малым количеством дополнительных элементов «ИЛИ и

схем коммутации.

Предмет изобретени 

Преобразовааель временных интервалов в двоичный код по авт. св. № 253458, отличающийс  тем, что, с целью расширени  частотного диапазона тактовых импульсов генератора , в него введены схема «ИЛИ и дополпительно два каскада делени , две схемы вывода информации, схема коммутации, состо ща  из триггера :И двух схем совпадени , выход первой из которых соединен с одним входом второй дополнительной схемы вывода

информации, второй вход которой через второй дополнительный каскад делени  подключен к выходу второго основного каскада делени  и к одному входу схемы «ИЛИ, второй вход которой соединен с выходом первого основного 1каскада делени  и через первый дополнительный каскад делени  подключен к одному входу первой дополнительной схемы вывода информации, второй вход которой подключен к выходу второй дополнительной схемы совпадени , выход схемы «ИЛИ подключен ко входу триггера дополнительной схемы ком.мутации.