SU943704A1 - Преобразователь двоичного кода в число-импульсный код - Google Patents

Description

(5) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА

В ЧИСЛО-ИМПУЛЬСНЫЙ код

1

Изобретение относитс  к автомати ке и цифpoвo 1 вычислительной технике и может быть -использовано при построении преобразователей в устройствах приема и передачи дискретных сообщений, а также в измерительных устройствах.

Известен преобразователь двоичного кода в последовательность импульсов , содержащий регистр, элементы И, одновибраторы, дифференцирующие цепочки , общий элемент ИЛИ, выходные элементы ИЛИ, триггеры пам ти и управлени  1.

Недостатками известного преобразовател   вл ютс  его сложность и большой объем аппаратуры.

Наиболее близким к изобретению по технической сущности и схемному построению  вл етс  преобразователь двоичного кода в число-импугьсный код, содержащий счетчик, каждый разр д которого имеет основной и вспомогательный триггеры, триггер режима

и элемент И. Кроме того, известный преобразователь содержит триггер запрета 2.

Недостатками данного преобразовател   вл ютс  сложность управлени  с устройством и невысока  надежность что обусловлено большим количеством внешних св зей.

Цель изобретени  - упрощение уст (о ройства и повышение его надежности.

Поставленна  цель достигаетс  тем, что преобразователь двоичного кода в число-импульсный код, содержащий счетчик, каждый разр д которого имеет основной и вспомогательный триггеры, триггер режима, элемент И, первый вход которого подключен к единичному выходу триггера режима, второй вход соединен с тактовым входом преобразовател , с тактовым входом триггера режима и с тактовым входом основного триггера нулевого разр да счетчика, выход элемента И  вл етс  вьГходом преобразовател , нулевой и единичный выходы основного триггера 1-го разр да счетчика {i 0-п), где п - число разр дов входного кода, соединены соответственно с первым единичным и нулевым входами, вспомогательного триггера i-ro разр да счетчика, единичный и нулевой входы основного триггера i-ro разр Да соединены соответственно с единичным и нулевым, выходами вспомогательного три|- гера i-ro разр да, единичный выход основного триггера п-го разр да счечика соединен с управл ющим входом триггера режима, дополнительно содержит два входных элемента И-НЕ, группу из п элементов 2И-ИЛИ и элемент И-НЕ обнулени ., выход которого соединен с входами сброса основных триггеров с 1-го по п-ый разр ды, с входом начальной установки единиц основного триггера нулевого разр да входом начальной установки нул  вспо могательного триггера нулевого разр да , входами начальной установки единицы вспомогательных триггеров с 1-го по п-ый разр ды и входом сброса триггера режима, нулевой выход которого соединен с первыми входами элементов 2И-ИЛИ группы и первыми входами первого и второго входных элементов И-НЕ, вторые вход которых  вл ютс  информационными входами преобразовател , а выходы соединены соответственно с вторым нулевым и вторым единичным входами вспомогательного триггера нулевого разр да, тактовый вход которого соединен с тактовым входом преобразовател  и с вторыми входами элементов 2И-ИЛИ группы, третьи входы которых соединены с единичным выходом триггера режима, четвертый вход j-ro (j 1 - n) элемента 2И-ИЛИ гру пы соединен, с единичным выходом основного триггера (j-l)-ro разр да, с вторым единичным входом вспомогательного триггера j-ro разр да и с j-ым входом элемента И-НЕ обнулени , а выход j-ro элемента 2И-ИЛИ группы соединен с тактовыми входами основного и вспомогательного три| геров j-ro разр да, нулевой выход основного- триггера {j-)-ro разр да соединен с вторым нулевым входом вспомогательного триггера j-ro разр да .

В предложенном преобразователе вспомогательный триггер содержит

первый и второй элементы И-ИЛИ-НЕ, выходы которых  вл ютс  единичным и нулевым выходами вспомогательного триггера и соединены соответственно с первыми входами второго и первого элементов И-ИЛИ-НЕ, вторые входы которых объединены и  вл ютс  тактовым входом вспомогательного триггера, третьи входы первого и второго элементов И-ИЛИ-НЕ  вл ютс  соответственно первыми единичным и нулевым входами вспомогательного триггера, четвертые входы первого и второго элементов И-ИЛИ-НЕ  вл ютс  вторыми

единичным и нулевым входами вспомогательного триггера, п тый и шестой входы первого элемента И-ИЛИ-НЕ объе-г динены и  вл ютс  входом начальной установки вспомогательного триггера.

На чертеже приведена блок-схема предлагаемого преобразовател .

Преобразователь двоичного кода в число-импульсный код содержит счетчик 1, каждый разр д которого состоит из основного триггера 2 и вспомогательного триггера 3. Основной и вспомогательный триггеры состо т из двух элементов И-ИЛИ-НЕ и 5. Результат преобразовани  поступает

на выход 6 преобразовани . Между разр дами счетчика 1 включена группа элементов 2И-ИЛИ 7. Кроме того, преобразователь содержит триггер режима 8, входные элементы И-НЕ 9-10, элемент И-НЕ 11 обнулени , элемент И 12, информационные входы 13-1 преобразовател .

Преобразователь кода в число импульсов работает следующим образом.

В исходном состо нии нулевой разр д счетчика 1 находитс  в единичном состо нии, а остальные разр ды счетчика 1 и триггер переключени  8 наход тс  в нулевом состо нии, разречиа  при этом прохождение информации, котора  поступает на входы 13 и 14 в парофазном Последовательном коде, через входные элементы И-НЕ 9 и 10 на информационные входы счетчика 1 и устанавлива  последний в режим сдвигового регистра. Поступающа  информаци  сдвигаетс  по тактовым си1- налам, причем при приеме последнего разр да информации единица, записанна  в нулевой разр д счетчика 1 в

исходном состо нии, дойд  до старшего разр да, разрешает переключитьс  триггеру режима типа защелка, который переключа сь по заднему фронту тактового сигнала, запрещает прохождение информации на вход счетчика 1, переключает последний в режим счета и разрешает прохождение сигналов тактовой частоты.на выход преобразовател . Как только количество прошедших импульсов на выходе преобразовател  достигает величины равной значению обратного кода, когда записанного в счетчике 1, все разр ды счетчика 1 устанавливаютс  в единичное состо ние, и на выходе элемента И-НЕ обнулени  11 сформировываетс  сигнал низкого уровн , который устанавливает элементы преобразоЪател  в исходное состо ние, подготавлива  его тем самым к приему нового кода информации.

Предлагаемый преобразователь кода в число импульсов по сравнению с прототипом позвол ет уменьшить количество корпусов ИМС при 8-разр дном счетчике с 37 до 27 в случае построени  преобразовател  на ИМС серии , а также уменьшить количество входов и упростить управление прербразователем .

Claims (2)

1.- Преобразователь двоичного кода в число-импульсный код, содержащий счетчик, каждый разр д которого имеет основной и вспомогательный три1- геры, триггер режима, элемент И, первый вход которого подключен к еди ничному выходу триггера; режима, второй вход соединен с тактовым входом преобразовател ,с тактовым входом триггера режима и с тактовым входом основного триггера нулевого разр да счетчика, выход элемента И  вл етс  выходом преобразовател , нулевой и единичный выходы основного триггера t-ro разр да счетчика (о-п), где п - число разр дов входного кода, соединены соответственно с первым единичным и нулевым входами вспомогательного триггера i-ro разр да счетчика, единичный и нулевой входы основного триггера i-ro разр да соединены соответственно с единичным и нулевым выходами вспомогательного триггера i-ro разр да, единичный выход основного триггера, п-го разр да .счетчика соединен с управл ющим входом триггера режима , отличающийс  тем, что, с целью повышени  надеж

ности лреобра зовател , он содержит два входных элемента И-НЕ, группу . из п элементов 2И-ИЛИ и элемент И-НЕ обнулени , выход которого соединен с входами сброса основных триггеров с 1-го по п-ый разр ды, с входом начальной установки единицы основного триггера нулевого разр да, входом начальной.установки нул  вспомогательного триггера нулевого разр да, с входами начальной установки единицы вспомогательных триггеров с 1-го по п-ый разр ды и входом сброса триггера режима, нулевой выход которого соединен с первыми входами элементов 2И-ИЛИ группы и первыми входами первого и второго входных элементов И-НЕ вторые входы которых  вл ютс  инфбрмационными входами

преобразовател , а выходы соединены соответственно с вторым нулевым и единичным входами вспомогательного триггера нулевого разр да, тактовый вход которого соединен с тактовым

.входом преобразовател  и с вторыми входами элементов 2И-ИЛИ группы, третьи входы которых соединены с единичным выходом триггера режима, четвертый вход j-ro () элемента

2И-ИЛИ группы соединен с единичным выходом основного триггера (j-l)-ro разр да, с вторым единичным входом вспомогательного триггера j-ro разр да и с j-ым входом элемента И-НЕ обнулени , а выход J-ro элемента 2И-ИЛИ группы соединен с тактовыми входами основного и вспомогательного триггеров j-ro разр да, нулевой выход основного триггера (j)ro разр да .

- соединен с вторым нулевым входом, вспомогательного триггера j-ro разр да .

2. Преобразователь по п.1, о тличающийс  тем, что в нем вспомогательный триггер содержит первый и второй элементы И-ИЛИ-НЕ, выходы которых  вл ютс  единичным и нулевым выходами вспомогательного триггера и соединены соответственно с первыми входами второго и первого элементов И-ИЛИ-НЕ, вторые входы которых объединены и  вл ютс  тактовым входом вспомогатель ного триггера, третьи входы первого и второго элементов И-ИЛИ-НЕ  вл ютс  соответственно первыми единичным и нулевым входами вспомогательного триггера, четвертые входы первого и второго элементов И-ИЛИ-НЕ  вл ютс  вторыми

единичным и нулевым входами вспомогательного триггера, п тый и шестой входы первого элемента И-ИЛИ-НЕ объединены и  вл ютс  входом началь ной установки вспомогательного триг гера.

Источники информации, прин тые во внимание при экспертизе

1. Авторское свидетельство СССР № 415658, кл. G 06 F 5/0t, 1971. - 5 2. Авторскор свидетельство СССР №602936,кл.а 06 F5M,1976(пpotoтип)