SU714412A1 - Статистический анализатор - Google Patents

Статистический анализатор Download PDF

Info

Publication number
SU714412A1
SU714412A1 SU772534515A SU2534515A SU714412A1 SU 714412 A1 SU714412 A1 SU 714412A1 SU 772534515 A SU772534515 A SU 772534515A SU 2534515 A SU2534515 A SU 2534515A SU 714412 A1 SU714412 A1 SU 714412A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
channel
inputs
outputs
Prior art date
Application number
SU772534515A
Other languages
English (en)
Inventor
Владимир Иванович Жулев
Геннадий Михайлович Зотов
Владимир Иванович Коньков
Гардон Антонович Садовский
Александр Васильевич Холодков
Original Assignee
Рязанский Радиотехнический Институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Рязанский Радиотехнический Институт filed Critical Рязанский Радиотехнический Институт
Priority to SU772534515A priority Critical patent/SU714412A1/ru
Application granted granted Critical
Publication of SU714412A1 publication Critical patent/SU714412A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Description

(54) СТАТИСТИЧЕСКИЙ АНАЛИЗАТОР
Изобретение относитс  к устройст .вам статистического анализа и может быть использовано дл  определени  ве ро тностных характеристик экстремумо при комплексном испытании новой техники , в частности, при исследовании распределени  нагрузки в различных узлах машин и механизмов, в системе информационно-измерительных комплексов , автоконтрол , вычислительной техники. Известно устройство статистическо го анализа, содержащее аналого-цифро вой преобразователь, блок выделени  экстремумов, запоминающий регистр, дифференцирующий бло.Кг триггер, элемент И, деишфратор, многоканальный регистратор 1, - -Наиболее близким техническим реше нием к предложенному  вл етс  статис с кий анализатор 2, содержащий аналого-цифровой преобразователь, промежуточный регистр пам ти, схему сравнени  кодов дл  сравнени  значений соседних выборок, триггер, му сортировки, регистр. Недостатком названных устройств  вл етс  их ограниченные, функциональ ные возможности, а именно: невозможность определени  параллельно ста истических характеристик нескольких процессов. Целью изобретени   вл етс  расширение функциональных возможностей анализатора за сче параллельного определени  статистических характеристик нескольких процессов. Эта цель достигаетс  тем, что в статистический анализатор, содержавши элемент И, триггер, формирователь, многоканальный регистратор, синхронизатор , первый выход которого подключен к тактовому входу аналого-цифрового преобразовател , выход которого через блок регистров сдвига подключен к входу многоканального регистратора и к первому входк схемы сравнени , второй вход которой подключен к выходу аналого-цифрового преобразовател , тактовый вход блока регистров сдвига соединен с вторым входом синхронизатора , введены коммутатор, распределитель и каналы по числу исследуемых процессов, при этим йаЖдаЙ канал содержит два элемента И, выходы которых подключены к соотйетствующим входам триггера своего канала, выходы триггера калдаого канала через coot- ветствуюпдий формирователь своего подключены к соответствующе лу i nf tfWiOfOKaHanbH выё входы элементов И каждо.гр; канаиа объединены.и подключены к сботвётст в1 ,йщему вых6ду первой группы ёыШдав асЛредёлйтёл , вторые входы первых элёмёнтЪв и всех каналов объединены и подключены к первому выходу схемы сравнени , второй выход которой под 1 ЯЙчен с торый входам втбрых элементов И каждого канала, тактирующий вход раепре елйтёл  подключён 1с первому выходу синхронизатора, а втора  группа выходов распределител  подклю чена к первой группе входов коммутаTppai , втора  группа входов которого  вл етр  соответствующими входами анализатора, выход коммутатора соединен с информационним :ходом аналогоцифрового преобразовател . Структурна  схема анализатора при ведена на чертеже. Устройство содержит коммутатор 1, распределитель 2, аналого-цифровой преобразователь 3, синхронизатор 4, блок 5 регистров сдвига (оперативной пам ти), схему б сравнени  (кодов), . элементы 7д,. . .7tn/ SQ, .. . , т эиг геры 90 ,... 9,, формирователи Юд ,, . . lOf, многоканальный регистратор 11. : Выход коммутатора 1 соединен со вхЪдом аналого-цифрового преобразовател  (АЦП) 3, кодовые выходы которого присоединены к блоку 5 регистров сдв га и к одному из входов схемы сравнени  кодов 6. Выход блока 5 подключен ко,входу многоканального регистратора 11,и ко второму входу схемы б сра нени  Кодов. Выход синхронизатора 4 соединен с тактовым входом блока 5, другой выход синхронизат.ора подклю .чен ;к тактовом вход АЦП и распреде лител  2, одни выходы которого прусо ёдйнены ко входам управлени  коммутатора Г дау йё выходы соёдинёпы с од ними из входов Объединенных попарно элементов 7 и 8 И, а. другие входы элементов 7 и 8 И прйсдедЙнёШ к соответствующим выходам схемы сравнени кодов. Выходы пар элементов 7 и 8 И соединены с установочными входами триггеров 9, выходы которых через формирователи 10 подключены к управл ющим вхбдам, многоканальнбгб рёгйстратора 11.. Работа анализатбр а ОсувдествЛ  ётс  следующим образом. Набор исследуемых реализаций Х (t) , ),.. . V. (t)7T Xf,t) поступает через коммутатор 1 в очередности, задаваемой распределителем 2, на аналого-цифровой прёобразователь 3, где преобразуетс  в параллельный код. Частота задаетс  синхронизатором 4 в сб твёТст вии с частотными характеристиками йНШ ЯуеЖ1Г сиТЪЖ6в ГТсроме joг сйнхрониз&тор осуществл ет тактирование распределител  в моменты вмборки , а также запись и сдвиг слов в блок 5. Прйнцип выделени  моментов по влени и Измерени  значений экстремумов , в статист ическом анализаторе заключаетс  в следующем. После каждого преобразовани  значени  кодов с АЦП 3 записываютс  в Йлок регйстр6в сдвига 5 оперативной пам ти. Число . чеек Пам ти т оответствует числу исследуемых процессов. Сле/1рвательно, на выходах АЦП 3 и блока 5 будут выдаватьс  коды соседних выборок одного и того же процесса , т. е. .j- (t) и X.-.j-. (t) , где i, j- соответствующие номера процесса и выборки. Значени  кодов (t) и (t) одновременно подаютс  на схему сравнени  (СС) б. Если (t) XY,J-. (t) (значени  последующих выборок процесса превьтгайт значени  предыдущих), т. е. значение реализации возрастает, то схема 6 по шине -видает сигналы логической единицы , а по шине - логического йул . Если .j (t) (t), т. е. когда значение исследуемой реализаций уменьшаетс , по и1ине схема б сравнени  выдает сигналы логической единицы, а по шине логического нул . По шине сигналы схемы 6 сравнени  поступают на элементы 7а/ ... по шине - на 8д,...8. Элементы И объединены попарно по числу процессов. Опрос пар элементов И производитс  импульсами распределител  в моменты времени, определ емые синхронизатором дл  каждого процесса но сдвинутым относительнр начала выборки на врем , необходимое дл  окон .чани  работы АЦП, В Зависимости от состо ни  элементов 7 и 8 И мен етс  и состо ние триггера , установочные входы которого соёдинены с выходами элементов Я. При монотонном изменении сигнала схема б выдает управл ющий потенциал по одной из шин, пропуска  через соответствующий элемент И последовательность импульсов опроса, первым из которых осуществл етс  смена состо ни  триггера , причем моменты смены состо ний соответствуют ilaкcимyмy или минимуму подключенного процесса. В эти моменты форг ирователи iO вырабатывают сигналы записи значени  экстремума максимума или минимума соответстзвующего процесса в регистратор 11. Анализ заканчиваетсй после того, как синхронизатор выраеоатывает необходимое число интервалов, в результате в многоканальном регистраторе накапливаетс  информаци  о плотности распределени  ФIнимaльньlx (максимальных) значений всех исследуемых процессов. Таким образом, предложенный ана. лидатор позвол ет определ ть ст ункции аспределени  экстремумов нескольких

Claims (1)

  1. Формула изобретения
    Статистический анализатор, содержащий элементы И, триггер, Формиро?· ватель, многоканальный регистратор, синхронизатор, первый выход которого подключен к тактовому входу аналогоцифрового преобразователя, выход которого через блок регистров сдвига подключен к входу многоканального „ регистратора и к первому входу схемы сравнения, второй вход которой подключей к выходу аналого-цифрового преобразователя, тактовый вход блока регистров сдвига соединен со вторым входом синхронизатора, от л и чего щ и й с я тем, что, с целью расширения функциональных возможностей анализатора за счет параллельного определения статистических характеристик нескольких процессов, он содержит коммутатор, распределитель и каналы по числу исследуемых процессов, при этом каждый канал содержит два элемента И, выходы которых подключены к соответствующим входам триггера своего канала, выходы триггера каж' дого канала через соответствующий формирователь своего канала подключены к соответствующему входу многоканального регистратора, первые входы 5 элементов И каждого канала объединены й подключены к соответствующему выходу первой группы выходов распределителя, вторые входы первых элементов И всех каналов объединены и подключены к первому выходу схемы сравнения, второй выход которой подключен ко вторым входам вторых элементов И каждого канала, тактирующий вход распределителя подключен к пер. _ вому выходу синхронизатора, а вторая группа выходов распределителя подключена к первой’ группе входов коммутатора, вторая группа входов которого является соответствующими входами анализатора, выход коммутатора соединен с информационным входом аналого-цифрового преобразователя.
SU772534515A 1977-10-12 1977-10-12 Статистический анализатор SU714412A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772534515A SU714412A1 (ru) 1977-10-12 1977-10-12 Статистический анализатор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772534515A SU714412A1 (ru) 1977-10-12 1977-10-12 Статистический анализатор

Publications (1)

Publication Number Publication Date
SU714412A1 true SU714412A1 (ru) 1980-02-05

Family

ID=20729185

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772534515A SU714412A1 (ru) 1977-10-12 1977-10-12 Статистический анализатор

Country Status (1)

Country Link
SU (1) SU714412A1 (ru)

Similar Documents

Publication Publication Date Title
SU714412A1 (ru) Статистический анализатор
SU1057891A2 (ru) Устройство дл измерени мощности потерь при коммутации тиристора
SU696442A1 (ru) Устройство дл определени локальных экстремумов
SU412619A1 (ru)
SU1656467A1 (ru) Многоканальна система регистрации аналоговых сигналов
SU422105A1 (ru) Многоканальный счетчик импульсов
SU1649533A1 (ru) Устройство дл сортировки чисел
SU1686433A1 (ru) Многоканальное устройство дл вычислени модульной коррел ционной функции
SU1597881A1 (ru) Устройство дл контрол дискретных сигналов
RU1824638C (ru) Устройство дл контрол логических блоков
SU1160260A1 (ru) "cпocoб дeфektaции пoдшипhиkob kaчehия"
SU1462288A1 (ru) Устройство дл ввода аналоговой информации
SU1195381A1 (ru) Устройство дл магнитной записи цифровой информации
SU1636994A1 (ru) Устройство дл генерации полумарковских процессов
SU1238091A1 (ru) Устройство дл вывода информации
SU1114983A1 (ru) Устройство дл анализа формы непериодических импульсных сигналов
SU1515173A2 (ru) Двухканальный сверхвысокочастотный коррелометр
SU1495778A1 (ru) Многоканальное устройство дл ввода аналоговой информации
SU1233156A2 (ru) Устройство дл контрол цифровых блоков
SU957201A1 (ru) Устройство дл определени экстремальных чисел
SU1228277A1 (ru) Многоканальный преобразователь напр жени в код
SU1674056A1 (ru) Многоканальный измеритель временных интервалов
SU824083A1 (ru) Устройство дл контрол логическихСХЕМ
SU1043633A1 (ru) Устройство дл сравнени чисел
SU1465868A1 (ru) Устройство дл измерени N временных интервалов