SU1119161A1 - Частотный детектор - Google Patents

Abstract

ЧАСТОТНЫЙ ДЕТЕКТОР, содержащий последовательно соединенные входной формирователь коротких импульсов , формирователь управл ющих импульсов, счетчик, блок пам ти, циф роаналоговый преобразователь и фильтр нижних частот, a также опорный генератор, выход которого соединен со вторьвш входами счетчика и формировател  управл ющих импульсов. первый выход опорных импульсов которого подключен к входу записи блика пам ти, отличающийс  тем, что, с целью увеличени  точности детектировани  за счет устранени  неоднозначности отсчета, введены последовательно соединенные блок сравнени  чисел, триггер, элемент И и элемент ИЛИ, включенш 1е между BE ходом счетчика и его установочньм входом, при этом второй вход триггера соединен со входом входного формировател  коротких импульсов, второй вход элемента ИЛИ подсоединен к второму выходу опорных импульсов i формировател  управл ющих импульсов, второй вход элемента И - к первому входу триггера, a другие входы блока сравнени  чисел  вл ютс  входом перестройки частотного детектора.

Description

со

а 1 Изобретение относитс  к радио технике и предназначено дл  использовани  в системах демодул ции частотно-модулированных и частотноманипулированн1X сигналов. Известен частотный детектор, содержащий усилитель-ограничитель входного сигнала, формирователь вхо ного сигнала, два формировател  оди ночных импульсов, формирователь tпульса счета, генератор опорньк импульсов , делитель с переменным коэф фициентом делени , распределитель и пульсов, счетчик, буферный регистр и блок сравнени С1 3. Известное устройство позвол ет пйавно мен ть полосу дискримини|ровани  и положение полосы дискриминируе ак частот на оси частот.Одн ко известный частотный детектор хара теризуетс  неоднозначностью отсчета и поэтому точность детектировани  его не достаточно высока. Известен частотный детектор, соцержащий последовательно соединенны входной формирователь коротких импульсов , формирователь управл ющих импульсов, счетчик, блок пам ти, цифроаналоговый преобразователь и фильтр нижних частот, а также опорный генератор, выход которого соединен со вторыъв вькoдa ш счетчика и формировател  управл нщшс импульсов , первый выход опорных импульсов которого подключен к входу записи блока пам ти .23. Недостатком данного частотного детектора  вл етс  невысока  точнос детектировани , обусловленна  тем, что при фиксированной частоте опорного генератора середина частотной характеристики не совпадает с серединой частотного диапазона детектируемых сигналов. Прн значнггельном смещении частотной характеристики возможна неоднозначность отсчета. Цель изобретени  - увеличение то ности детектировани  за счет устранени  неоднозначности отсчета. Дл  достижени  указанной цели ча тотный детектор, содержащий последовательно соединенные входной формирователь коротких импульсов, формирователь управл ющих импульсов. ({етчик, блок пам ти, цифроаналогов преобразователь и фильтр нижних час тот, а также опорный генератор, вых которого соединен со вторыми входам счетчика и формировател  управл ющи 61 импульсов, первый выход опорных импульсов которого подключен к входу записи блока пам ти, введены последовательно соединенные блок сравнени  чисел, триггер, элемент И и элемент ШН, вкпюченные между выходом счетчика и его установочным входом, при этом второй вход триггера соединен со входом входного формировател  коротких импульсов, второй вход элемента ИЛИ подсоединен к второму выходу опорных импульсов формировател  управл кицих импульсов, второй вход элемента И - к первому входу триггера , а другие входы блока сравнени  чисел  вл ютс  входом перестройки частотного детектора. На чертеже представлена структурна  электрическа  схема частотного детектора. Частотный детектор содержит входной формирователь 1 коротких импульсов , формирователь 2 управл кнцих импульсов , счетчик 3, блок 4 пам ти, дифроаналоговый 1феобразователь 5, фильтр б нижних частот, опорньй генератор 7, блок 8 сравнени  чисел, триггер 9, элемент И 10, элемент ИДИ 11. Частотный детектор работает следующим образом. На ксод формировател  1 коротких импульсов подаетс  сигнал, из кото-. рого образуютс  импульсы, поступающие на формирователь 2 управл кицих импульсов, на второй вход которого подаютс  импульсы опорного генератора 7. Формирователь 2 управл ющих импульсов выцел ет каждый первый опорный импульс, следующий за сигнальным импульсом. Этот опорный импульс с первого вькода опорных импульсов формировател  2 поступает на вход записи блока 4 пам ти, куда записываетс  содержимое счетчика 3. На врем  записи счетчик 3 блокируетс . В тече1ше периода сигнала счетчик 3 заполн етс  импульсами опорного генератора 7 до по влени  следующего сигнального импульса, после которого первый опорный импульс производит запись числа из счетчика 3 в блок 4 пам ти, а второй опорный импульс, поступающий с второго выхода опорных импульсов формировател  2 утфавл ющих импульсов через элемент ИЛИ 11 на установочный вход счетчика 3, устанавливает счетчик в нулевое состо ние . Таким образом, в блок 4 пам ти 3 после каждого периода сигнала оказы ваетс  записанным число, пропорциональное длительности периода сигнала . С помощью цифроаналогового прео разовател  5 и фильтра 6 нижних час тот это число преобразуетс  в напр  жение, которое однозначно св зано с частотой входного сигнала. Однако при произвольно выбранной частоте опорного генератора 7 рабоча  характеристика детектора может быть смещена относительно заданного диапазона частот входного сигнала. Величина смещени  предварительно вы числ етс  и находитс  поправка число Ng, код,которого устанавливаетс  на входных шинах блока S сравнени  чисел. Как только число в сче чике 3 увеличиваетс  до значени , равного NO, на выходе блока 8 сравнени  чисел формируетс  импульс, по ступающий через элементы И 10 и ШШ 11 на установочный вход счетчик 3, вторично устанавлива  его в нуле вое состо ние. Триггер 9, который запускаетс  каждым сигнальным импульсом и сбрасываетс  задним фронтом импульса с выхода блока 8 сравнени  чисел, разрешает прохождение через элемент И 10 только одного (первого) импульса с выхода блока 8 сравнени  чисел. В результате на каждом периоде сигнала в счетчик 3 один раз вноситс  поправка за счет его установки в нулевое состо ние при заполнении до N. Значение N выбираетс  так, что характеристика детектора точно соответствует часто 614 ному диапазону входных сигналов. Блок 8 сравнени  чисел может 6wrb выполнен , например, в внде элементов поразр дного сравнени  чисел (на элементах И )с объединением результата в выходном элементе. И. Возможны и другие варианты выполнени  этого узла. При изменении диапазона входных сигналов перестройка частотного детектора производ тс  изменением кода числа на входе перестройки частотного детектора (на входе блока 8)..Така  цифрова  перестройка детектора позвол ет использовать частотный детектор в качестве след щего частотного детектора. Таким образом, сущность изобретени  заключаетс  в том, что при заданной частоте опорного генератора предварительно вычисл етс  смещение характеристики детектора относительно заданного частотного диапазона и затем при каждом цикле измерений в счетчик вноситс  поправка, равна  смещению характеристики . Технико-экономическое преимущество предлагаемого частотного детектора по сравнению с известным состоит в увеличении точности детектировани  путем устранени  неоднозначности отсчета, обеспечении возможности оперативной перестройки детектора, возможности использовани  его в системах со след щими фильтрами, при этом требовани  к выбору ноьшнала частоты опорного генератора снижаютс .

Н

8ход

1

ч

11

IB

г

Ч

f

I j J/

8

wn

Вшод

Claims (1)

1. ЧАСТОТНЫЙ ДЕТЕКТОР, содержащий последовательно соединенные входной формирователь коротких импульсов, формирователь управляющих импульсов, счетчик, блок памяти, цифроаналоговый преобразователь и фильтр нижних частот, а также опорный генератор, выход которого соединен со вторьын входами счетчика и формирователя управляющих импульсов, первый выход опорных импульсов которого подключен к входу записи блока памяти, отличающийся тем, что, с целью увеличения точности детектирования за счет устранения неоднозначности отсчета, введены последовательно соединенные блок сравнения чисел, триггер, элемент И и элемент ИЛИ, включенные между выходом счетчика и его установочньм входом, при этом второй вход триггера соединен со входом входного формирователя коротких импульсов, второй вход элемента ИЛИ подсоединен к второму выходу опорных импульсов формирователя управляющих импульсов, второй вход элемента И - к первому входу триггера, а другие входы блока сравнения чисел являются входом перестройки частотного детектора.