SU1679644A1 - Система для передачи и приема дискретной информации - Google Patents

Description

Изобретение относится к электросвязи. Цель.изобретения-повышение достоверности приема информации. Система содержит на передающей стороне: датчики 1, вентили 2, 6 и 13, регистр 3 сдвига, эл-ты ИЛИ 4,9 и 11, эл-ты И 5.10 и 12, коммутатор 7 и счетчик 8, а на приемной стороне: параллельный регистр 14, дешифратор 15 адреса, г-р 16 тактовых импульсов, эл-ты И 17, 23,

Изобретение относится к электросвязи и может быть использовано в системах логического и программного управления.

Цель изобретения - повышение достоверности приема информации.

На чертеже изображена структурная электрическая схема предложенной системы.

Система для передачи и приема дискретной информации содержит на передающей стороне датчики 1, первые вентили 2. регистр 3 сдвига, первый элемент ИЛИ 4, первый элемент И 5, второй вентиль 6, коммутатор 7, счетчик 8, второй элемент ИЛИ 9, второй элемент И 10, третий элемент ИЛИ 11, третий элемент И 12 и третьи вентили 13, а на приемной стороне - параллельный ре27,28 и 29, триггеры 18,21,22 и 24, счетчики

19 и 25 микроцикла и адреса, дешифратор

20 микроцикла, эл-т ИЛИ 26, цифровой индикатор 30, датчик 31 и эл-т сравнения 32 кодов. При последовательном появлении импульсов на выходе эл-та И 17 счетчик .19 увеличивает состояние своего кода на выходе, который преобразуется дешифратором 20 в сдвиг уровня "логической единицы" от первого к последнему его выходу. Этим осуществляется микроцикл опроса состояния разрядов регистра 3 и датчика 1. Их логическое состояние в последовательном коде поступает на приемную сторону. Одновременно на приемной стороне в каждом микроцикле приема информации контролируется наличие сопровождающего (аппаратного) импульса, по которому оцениваются работоспособность системы и достоверность принимаемой информации, 1 ил.

гистр 14, дешифратор 15 адреса, генератор 16 тактовых импульсов, первый элемент И 17, первый триггер 18, счетчик 19 микроцикла, дешифратор 20 микроцикла, второй 21 и третий 22 триггеры, второй элемент И 23, триггер 24 пуска, счетчик 25 адреса, элемент ИЛИ 26, третий 27, четвертый 28 и пятый 29 элементы И, цифровой индикатор 30, датчик 31 и элемент 32 сравнения кодов.

Система работает следующим образом.

В момент подачи напряжения в систему от источника питания (на чертеже не указан) все разряды регистров 3 и 14 и счетчиков 8, 19, 25 устанавливаются в "0", а на прямом выходе триггера 24 пуска и первом выходе дешифратора 20 устанавливается уровень логической единицы. Под воздействием это,511,,,, 1679644А1

1679644

го уровня на прямых выходах триггеров 18, 21 и 22 устанавливается состояние"нуль", В результате на первом входе элемента И 17 появляется уровень логической единицы, разрешающий прохождение импульсов генератора 16 через элемент И 17.

При появлении импульсов на выходе элемента И 17 счетчик 19 увеличивает состояние своего кода на выходе, который преобразуется дешифратором 20 в сдвиг уровня логической единицы от первого к последнему его выходу.

При поступлении первого импульса на вход счетчика 19 на втором выходе дешифратора 20 появляется импульс с уровнем логической единицы, который через элемент ИЛИ 26 по проводу связи поступает на вход счетчика 8 и второй вход элемента И 12. При появлении выходного импульса на прямом выходе первого разряда счетчика 8 появляется уровень логической единицы, который поступает на первый прямой выход элемента И 10 и на первый вход элемента И 12, разрешая прохождение импульса на второй тактовый вход регистра 3. К этому времени на первом входе (записи) регистра 3 уже присутствует уровень логической единицы, поступивший по проводу с выхода триггера 24 пуска. В результате этого происходит запись уровня логической единицы в первый разряд регистра 3, который поступает на второй вход первого вентиля 2 и через коммутатор 7 на первый вход второго вентиля 6. К этому моменту на вторых входах вентилей 6 уже присутствует уровень логической единицы, поступающей с выхода счетчика 8. Таким образом, с первым тактовым импульсом системы на выходе второго вентиля 6 появляется уровень логической единицы, который через элемент ИЛИ 9 поступает на второй единичный вход элемента И 10, а на первом.единичном входе элемента И 10 к этому времени тоже имеется уровень логической единицы с выхода счетчика 8. Когда импульс на втором выходе дешифратора 20 закончится, на инверсном входе элемента И 10 появится уровень логического нуля, разрешающий прохождение сопровождающего (аппаратурного) импульса через элемент И 10, далее через элемент ИЛИ 11 на объединенные входы элементов И 28 и 29.

При поступлении второго импульса на вход счетчика 19 на четвертом выходе дешифратора 20 появляется импульс, который проходит через элемент И 28 на вход триггера 21 и устанавливает на его инверсном выходе уровень логического нуля. Одновременно под воздействием этого импульса на единичном выходе триггера 24 пуска устанавливается уровень логического нуля, который поступает на второй вход элемента И 23 и на вход регистра 3, блокируя на время цикла опроса датчиков сброс в "0" счетчика 25 и запись уровня логической единицы в первый разряд регистра 3.

При поступлении третьего импульса на вход счетчика 19 на третьем выходе дешифратора 20 появляется импульс, который поступает на первый вход элемента И 27, К этому времени на втором входе элемента И 27 присутствует уровень логического нуля и триггер 18 остается в исходном состоянии. Если к этому времени триггер 21 из-за сбоя в системе остался в исходном состоянии, то импульс с четвертого выхода дешифратора 20 через элемент И 27 поступает на вход триггера 18 и устанавливает на его единичном выходе уровень логической единицы, который поступает к цифровому индикатору 30 и включаетего. Одновременно на первом входе элемента И 17 появляется уровень логического нуля с инверсного выхода триггера 18, блокируя прохождение импульсов на вход счетчика 19. Кроме этого, импульс с третьего выхода дешифратора 20 поступает через элемент ИЛИ 26 на вход счетчика 8, устанавливая на его единичном выходе первого разряда уровень логического нуля, а на единичном выходе второго разряда - уровень логической единицы. Указанные состояния разрядов счетчика 8 подготавливает прохождение информации через вентили 6 и элемент И 5.

При поступлении четвертого импульса на вход счетчика 19 на пятом выходе дешифратора 20 появляется импульс, который поступает на первый вход элемента И 29. Если в это время" первый датчик 1 находится в состоянии "единица", то эта информация Через вентиль 2, элемент ИЛИ 4, элемент И 5, элемент ИЛ И 9 поступает на вход элемента И 29 и записывается в триггер 22. Если первый датчик находился в состоянии "нуль", то триггер 22 остается в состоянии "нуль". Логический уровень с единичного выхода триггера 22 поступает на все информационные входы регистра 14.

При поступлении пятого импульса на вход счетчика 19 на восьмом выходе дешифратора "20 появляется импульс, который поступает на вход управления дешифратора 15. В результате с первого выхода дешифратора 15 импульс поступает на первый вход, (синхронизации первого разряда) регистра 14, При этом выход первого разряда регистра 14 устанавливается в ’’ 1". Если в это время на вторых (информационных) входах регистра 14 присутствует уровень логиче5

1679644

6

ского нуля, то выход данного разряда регистра 14 устанавливается в "О".

При поступлении шестого импульса на вход счетчика 19 на шестом выходе дешифратора 20 появляется импульс, который поступает на (счетный) первый вход счетчика 25, который увеличивает состояние своего кода на выходе на единицу, подготавливая адрес для записи информации в соответствующий разряд регистра 14.

При поступлении седьмого импульса на вход счетчика 19 на седьмом выходе дешифратора 20 появляется импульс, который устанавливает счетчик 19 в "0". После этого микроцикл опроса повторяется.

Во время поступления тактовых импульсов на вход счетчика 8 в первые два такта происходит опрос логического состояния нечетного разряда регистра 3 и нечетного датчика 1, а во вторые два такта четного разряда регистра 3 и четного датчика 1.

Таким образом, при дальнейшем генерировании тактовых импульсов происходит сдвиг уровня логической единицы от младшего разряда регистра 3 сдвига к старшему, которая,поступая на входы вентилей 2,б.и 13/ опрашивает состояние разрядов регистра 3 и-датчика 1. Их логическое состояние в последовательном коде поступает на приемную сторону. Одновременно на приемной стороне в каждом микроцикле приема информации контролируется наличие сопровождающего (аппаратного) импульса, по которому оцениваются работоспособность системы и достоверность принимаемой информации. При помощи счетчика 25 адреса и дешифратора 15 адреса производятся адресование и запись дискретной информации о состоянии датчиков 1 в соответствующие разряды регистра 14. Повторение микроциклов приема продолжается до тех пор, пока код счетчика 25 не сдвпадает с кодом датчика 31. При совпадении кодов на выходе элемента 32 сравнения кодов появляется импульс, под воздействием которого триггер 24 пуска устанавливается в ”1". После окончания текущего микроцикла приема с первого выхода дешифратора 20 поступает импульс через элемент И 23 на вход установки нуля счетчика 25 и устанавливает его в "0". При этом цикл опроса состояния датчиков 1 повторяется.

При помощи коммутатора 7 в каждом канале передающей стороны производится подключение такого количества вентилей 6 и 13 к разрядам регистра 3. которое равно количеству датчиков 1, подключенных к вентилям 2. Последний, подключенный к вентилям 6 и 13, разряд регистра 3 также

подключается к проводу связи. Это позволяет исключить временную задержку в каналах передачи информации. На приемной стороне датчиком 31 кода устанавливается число, равное суммарному количеству датчиков 1, подключенных ко всем каналам передающей стороны.

Claims (1)

1. Формула изобретения Система для передачи и приема дискретной информации, содержащая на передающей стороне в каждом канале датчики, выходы которых подключены к первым входам соответствующих первых вентилей, выходыхоторых соединены с входами первого элемента ИЛИ, выход которого соединен с первым единичным входом первого элемента И, выход которого подключен к первому входу второго элемента ИЛИ, регистр сдвига, выходы которого соединены с вторыми входами соответствующих первых вентилей, при этом второй вход второго элемента ИЛИ является информационным входом передающей стороны, информационным выходом которой является выход второго элемента ИЛИ, адресным входом передающей стороны является первый вход регистра сдвига, а на приемной стороне генератор тактовых импульсов, счетчик адреса, выход которого соединен с первым входом дешифратора адреса, выходы которого подключены к первым входам параллельного регистра, и триггер пуска, выход которого является адресным выходом приемной стороны, информационными выходами которой являются выходы параллельного регистра, отличающаяся тем, что, с целью повышения достоверности приема информации, в нее введены в каждый канал на передающей стороне вторые и третьи вентили, третий элемент ИЛИ, второй и третий элементы И, коммутатор и счетчик, первый единичный выход которого соединен с первым единичным входом второго элемента И и с первым входом третьего элемента И, второй вход которого подключен к входу счетчика, к инверсному входу первого элемента И и к инверсному входу второго элемента И, второй единичный вход которого подключен к выходу третьего элемента ИЛИ, входы которого соединены с выходами соответствующих вторых и третьих вентилей, первые входы которых подключены к соответствующим выходам коммутатора, входы которого соединены с соответствующими выходами регистра сдвига, второй вход которого соединен с выходом третьего элемента И, второй единичный вход первого элемента И соединен с первым инверсным выходом счетчика, второй инферсный выход которого подключен к вторым входам вто7

   1679644

   8

   рых вентилей, вторые входы третьих вентилей подключены к второму единичному выходу счетчика, выход второго элемента И соединен с третьим входом второго элемента ИЛИ, при этом вход счетчика является тактовым входом передающей стороны, а на приемной стороне введены пять элементов И, счетчик микроциклов, дешифратор микроцикла,, элемент ИЛИ, три триггера, цифровой индикатор, элемент сравнения кодов и датчик, выход которого соединен с первым входом элемента сравнения кодов, второй вход которого подключен к выходу счетчика адреса и к первому входу цифрового индикатора, второй вход которого подключен к единичному выходу первого триггера, инверсный выход которого подключен к первому входу первого элемента И, выход которого соединен с первым входом счетчика микроцикла, выход которого соединен с входом дешифратора микроцикла, первый выход которого соединен с первыми входами первого, второго и третьего триггеров и с первым входом второго элемента И, второй вход которого подключен к выходу триг; гера пуска, первый вход которого соединен с выходом элемента сравнения кодов, второй вход дешифратора микроцикла соединен с первым входом элемента ИЛИ,

   второй вход которого подключен к третьему выходу дешифратора микроцикла и к первому входу третьего элемента И, второй вход которого подключен к выходу второго триггера, второй вход которого соединен с выходом четвертого элемента И, первый вход которого соединен с вторым входом триггера пуска и с четвертым выходом дешифратора микроцикла, пятый выход которого соединен с первым входом пятого элемента И, выход которого подключен к второму входу третьего триггера, выход которого соединен с вторыми входами параллельного регистра, выход генератора тактовых импульсов подключен к второму входу первого элемента И, выход второго элемента И соединен с первым входом счетчика адреса, второй вход которого подключен к ше- ₄ стому выходу дешифратора микроцикла, седьмой выход которого соединен с вторым входом счетчика микроцикла, выход третьего элемента И соединен с вторым входом первого триггера, восьмой выход дешифратора микроцикла подключен к второму входу дешифратора адреса, при этом выход элемента ИЛИ является тактовым выходом приемной стороны, информационным входом которой являются объединенные вторые входы четвертых и пятых элементов И.