Изобретение относитс к св зи и может использоватьс в приемных уст ройствах синхронизации по циклам систем передачи дискретной информации . По основному авт.св. 1 873445 известно устройство дл синхронизации по циклам, содержащее последова тельно соединенные дешифратор синхр группы, элемент ИЛИ, регистр сдвига и дешифратор заданного состо ни , счетчик циклов, при этом выход регистра сдвига подключен к Другому входу элемента ИЛИ, выход дешифрато ра заданного состо ни подключен к входам Сброс регистра сдвига и счетчика циклов, причем на счетные входы дешифратора синхрогруппы и счетчика циклов и на тактовый вход регистра сдвига подана последователь ность тактовых импульсов. Однако известное устройство дл цикловой синхронизации имеет сравнительно невысокую помехоустойчивость так как все ложные отклики, генерируемые дешифратором синхрогруппы, поступают на вход регистра сдвига и циркулиру в нем вместе с истинными откликами, могут дать на выходах первых разр дов регистра сдвига тре буемое число единиц, расположенг .ных в пор дке и количестве, определ емам решающим правилом вхождени в синхронизм, что приводит к сбо м. Цель изобретени - повышение поме хоустойчивости путем исключени ложных откликов-. I Поставленна цель достигаетс тем что в устройство дл цикловой синхро низации, содержащее последовательно соединенные дешифратор синхрогруппы, элемент ИЛИ, регистр сдвига и дешифратор заданного состо ни , счетчик циклов, при этом выход регистра сдви га подключен к другому входу элемента ИЛИ, выход дешифратора заданного состо ни подключен к входам Сброс регистра сдвига и счетчика циклов, причем на счетные входы дешифратора синхрогруппы и счетчика циклов и на тактовый вход регистра сдвига подана последовательность тактовых импульсов , введены дополнительный регистр сдвига идва элемента И, при siTOM выход дешифратора синхрогруппы подсоединен к входу элемента ИЛИ через последовательно соединенные дополнительный регистр сдвига и первый элемент И, второй вход.которого объединен с первым входом второго элемента И и подключен ко второму выходу дополнительного регистра сдвига, тре тий выход которого подсоединен к второму входу второго элемента И, выход которого подсоединен к дополнительному входу элемента ИЛИ, приче второй вход дополнительного регистра сдвига подключен к тактовой шине устройства . На чертеже представлена структурно-электрическа схема устройства дл синхронизации по циклам. Устройство дл синхронизации по циклам содержит дешифратор 1 синхрогруппы , дополнительный регистр 2 сдвига, элементы И 3, 4 элемент ИЛИ 5, регистр 6 сдвига, дешифратор 7 заданного состо ни , счетчик 8 циклов. Устройство дл синхронизации по циклам работает следующим образом. Импульсно-кодовый сигнал, поступающий на вход дешифрируетс дешифратором 1, который при получении комбинаций типа синхрогруппы генерирует на выходе отклик в виде: единичного импульса, поступающего на вход дополнительного регистра 2 и записывающегос в .его первом разрЯЕДе. На тактовый вход регистра 2 поступает последовательность тактовых импульсов, которые продвигают записанную в регистр 2 единицу. При одновременном по влении единиц на выходах первого, П+1-ГО, 2П+1-ГО или первого и 2п+1го , п+1-ГО и 2П+1-ГО разр дов регистра 2, а это произойдет только в том случае, если на вход регистра 2 поступ м отклики, интервал между которыми равен h или 2п тактам, единичный импульс поступит через элемент ИЛИ 5 на вход регистра 6 и эа;писываетс в его первом разр де. Записанна в регистре 6 единица продвигаетс тактовыми импульсами, поступающими на его тактовый вход. Поскольку длина цикла синхронизации равна п разр дам, а длина регистра 6 равна п-1 разр дёол, то через цикл перва записанна в регистр б единица , пройд с выхода регистра б через элемент ИЛИ 5 на его вход, оказываетс во втором разр де регистра б, а в первый разр д его записываетс единица, соответствующа отклику, следующему через п тактов. Теперь по регистру б двигаютс две единицы подр д. Дешифратор 7 выдает сигнал, когда на выходах первых разр дов регистра б по вл етс требуемое число единиц, расположенных в пор дке и количестве, определ емыми решающим правилом вхождени в синхронизм. Сигнал с выхода дешифратора 7 поступает на вход Сброс регистра б и на вход Сброс счетчика 8, на счетный вход которого поступают тактовые импульсы. В результате действи этого сигнала регистр б обнул етс и накопление единиц начинаетс в нем сначала, а счетчик 8 фазируетс , после чего на выход уст3 1085005
ройства дл синхронизации по циклам Технико-экономическа эффективначинают регул рно поступать импуль-ность устройства дл синхронизации
сы цикловой синхронизации. Последую-по циклам заключаетс в повышении
щие сигналь с выхода дш ифратора 7п 1ехоустойчивости за счет исключеподтверждают фазу начальной уставов-ни ложных откликов, которые привоки счетчика 8.5 д т к сбоим